《電子技術(shù)》第8章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件第一頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件（PLD）第三節(jié)隨機(jī)存取存儲(chǔ)器（RAM）第二節(jié)只讀存儲(chǔ)器（ROM）第一節(jié)存儲(chǔ)器概述第八章半導(dǎo)體存儲(chǔ)器和可編程邏輯器件第二頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述一、概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)第三頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述2.半導(dǎo)體存儲(chǔ)器——大規(guī)模集成組合邏輯電路。1.存儲(chǔ)器——一種能存儲(chǔ)二進(jìn)制代碼的器件。分類(lèi)：磁存儲(chǔ)器半導(dǎo)體存儲(chǔ)器按功能只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）分類(lèi)：一、概述優(yōu)點(diǎn)：存儲(chǔ)容量大、工作速度快、體積小、集成度高。4第四頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述（1）只讀存儲(chǔ)器（ROM）(2)隨機(jī)存取存儲(chǔ)器（RAM）

特點(diǎn)：寫(xiě)入的信息能長(zhǎng)期保存，不會(huì)因斷電而丟失；

用途：存放固定的程序和常數(shù)。特點(diǎn)：能隨機(jī)寫(xiě)入或讀出信息，讀/寫(xiě)方便；速度快。

缺點(diǎn)：信息容易丟失，一旦斷電，所存儲(chǔ)器的信息會(huì)隨之消失，不利于數(shù)據(jù)的長(zhǎng)期保存。

缺點(diǎn)：存儲(chǔ)的信息是固定不變的。只能讀出信息，不能隨機(jī)寫(xiě)入信息。

用途：存放現(xiàn)場(chǎng)的輸入輸出數(shù)據(jù)和中間運(yùn)算結(jié)果。5第五頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器二極管掩模ROMMOS管掩模

ROM固定ROM可編程PROMMOS靜態(tài)RAMMOS動(dòng)態(tài)RAM隨機(jī)存取存儲(chǔ)器RAM只讀存儲(chǔ)器ROM光可擦除EPROM電可擦除E2ROM一次可編程PROM快閃存儲(chǔ)器6第六頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述二、存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量：存儲(chǔ)器含有存儲(chǔ)單元的數(shù)量。

存儲(chǔ)單元：能存儲(chǔ)一位二進(jìn)制數(shù)碼“1”或“0”的電路。

位（bit）：構(gòu)成二進(jìn)制數(shù)碼的基本單元。

字節(jié)（Bbyte）

：8位組成一個(gè)字節(jié)。

字（word）：一個(gè)或多個(gè)字節(jié)組成一個(gè)字。

按位存儲(chǔ)單元數(shù)表示

按字節(jié)單元數(shù)表示

表示方法：例:32768個(gè)位存儲(chǔ)單元=1Kb（1024b

）?32=32Kb例:32768個(gè)位存儲(chǔ)單元=4?

1024?8=4KB7第七頁(yè)，共87頁(yè)。第一節(jié)存儲(chǔ)器概述2.存儲(chǔ)周期：

連續(xù)兩次讀（寫(xiě)）操作間隔的最短時(shí)間?？斓募s納秒極，慢的約幾十毫秒。8第八頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器一、固定ROM二、可編程ROM三、ROM的應(yīng)用實(shí)例四、邏輯門(mén)電路的簡(jiǎn)單畫(huà)法第九頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器ROM的結(jié)構(gòu)框圖字線(xiàn)（選擇線(xiàn)）位線(xiàn)（數(shù)據(jù)線(xiàn)）存儲(chǔ)單元字單元地址輸入存儲(chǔ)輸出地址譯碼器存儲(chǔ)矩陣讀出電路地址譯碼器讀出電路存儲(chǔ)矩陣N×M表示存儲(chǔ)容量10第十頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器ROM主要結(jié)構(gòu)存儲(chǔ)矩陣地址譯碼器

1.存儲(chǔ)矩陣：由存儲(chǔ)單元構(gòu)成，一個(gè)存儲(chǔ)單元存儲(chǔ)一位二進(jìn)制數(shù)碼“1”或“0”。

存儲(chǔ)器以字為單位進(jìn)行存儲(chǔ)。即一組存儲(chǔ)單元存儲(chǔ)一個(gè)字。

存放一個(gè)字長(zhǎng)為M的字，需要M個(gè)存儲(chǔ)單元。M個(gè)存儲(chǔ)單元稱(chēng)為字單元。

存儲(chǔ)單元的總數(shù)為N字×M位，N×M為存儲(chǔ)容量

。

表示信息的二進(jìn)制數(shù)碼稱(chēng)為一個(gè)字，二進(jìn)制數(shù)碼的位數(shù)稱(chēng)為一個(gè)字長(zhǎng)M。11第十一頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

2.地址譯碼器：地址—為了存取的方便，給每個(gè)字單元確定的標(biāo)號(hào)。A0~An-1分別為N個(gè)字單元的地址。

字線(xiàn)—W0~WN-1稱(chēng)為字單元的地址選擇線(xiàn)；地址譯碼器根據(jù)輸入的代碼從W0~WN-1條字線(xiàn)中選擇一條字線(xiàn)。

位線(xiàn)—D0~DM-1確定與地址代碼相對(duì)應(yīng)的一組存儲(chǔ)單元位置。選中的一組存儲(chǔ)單元中的各位數(shù)碼經(jīng)位線(xiàn)傳送到數(shù)據(jù)輸出端。12第十二頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器只讀存儲(chǔ)器ROM分類(lèi)：按使用器件不同:二極管ROM雙極型ROMMOS管ROM固定ROM可編程PROM按存入方式不同:光可擦可編程EPROM電可擦可編程E2PROM

一次可編程PROM快閃存儲(chǔ)器13第十三頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器4?4二極管掩模ROM1.二極管掩模ROM沒(méi)接二極管處表示存0接二極管處表示存1一、固定ROM片選信號(hào)14第十四頁(yè)，共87頁(yè)。4個(gè)地址的邏輯式分別為：地址譯碼器特點(diǎn)：（1）N取一譯碼：N條字線(xiàn)中，每次只能選中一條字線(xiàn)。圖為4選1譯碼。（2）最小項(xiàng)譯碼：n個(gè)地址輸入變量A0~An最小項(xiàng)的數(shù)目為N=2n。圖中最小項(xiàng)為4個(gè)。地址譯碼器是一個(gè)“與”邏輯陣列

兩位地址代碼A1A0可指定4個(gè)不同的地址。第二節(jié)只讀存儲(chǔ)器1.地址譯碼器15第十五頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器譯碼器4個(gè)高低電平信號(hào)2位二進(jìn)制代碼000000111110110110111011101111110SA0A1Y3Y2Y1Y0

輸入

輸出2-4線(xiàn)譯碼器邏輯狀態(tài)表使能端輸出低電平有效

復(fù)習(xí)16第十六頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器2.存儲(chǔ)矩陣

存儲(chǔ)矩陣有4條字線(xiàn)和4條位線(xiàn)。共有16個(gè)交叉點(diǎn)，每個(gè)點(diǎn)都是一個(gè)存儲(chǔ)單元。字線(xiàn)W0與位線(xiàn)有4個(gè)交叉點(diǎn)，其中與位線(xiàn)D3和D0交叉處接有二極管。當(dāng)選中字線(xiàn)W0

為高電平時(shí)，兩個(gè)二極管導(dǎo)通。17第十七頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器存儲(chǔ)矩陣是一個(gè)“或”邏輯陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0

簡(jiǎn)化的ROM存儲(chǔ)矩陣陣列圖有二極管無(wú)二極管18第十八頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

例：地址碼A1A0=00時(shí)，W0=1

，兩個(gè)二極管導(dǎo)通，使位線(xiàn)D3和D0為“1”，這相當(dāng)于接有二極管的交叉點(diǎn)存“1”。

交叉點(diǎn)處沒(méi)有接二極管處，相當(dāng)于存“0”；位線(xiàn)D1和D2為“0”，這相當(dāng)于沒(méi)接有二極管的交叉點(diǎn)存“0”。19第十九頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器4?4二極管掩模ROM沒(méi)接二極管處表示存0接二極管處表示存1片選信號(hào),低電平有效001000110020第二十頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器4?4二極管掩模ROM存儲(chǔ)內(nèi)容

A1A0WiD3D2

D1

D000W0=1100101W1=1

1011地址輸入字線(xiàn)10W2=1010011W3=1

1110位輸出

ROM的特點(diǎn)：存儲(chǔ)單元存“0”還是存“1”在設(shè)計(jì)制造時(shí)已確定，不能改變；且存入信息后，即使斷開(kāi)電源，所存信息也不會(huì)消失。21第二十一頁(yè)，共87頁(yè)。

N取一譯碼及ROM存儲(chǔ)內(nèi)容地址碼A0A100011011最小項(xiàng)及編號(hào)N取一譯碼存儲(chǔ)內(nèi)容W0W1W2W3D0D1D2D3m0m1m2m3000101010010101101000100

10001110第二節(jié)只讀存儲(chǔ)器選講22第二十二頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器2.MOS管掩模ROM接MOS管處表示存1沒(méi)接MOS管處表示存0負(fù)載管MOS管23第二十三頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器10位地址代碼A9~A0，地址線(xiàn)為10根，字線(xiàn)輸出為210=1024根。

為減少譯碼器輸出線(xiàn)，將地址線(xiàn)分為兩組：A4~A0為列地址譯碼器，譯出列選擇線(xiàn)25為X1~X31

。A9~A5為行地址譯碼器，譯出行選擇線(xiàn)25為Y1~Y31

。列選擇線(xiàn)與出行選擇線(xiàn)的矩陣交點(diǎn)共32?32=1024

。存儲(chǔ)器存儲(chǔ)容量為1K?1位。24第二十四頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器接MOS管處表示存1沒(méi)接MOS管處表示存00000110000011負(fù)載管MOS管25第二十五頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器ROM存儲(chǔ)器的位線(xiàn)擴(kuò)展將幾片的地址端、CS端并接在一起。

為擴(kuò)展存儲(chǔ)器的容量，將8片1K?1存儲(chǔ)器并聯(lián)。26第二十六頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器二、可編程ROM（PROM）

用戶(hù)可根據(jù)需要將信息存入存儲(chǔ)單元，一旦寫(xiě)入，不能更改。熔絲27第二十七頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器熔絲型PROM的存儲(chǔ)單元編程時(shí)，字線(xiàn)為高電平VCC字線(xiàn)熔絲位線(xiàn)

熔絲斷，存儲(chǔ)單元信息為0，位線(xiàn)上加入高電壓脈沖，穩(wěn)壓管DZ導(dǎo)通，反相器輸出低電平。編程時(shí)，位線(xiàn)為低電平熔絲不斷，存儲(chǔ)單元信息為1。28第二十八頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器1.光可擦除的可編程只讀存儲(chǔ)器（EPROM）

可根據(jù)需要改寫(xiě)多次，將存儲(chǔ)器原有的信息抹去，再寫(xiě)入新的信息。擦除方式：紫外線(xiàn)照射。

方法：采用特殊的浮置柵MOS管（簡(jiǎn)稱(chēng)SIMOS或疊柵MOS）。利用雪崩擊穿。29第二十九頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器PROM出廠(chǎng)時(shí)所有的存儲(chǔ)單元均存入0。

編程時(shí)：在器件的石英玻璃蓋上用紫外線(xiàn)照射15秒，擦除原有信息，所有的存儲(chǔ)單元均存入1，用戶(hù)再行操作。30第三十頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

特點(diǎn)：擦除需用專(zhuān)用設(shè)備，操作復(fù)雜，耗時(shí)長(zhǎng)，正常工作時(shí)不能隨意改寫(xiě)。EPROM2716邏輯結(jié)構(gòu)引腳排列31第三十一頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

可進(jìn)行在線(xiàn)擦除和編程，無(wú)需專(zhuān)用設(shè)備。擦寫(xiě)次數(shù)達(dá)104次以上。2.電可擦除的可編程只讀存儲(chǔ)器（E2PROM）

分類(lèi)：浮柵隧道氧化層MOS管雙層?xùn)沤橘|(zhì)MOS管2817E2PROM引腳排列32第三十二頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

新一代電可擦除的可編程只讀存儲(chǔ)器。但不能按字節(jié)擦除，只可全片擦除。3.快閃讀存儲(chǔ)器

存儲(chǔ)器的容量逐年提高，可達(dá)64M位，取代PROM和E2PROM。33第三十三頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器1.用ROM實(shí)現(xiàn)組合邏輯電路ROM的應(yīng)用十分廣泛，如組合邏輯、波形變換、字符產(chǎn)生以及計(jì)算機(jī)的數(shù)據(jù)和程序存儲(chǔ)等。輸入變量A——加數(shù)B——加數(shù)C0——低位進(jìn)位數(shù)輸出變量S——本位和C0——向高位進(jìn)位數(shù)三、ROM的應(yīng)用實(shí)例34第三十四頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器

AiBiCi-1

SiCi

全加器邏輯狀態(tài)表本位和向高位的進(jìn)位加數(shù)00000001100101001101

100

1010101110011111

1

復(fù)習(xí)半加器構(gòu)成的全加器≥1CiBiAiCOCi-1SiCOS'i低位的進(jìn)位35第三十五頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器用ROM實(shí)現(xiàn)組合邏輯電路:

把函數(shù)自變量的不同取值作為ROM的不同地址。把每種取值對(duì)應(yīng)的函數(shù)值存入ROM對(duì)應(yīng)地址的存儲(chǔ)單元。ROM成了一個(gè)函數(shù)表。加數(shù)低位的進(jìn)位本位和向高位的進(jìn)位ROM構(gòu)成的全加器36第三十六頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器Ai

Bi

Ci-1十進(jìn)制最小項(xiàng)被選中字線(xiàn)最小項(xiàng)編號(hào)位線(xiàn)SiCi00000101001110010111011101234567AiBiCi-1AiBiCi-1AiBiAiCi-1AiCi-1BiCi-1BiCi-1AiBiBiCi-1AiCi-1BiAiW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m70010100110010111全加器邏輯狀態(tài)及三變量最小項(xiàng)編碼37第三十七頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器根據(jù)表可得：ROM構(gòu)成的全加器ROM構(gòu)成的全加器38第三十八頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器2.存儲(chǔ)數(shù)據(jù)和程序單片機(jī)EPROM2716

單片機(jī)與可編程EPROM聯(lián)接，用于存放程序和表格常數(shù)。39第三十九頁(yè)，共87頁(yè)。第二節(jié)只讀存儲(chǔ)器四、邏輯門(mén)電路的簡(jiǎn)單畫(huà)法固定連接可編程連接斷開(kāi)連接硬線(xiàn)連接點(diǎn)，用戶(hù)不能改變可編程連接點(diǎn)，用戶(hù)定義編程點(diǎn)熔絲已燒斷，斷開(kāi)

邏輯圖中連接點(diǎn)的簡(jiǎn)化畫(huà)法“與”門(mén)輸入變量A、B、C的輸入線(xiàn)和乘積線(xiàn)的交點(diǎn)有三種情況：乘積線(xiàn)40第四十頁(yè)，共87頁(yè)。與門(mén)或門(mén)互補(bǔ)輸出的緩沖器

邏輯圖中門(mén)電路的簡(jiǎn)化畫(huà)法41第四十一頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存取存儲(chǔ)器一、RAM的分類(lèi)二、RAM的結(jié)構(gòu)和工作原理三、集成RAM存儲(chǔ)器四、RAM存儲(chǔ)容量的擴(kuò)展第四十二頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器

隨機(jī)存取存儲(chǔ)器（RAM）能隨時(shí)從任一指定地址的存儲(chǔ)單元中取出（讀出）信息，也可隨時(shí)將信息存入（寫(xiě)入）任一指定地址單元中。因此也稱(chēng)為讀/寫(xiě)存儲(chǔ)器。優(yōu)點(diǎn)：讀/寫(xiě)方便

缺點(diǎn)：信息容易丟失，一旦斷電，所存儲(chǔ)器的信息會(huì)隨之消失，不利于數(shù)據(jù)的長(zhǎng)期保存。一、RAM的分類(lèi)按使用器件不同:二極管RAM雙極型RAMMOS管RAM靜態(tài)動(dòng)態(tài)

43第四十三頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器二、RAM的結(jié)構(gòu)和工作原理地址輸入數(shù)據(jù)線(xiàn)讀/寫(xiě)控制電路輸入/輸出

I/OAn-1A0A1地址譯碼器...讀/寫(xiě)控制(R/W)片選(CS)...存儲(chǔ)矩陣選擇訪(fǎng)問(wèn)哪個(gè)存儲(chǔ)單元存儲(chǔ)0、1信息。由大量寄存器構(gòu)成矩陣形式?jīng)Q定對(duì)選中的單元讀還是寫(xiě)決定芯片是否工作讀或?qū)憯?shù)據(jù)的通道44第四十四頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器1.存儲(chǔ)矩陣：由存儲(chǔ)單元構(gòu)成。與ROM不同的是RAM存儲(chǔ)單元的數(shù)據(jù)不是預(yù)先固定的，而是取決于外部輸入信息，其存儲(chǔ)單元必須由具有記憶功能的電路構(gòu)成。2.地址譯碼器：也是N取一譯碼器。3.讀/寫(xiě)控制電路：當(dāng)R/W=1時(shí)，執(zhí)行讀操作，R/W=0時(shí)，執(zhí)行寫(xiě)操作。讀、寫(xiě)不會(huì)同時(shí)發(fā)生，讀/寫(xiě)線(xiàn)是雙向的。4.片選控制：存儲(chǔ)器由多片RAM組成，當(dāng)CS=0時(shí)，選中某片RAM工作，CS=1時(shí)某片RAM不工作。45第四十五頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器三、集成RAM存儲(chǔ)器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引線(xiàn)排列圖

以“字”為單位：RAM中信息的讀出或?qū)懭胧且浴白帧睘閱挝贿M(jìn)行的，每次寫(xiě)入或讀出一個(gè)字。容量：1024字4位=4096存儲(chǔ)單元地址線(xiàn)：A9~A0(210=1024)數(shù)據(jù)線(xiàn)：I/O3~I/O0字?jǐn)?shù)：210=1024字（1K）46第四十六頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UDD121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引線(xiàn)排列圖

三種工作方式：

寫(xiě)入方式：當(dāng)CS=0、R/W=0時(shí)，數(shù)據(jù)線(xiàn)I/O3~I/O0上的內(nèi)容存入。

低功耗維持方式：當(dāng)CS=1時(shí)，輸出為高阻態(tài)，存儲(chǔ)器內(nèi)部電路與外部總線(xiàn)隔離。

讀出方式：當(dāng)CS=0、R/W=1時(shí)，內(nèi)容輸出到數(shù)據(jù)線(xiàn)I/O3~I/O0。47第四十七頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器四、RAM存儲(chǔ)容量的擴(kuò)展

當(dāng)單片RAM不能滿(mǎn)足要求時(shí)，可將多個(gè)芯片相連，擴(kuò)展字線(xiàn)和位線(xiàn)來(lái)擴(kuò)充容量。1.RAM的位擴(kuò)展

將多片的地址端、R/W端、CS端并接在一起48第四十八頁(yè)，共87頁(yè)。第三節(jié)隨機(jī)存儲(chǔ)存儲(chǔ)器2.RAM的字?jǐn)U展高4位低4位高位地址線(xiàn)非門(mén)

低電平時(shí)選中RAM(Ⅰ),地址為0~1K;

用兩片1?4K的RAM實(shí)現(xiàn)2?4K位字的擴(kuò)展。高電平時(shí)選中RAM(Ⅱ),地址為1~2K。49第四十九頁(yè)，共87頁(yè)。第四節(jié)可編程控制器件一、PLD的結(jié)構(gòu)框圖二、可編程邏輯陣列PLA簡(jiǎn)介三、可編程陣列邏輯PAL簡(jiǎn)介四、通用陣列邏輯GAL簡(jiǎn)介第五十頁(yè)，共87頁(yè)。五、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA簡(jiǎn)介六、在系統(tǒng)可編程邏輯器件ispPLD簡(jiǎn)介七、PLD發(fā)展趨勢(shì)第五十一頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件概述:

可編程邏輯器件PLD是一種由編程來(lái)確定其邏輯功能的通用大規(guī)模集成電路。采用軟件和硬件相結(jié)合的方法設(shè)計(jì)所需功能的數(shù)字系統(tǒng)?？捎捎脩?hù)自行定義功能（編程）。ProgrammableLogicDevice

用通用器件設(shè)計(jì)的缺點(diǎn)：設(shè)計(jì)復(fù)雜，且體積大、功耗高、可靠性差。

用ROM設(shè)計(jì)的缺點(diǎn)：一個(gè)10變量的ROM，有210=1024個(gè)乘積項(xiàng)，使芯片面積大，利用率低，工作速度低。52第五十二頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件用通用器件設(shè)計(jì)的數(shù)字鐘集成電路

用通用器件設(shè)計(jì)的缺點(diǎn)：設(shè)計(jì)復(fù)雜，且體積大、功耗高、可靠性差。53第五十三頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件①一種集成芯片（ICs）。②其邏輯功能可通過(guò)用戶(hù)自行編程改變。特點(diǎn)：③邏輯電路的設(shè)計(jì)和測(cè)試均可在計(jì)算機(jī)上實(shí)現(xiàn)，因而研制周期短、成本低、效率高，使產(chǎn)品能在極短時(shí)間內(nèi)推出。④通過(guò)對(duì)PLD重新編程，電路很容易被修改，這種修改可不影響其外圍電路。因此，其產(chǎn)品的維護(hù)、更新很方便。54第五十四頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件三、可編程邏輯器件PLD智能型可編程數(shù)字開(kāi)發(fā)系統(tǒng)CPLD/FPGA可編程邏輯器件PLD將電路設(shè)計(jì)文件變成硬件電路,由計(jì)算機(jī)自動(dòng)完成55第五十五頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件一、PLD的結(jié)構(gòu)框圖與陣列互補(bǔ)變量乘積項(xiàng)或項(xiàng)或陣列輸入電路┆輸出電路┆輸入輸出

產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力

由多個(gè)與門(mén)組成，用以產(chǎn)生變量的各乘積項(xiàng)

由多個(gè)或門(mén)組成，用以產(chǎn)生或項(xiàng)(將乘積項(xiàng)相加)與-或陣列56第五十六頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件可編程邏輯陣列PLA(ProgrammableLogicArray)可編程陣列邏輯PAL(ProgrammableArrayLogic)通用陣列邏輯GAL(GeneticArrayLogic)現(xiàn)場(chǎng)可編程門(mén)陣列FPGA復(fù)雜可編程邏輯器件GPLD：在系統(tǒng)可編程邏輯器件ispPLD分類(lèi):57第五十七頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件按可編程部位分類(lèi)：類(lèi)型與陣列或陣列輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)58第五十八頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件按編程方式分類(lèi):

isp器件的密度和性能持續(xù)提高，價(jià)格持續(xù)降低，開(kāi)發(fā)工具不斷完善，正得到廣泛應(yīng)用在系統(tǒng)可編程邏輯器件ispPLD不需要使用編程器進(jìn)行編程

一次可編程器件:采用PROM工藝。如PAL等。可重復(fù)編程的可編程器件:采用E2PROM工藝，如GAL、ispPLD等。需要使用編程器編程需要使用編程器編程59第五十九頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件二、可編程邏輯陣列PLA簡(jiǎn)介可編程實(shí)現(xiàn)的思路邏輯函數(shù)與或表達(dá)式

任何組合邏輯函數(shù)都可用最小項(xiàng)之和的與或表達(dá)式表示。與邏輯電路或邏輯電路&BA&BAY≥160第六十頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件

包含了可編程的與陣列和可編程的或陣列。

可用來(lái)實(shí)現(xiàn)組合邏輯功能，如在或陣列的輸出接觸發(fā)器，也可用來(lái)實(shí)現(xiàn)時(shí)序邏輯功能。

PLA陣列結(jié)構(gòu)輸入輸出61第六十一頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件三、可編程陣列邏輯PAL簡(jiǎn)介

包含了不可編程的與陣列和可編程的或陣列。

編程是一次性的，使用受限。62第六十二頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件

通用陣列邏輯GAL是第二代PAL產(chǎn)品。是一種可重復(fù)多次編程、可電擦電寫(xiě)、可硬件加密的通用邏輯器件。它具有功能很強(qiáng)的可編程的輸出級(jí)，能靈活地改變工作模式。GAL能仿真所有PLA芯片的功能。在研制和開(kāi)發(fā)新的數(shù)字系統(tǒng)時(shí)極為方便，成為理想產(chǎn)品。四、通用陣列邏輯GAL簡(jiǎn)介

基本結(jié)構(gòu)：可編程與陣列、固定或陣列；可編程的輸出電路（采用通用邏輯宏單元），可由用戶(hù)定義所需的輸出狀態(tài)。63第六十三頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件五、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA簡(jiǎn)介

特點(diǎn)：功耗低，集成度高(3萬(wàn)門(mén)/片)，可構(gòu)成任何復(fù)雜的邏輯電路。EPGA成為設(shè)計(jì)數(shù)字系統(tǒng)的首選器件之一。許多電子系統(tǒng)已采用CPU+RAM+FPGA的設(shè)計(jì)模式。64第六十四頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件FPGA通常包括三類(lèi)可編程資源：

可編程邏輯塊GLB(可編程邏輯單元、宏單元):

可編程輸入/輸出模塊IOB:連接芯片與外部封裝。

可編程內(nèi)部互連PI（可編程布線(xiàn)資源）:包括各種連線(xiàn)和可編程開(kāi)關(guān)，聯(lián)接系統(tǒng)內(nèi)部。65第六十五頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件六、在系統(tǒng)可編程邏輯器件ispPLD

是一種新型的可編程邏輯器件。將屬于編程器的有關(guān)電路集成于ispPLD中。

特點(diǎn)：從“離線(xiàn)”發(fā)展到“在線(xiàn)”，編程時(shí)既不需要使用編程器，也不需要將其從所在系統(tǒng)的電路板上取下，可以直接在系統(tǒng)上進(jìn)行編程。

優(yōu)點(diǎn)：簡(jiǎn)化了產(chǎn)品設(shè)計(jì)和生產(chǎn)流程，降低了成本；成為產(chǎn)品后可“在線(xiàn)”反復(fù)編程，可方便地升級(jí)換代。66第六十六頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件按集成密度分類(lèi)：低密度ispPLD：高密度ispPLD：集成度>1000門(mén)高密度sipLSI016D電路結(jié)構(gòu)框圖67第六十七頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件高密度sipLSI016D邏輯功能劃分框圖

全局布線(xiàn)區(qū)GRP:68第六十八頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件

通用邏輯塊GLB:GLB的電路結(jié)構(gòu)框圖69第六十九頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件

輸出布線(xiàn)區(qū)ORP:ORB邏輯功能示意圖70第七十頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件七、PLD發(fā)展趨勢(shì)

PLD的發(fā)展趨勢(shì)是：高速、高密、應(yīng)用靈活和在系統(tǒng)可編程邏輯。71第七十一頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件電路輸入編譯綜合仿真分析編程下載

PLD開(kāi)發(fā)應(yīng)用EDA軟件、計(jì)算機(jī)、編程器EDA軟件、計(jì)算機(jī)補(bǔ)充

用PLD實(shí)現(xiàn)一種具體的邏輯功能，一般要經(jīng)過(guò)4個(gè)步驟

MAX--PLUSⅡ、Multisim等

72第七十二頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件應(yīng)用實(shí)例

用PLD設(shè)計(jì)的數(shù)字鐘電路輸入

對(duì)于高密度PLD：可采用邏輯電路圖、VHDL語(yǔ)言(即超高速集成電路硬件描述語(yǔ)言)和波形圖等輸入方式。

對(duì)于低密度PLD：

可采用邏輯方程輸入方式。在軟件開(kāi)發(fā)工具上進(jìn)行73第七十三頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件&≥Yabs編譯綜合

(1)“語(yǔ)法檢查、編譯和邏輯優(yōu)化”。在軟件開(kāi)發(fā)工具上進(jìn)行(2)“連接與適配”，作用是自動(dòng)進(jìn)行布局布線(xiàn)設(shè)計(jì)。

(3)產(chǎn)生標(biāo)準(zhǔn)JEDEC（關(guān)于器件編程信息的計(jì)算機(jī)文件）文件。并自動(dòng)生成一個(gè)有關(guān)設(shè)計(jì)信息的設(shè)計(jì)報(bào)告。74第七十四頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件仿真分析

用以驗(yàn)證邏輯功能用MAX--PLUSⅡ、Multisim等EDA仿真軟件

75第七十五頁(yè)，共87頁(yè)。第四節(jié)可編程邏輯器件編程下載將JEDEC文件下載到器件中，使PLD具有所設(shè)計(jì)的邏輯功能。

普通PLD要用編程器進(jìn)行下載：把待編程的器件插入編程器的插座內(nèi)，使用編程器配套的編程軟件就可以將JEDEC文