第9章組合邏輯電路第一頁，共47頁。1．與門

與門真值表A B Y 0 0 0 0 1 0 1 0 0 1 1 1 邏輯表達式為：Y

=

A·B

邏輯符號波形圖Y=ABC三輸入與門的波形圖第二頁，共47頁。2．或門或門真值表A B Y 0 0 0 0 1 1 1 0 1 1 1 1 邏輯表達式為：Y

=

A+B

邏輯符號波形圖三輸入或門波形圖第三頁，共47頁。3．非門非門真值表A Y 0 1 1 0 邏輯表達式為：邏輯符號波形圖第四頁，共47頁。(1)與非門(2)或非門或非門真值表A B Y 0 0 1 0 1 0 1 0 0 1 1 0 4.復合運算第五頁，共47頁。(3)異或門異或門真值表ABY000011101110(4)同或門AB⊙B001010100111

AF=第六頁，共47頁。9.1.2邏輯代數的基本定律邏輯代數所表示的是邏輯關系，不是數量關系三種基本的邏輯關系：與、或、非A·0

=

0A·1

=

A

A·A

=

A

A

+

0

=

A

A

+

1

=

1A

+

A

=

A

1．基本運算規(guī)則第七頁，共47頁。A

+

B

=

B

+

A

AB

=

BA2．交換律A

+

B

+

C

=(A

+

B)

+

C

=

A

+

(B

+

C)(AB)C

=

A(BC)3．結合律4．分配律A(B

+

C)

=

AB

+

AC

A

+

BC

=

(A

+

B)

(A

+

C)

5．吸收律

A

+

AB

=

A

A(A

+

B)

=

A

6．反演律（摩根定律） 7．冗余律第八頁，共47頁。9.1.3邏輯函數的表示方法描述邏輯函數的方法有真值表、邏輯表達式、邏輯圖、卡諾圖等。1．真值表（邏輯狀態(tài)表）例如，設計一個三人（A、B、C）表決使用的邏輯電路，當多數人贊成（輸入為1），表決結果為通過，輸出Y為1，否則Y為0。根據上述要求，輸入有23

=

8個不同狀態(tài)，把8種輸入狀態(tài)下對應的輸出狀態(tài)值列成表格，就得到真值表ABCY00000010010001111000101111011111將n個輸入變量的所有狀態(tài)及其對應的輸出函數值列成一個表格叫做真值表（或邏輯狀態(tài)表）第九頁，共47頁。邏輯式是用與、或、非等運算來表達邏輯函數的表達式2．邏輯表達式真值表所示的邏輯函數也可以用邏輯表達式來表示，通常采用與或表達式，即將真值表中輸出等于1的各狀態(tài)表示成全部輸入變量（包括原變量和反變量）的與項總的輸出表示成這些與項的或函數。例如，當A、B、C

=

0、1、1時，Y

=

1可寫成Y

=ABCY00000010010001111000101111011111三人表決電路邏輯函數的與或表達式為第十頁，共47頁。按照邏輯表達式用對應的邏輯門符號連接起來就是邏輯圖3．邏輯圖第十一頁，共47頁。9.1.4邏輯函數的化簡同一個邏輯函數的邏輯表達式可以有多種形式，只有化簡為最簡形式，在用門電路實現時才能得到最簡單的邏輯電路。所謂化簡邏輯函數，是使邏輯函數的與或表達式中所含的或項數最少，每個與項的變量數也最少代數化簡法（1）并項法（2）吸收法利用公式A

+

AB

=

A，吸收掉多余的項

（3）消去法

第十二頁，共47頁?！纠炕哬=

【解】

Y

=

=第十三頁，共47頁。課堂練習：化簡

第十四頁，共47頁。9.3組合邏輯電路的分析和設計邏輯電路按其邏輯功能和結構特點可以分為兩大類：組合邏輯電路：該電路的輸出狀態(tài)僅取決于輸入的即時狀態(tài)，而與先前狀態(tài)無關；時序邏輯電路：這種電路的輸出狀態(tài)不僅與輸入的即時狀態(tài)有關，而且還與電路原來的狀態(tài)有關。

9.3.1組合邏輯電路的分析找出其輸出與輸入之間的邏輯關系，弄清楚它的邏輯功能的過程

步驟如下：

①由電路圖寫出輸出端的邏輯表達式。②化簡、變換邏輯表達式。③由簡化邏輯式列出真值表。④由真值表分析其邏輯功能。第十五頁，共47頁?！纠糠治鱿聢D所示的邏輯電路的邏輯功能?！窘狻竣儆蛇壿媹D寫出邏輯式。從輸入端到輸出端，依次寫出各個門的邏輯式，最后寫出輸出變量Y的邏輯式

②化簡、變換

==③由邏輯式列出邏輯狀態(tài)表

第十六頁，共47頁。ABY000011101110真值表④分析邏輯功能

異或門電路

第十七頁，共47頁。例分析下圖所示電路的邏輯功能。第十八頁，共47頁。邏輯圖邏輯表達式11最簡與或表達式化簡22從輸入到輸出逐級寫出第十九頁，共47頁。最簡與或表達式3真值表34電路的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。它表示了一種“少數服從多數”的邏輯關系。因此可以將該電路概括為：三變量多數表決器。所以這個電路實際上是一種3人表決用的組合電路.4難點第二十頁，共47頁。9.3.2組合邏輯電路的設計組合邏輯電路的設計就是根據給定的邏輯要求設計邏輯電路

其步驟如下：

①根據設計要求列出真值表。②由真值表寫出邏輯表達式。③化簡、變換邏輯表達式。④由化簡后的邏輯式畫出邏輯圖

第二十一頁，共47頁。例9.3.4某大學東、西兩校區(qū)舉行聯(lián)歡會，入場券分紅、黃兩種，東校區(qū)學生持紅票入場，西校區(qū)學生持黃票入場。會場入口處設一自動檢票機：符合條件者可放行，否則不準入場。試設計該邏輯電路。解：（1）設學生為變量A，“1”代表東校區(qū)學生，“0”代表西校區(qū)學生；票為變量B，“1”代表紅票，“0”代表黃票；用F表示檢票結果，“1”代表符合條件，“0”代表不符合條件。列真值表ABF001010100111（2）根據真值表寫出邏輯函數的“最小項之和”的表達式（3）根據邏輯函數表達式畫出邏輯電路圖第二十二頁，共47頁。【解】①列真值表

解：（1）設A、B、C分別代表功率300kW、200kW和150kW的電機，并設A、B、C為1時表示設備運轉，為0則表示設備為停止狀態(tài)。過載保護電路的輸出為L，1表示過載，0表示正常。真值表如右

ABCY00000010010001101000101111011111②寫邏輯表達式

將真值表中輸出等于1的各狀態(tài)表示成全部輸入變量的與項，總的輸出表示成這些與項的或函數。例9.3.5某小電網負荷能力為400kW，今有3臺電動機，其功率分別是300kW、200kW和150kW，設計一個指示電網過載的邏輯電路。在電機運行中，當電網過載時，輸出變量L＝1。設計所需要的器件任選，電路合理，滿足設計要求即可。第二十三頁，共47頁。③化簡，變換

④畫邏輯電路圖

第二十四頁，共47頁。9.4常用組合邏輯功能器件常用的有加法器、編碼器、譯碼器、譯碼顯示器、多路選擇器、分配器、比較器等

9.4.1加法器若將A、B分別作為一位二進制數，S表示A、B相加的“和”，C是相加產生的“進位”ABSC0000011010101101C

=

AB第二十五頁，共47頁。9.4.2編碼器將二進制數碼0和1按一定規(guī)律編排起來，用來表示某種信息含義的一串符號稱為編碼，具有編碼功能的邏輯電路稱為編碼器1．二—十進制編碼器二—十進制編碼器是將十進制數碼0～9編成二進制代碼的電路。輸入的是0～9十個數碼，輸出的是對應的四位二進制代碼4位二進制代碼共有0000～111116種狀態(tài)。最常用的是8421編碼方式，在16種狀態(tài)中取前面十種狀態(tài)0000～1001表示0～9十個數碼，后面6種狀態(tài)1010～1111去掉8421碼與十進制數之間的轉換是按位進行的，即十進制數的每一位與4位二進制編碼對應。例如 (168)10

=

(000101101000)8421BCD (1001010100001000)8421BCD

=

(9508)10第二十六頁，共47頁。8421BCD編碼器真值表如表9-6-4所示。I0～I9是10個輸入變量，分別代表十進制數碼0～9當輸入某一個十進制數碼時，只要使相應的輸入端為高電平，其余各輸入端均為低電平，編碼器的4個輸出端Y3Y2Y1Y0就將出現一組相應的二進制代碼8421BCD編碼器真值表00000010000110000000010001110000000010100000000000011001I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0100000000000000100000000000100100000000010000100000000110000100000010000000100000101第二十七頁，共47頁。2．二進制編碼器二進制編碼器是用二進制數對輸入信號進行編碼的。顯然，n位二進制數可對2n個輸入信號編碼I0I1I2I3Y1Y01000000100010010100001114/2線編碼器真值表第二十八頁，共47頁。3．優(yōu)先編碼器當同時有兩個或兩個以上輸入端有信號時，其編碼輸出將是混亂的。例如，當I2和I3同時為1時，Y1Y0為00，此輸出既不是I2的編碼，也不是I3的編碼4/2線優(yōu)先編碼器的真值表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111I3優(yōu)先級最高，I0最低第二十九頁，共47頁。8-3線優(yōu)先編碼器74LS148輸入輸出EI76543210CSEOA2A1A01××××××××111110111111111011100×××××××01000010××××××010010110×××××0101001110××××01011011110×××011000111110××0110101111110×0111001111111001111（1）EI為輸入使能端。低電平有效。EI=1時不管輸入端是否有效，輸出端均為高電平，編碼器處于“非工作狀態(tài)”；而EI=0時，編碼器處于“工作狀態(tài)”（2）輸入端優(yōu)先級的次序依次為7、6、5、4、3、2、1、0。7優(yōu)先級最高，0最低。輸入端為低電平有效，輸出端以反碼的形式表示。如6用二進制表示是110，用反碼表示是001

第三十頁，共47頁。9.4.3譯碼器和數字顯示電路譯碼器的功能與編碼器的相反，它將二進制代碼（輸入）轉換成十進制數、字符和其他輸出信號。常用的譯碼電路有二進制譯碼器、二—十譯碼器和顯示譯碼器等。1．二進制譯碼器二進制譯碼器可將n位二進制代碼譯成電路的2n種輸出狀態(tài)。如2/4線譯碼器。3/8線譯碼器和4/16線譯碼器等一個二進制數對應一種輸出第三十一頁，共47頁。2/4譯碼器的真值表輸入輸出A1A0Y3Y2Y1Y000000010010010010010001110001××0000第三十二頁，共47頁。輸入輸出S1A2A1A0×1×××111111110××××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110集成3/8線譯碼器74LS138的真值表

第三十三頁，共47頁。3/8線譯碼器Y上的“?”不代表非運算的含義，表示輸出低電平有效第三十四頁，共47頁?！纠?/p>

試用3/8線譯碼器74LS138和與非門實現邏輯函數

【解】將邏輯函數用最小項表示，然后兩次求反。輸入變量A、B、C分別接到3/8線譯碼器74LS138的輸入端A2、A1、A0。

第三十五頁，共47頁。2．數字顯示譯碼器（1）七段數字顯示器第三十六頁，共47頁。（2）七段顯示譯碼器247、47是共陽極顯示譯碼器，輸出低電平為有效電平248、48、4511是共陰極顯示譯碼器，輸出高電平為有效電平第三十七頁，共47頁。LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表第三十八頁，共47頁。**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續(xù))第三十九頁，共47頁。編碼、譯碼、顯示電路74LS147:10線—4線優(yōu)先編碼器。

147的第5腳接高電平,其它都接低電平時147的輸出是多少?顯示器顯示什么?第5腳接低電平,其它都接高電平時又是怎樣?第四十頁，共47頁。9.4.4數據選擇器和數據分配器1．數據分配器將一個公共通道上的數據分時傳送到多個不同的通道上去的功能A2、A1和A0作為通道地址輸入信號，作為數據輸入端

數據分配器示意圖第四十一頁，共47頁。2．多路數據選擇器數據選擇器又稱多路數據選擇器，類似于多個輸入的單刀多擲開關在選擇控制信號作用下，選擇多路數據輸入中的某一路與輸出端接通，有2選1、4選1、8選1和16選1等數據選擇器示意圖第四十二頁，共47頁。輸入輸出使能地址A2A1A0Y1×××010000D00001D10010D20011D30100D40