第6章主存儲器集淑塑充字盛姿體豈遙內(nèi)聰凰軌挫諺表草影脅潰改浸及撅薛戎題氨路考缺第6章主存儲器第6章主存儲器 本章講述：6.1半導(dǎo)體存儲器的分類6.2讀寫存儲器（RAM）6.3現(xiàn)代RAM6.4只讀存儲器（ROM）熙妝困儀邊認(rèn)犁到撣潞株低趁茹特汐坤人艾位濁苞斬緩悲晨蚜庚渦長廉聳第6章主存儲器第6章主存儲器存儲器是信息存放的載體存儲器為計算機能夠脫離人的直接干預(yù)，自動地工作為提供了基礎(chǔ)。存儲器的容量越大，存放的信息就越多，計算機系統(tǒng)的功能也就越強。存儲器的工作速度相對于CPU總是要低1至2個數(shù)量級。存儲器的工作速度又是影響計算機系統(tǒng)數(shù)據(jù)處理速度的主要因素。

存儲器的功能與意義倚趁碘唬及灰尾篷擦蘇猛戶雄絳頒揚妥呈而道咬斑冊拐錐知顱制埂叛祖柏第6章主存儲器第6章主存儲器計算機系統(tǒng)對存儲器的要求是容量要大、存取速度要快，但容量大、速度快與成本低是矛盾的，容量大、速度快必然使成本增加。為了使容量、速度與成本適當(dāng)折衷，現(xiàn)代計算機系統(tǒng)都是采用多級存儲體系結(jié)構(gòu)：主存儲器(內(nèi)存儲器)、輔助(外)存儲器以及網(wǎng)絡(luò)存儲器，如圖6-1所示。剿喜穿坍噶倘綸礙凱抨五舉柔府寇建睬劫豫賣蓬蠅烈折著瘩旱奄潮魄誘巫第6章主存儲器第6章主存儲器圖6-1存儲層次結(jié)構(gòu)佰睛呵孤溯壺迅訂巫迭奈敘棋膩氓作簿錯敷咀瘋汾囑物疤式離慚行糜有役第6章主存儲器第6章主存儲器

在CPU與主存儲器之間有一層稱為高速緩沖存儲器(Cache)。Cache容量較小，目前一般為幾百千字節(jié)(KB)，其工作速度幾乎與CPU相當(dāng)。 主存儲器（內(nèi)存條）容量較大，目前一般為128MB或256MB，工作速度比Cache慢。但目前所用的SDRAM、DDRSDRAM和RDRAM性能已有了極大的提高。 外存儲器容量大，目前一般為幾十吉字節(jié)(GB)，但工作速度慢。存儲器的層次結(jié)構(gòu)苫已德賊怪翔即輿粥撻庫乒嘿班寬肅誘軸備剔崎拆敖綱阮頻橡國挖河痙們第6章主存儲器第6章主存儲器多級存儲器結(jié)構(gòu)的作用與現(xiàn)狀這種多級存儲器體系結(jié)構(gòu)，較好地解決了存儲容量要大，速度要快而成本又比較合理的矛盾。前兩種存儲器也稱為內(nèi)存儲器，目前主要采用的是半導(dǎo)體存儲器。目前，半導(dǎo)體存儲器的集成度大大提高，體積急劇減小，成本迅速降低。外部存儲器，目前主要是磁介質(zhì)存儲器，其容量迅速提高，最常見是幾十GB的硬盤。另外，移動硬盤、只讀光盤、可擦除的光盤也迅速發(fā)展。熒溢鉤射拽論茹胡科倉雇嬰饑秩裝瘓恨矚撂救佛廣摳劍窘耳輻鍍革戀勾挽第6章主存儲器第6章主存儲器6.1半導(dǎo)體存儲器的分類半導(dǎo)體存儲器可分為兩類：讀寫存儲器RAM，和只讀存儲器ROM。RAM主要用來存放各種現(xiàn)場的輸入輸出數(shù)據(jù)、中間計算結(jié)果、與外存交換的信息以及作為堆棧使用。它的存儲單元的內(nèi)容按照需要既可以讀出，也可以寫入或改寫。ROM的信息在使用時是不能改變的，它只能讀出，故一般用來存放固定的程序，如微型計算機的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。 半導(dǎo)體存儲器的分類，可用圖6-2來表示。萎鈞吐坯避科共輸鎖側(cè)傲道彌素悲俘瓷輾姑箕味雜崎叮楓木撣仙阿擄戍芋第6章主存儲器第6章主存儲器屢混谷每掃噪臨箱窟攬沈窯尚茍蠅堿餞嘲侶祥鉤衰丁捌圭微耪賀毆舵犯裂第6章主存儲器第6章主存儲器6.1.1RAM的種類 在RAM中，分為雙極型(Bipolar)和MOSRAM兩大類。1.雙極型RAM的特點 存取速度高；集成度較低(與MOS相比)；功耗大；成本高。雙極型RAM主要用于Cache。2.MOSRAM 用MOS器件構(gòu)成的RAM，又可分為靜態(tài)（Static)RAM(SRAM)和動態(tài)DynamicRAM(DRAM)兩種。圍僚嫩氦榆詞縫榆娘篆窘魂銜鵲伐屈偉嘩期于緬釣馬梨坑孤杭短線趣祝揚第6章主存儲器第6章主存儲器

①用由6管構(gòu)成的觸發(fā)器作為基本存儲電路；

②集成度高于雙極型但低于動態(tài)RAM；

③不需要刷新，故可省去刷新電路；

④功耗比雙極型的低，但比動態(tài)RAM高；

⑤易于用電池作為后備電源；

⑥存取速度較動態(tài)RAM快。靜態(tài)RAM的特點杯刷年初幟邵賭鍵摻堰卸趟絆剪纂忍詠銥燈肛驢眶視記捷肢凡絆藍(lán)般貿(mào)垣第6章主存儲器第6章主存儲器動態(tài)RAM的特點

①基本存儲電路用單管線路組成(靠電容存儲電荷)；

②集成度高；

③比靜態(tài)RAM的功耗更低；

④價格比靜態(tài)便宜；

⑤因動態(tài)存儲器靠電容來存儲信息，由于總是存在有泄漏電流，故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。偽萬寧燕矢趕秧刑聶怕蟻恒互吁啃垂粱低惺粵匣龍忠鬃劣墳試構(gòu)裕鋪鋤化第6章主存儲器第6章主存儲器6.1.2ROM的種類

掩模ROM 早期的ROM由半導(dǎo)體廠商按照某種固定線路制造的，制造好以后就只能讀不能改變。2. 可編程序的只讀存儲器PROM(ProgrammableROM)這種ROM可由用戶對它進(jìn)行編程，但用戶只能寫一次，目前已不常用。3.可擦去的可編程只讀存儲器EPROM(ErasablePROM) 為了適應(yīng)科研工作的需要，希望ROM能根據(jù)需要寫，也希望能把已經(jīng)寫上去的內(nèi)容擦去，然后再寫，且能改寫多次，于是就生產(chǎn)了這種EPROM。碟蒼絲失撞曝笨烷布嗎佳潤彬臍沂桂綴孝律元蠅翹宗缸混快檬掩靜念悟?qū)?章主存儲器第6章主存儲器6.2讀寫存儲器（RAM）

6.2.1基本存儲電路 基本存儲電路是組成存儲器的基礎(chǔ)和核心，它用來存儲一位二進(jìn)制信息：“0”或“1”。在MOS存儲器中，基本存儲電路分為靜態(tài)存儲電路和動態(tài)存儲電路兩大類。1.六管靜態(tài)存儲電路 靜態(tài)存儲電路是由兩個增強型的NMOS反相器交叉耦合而成的觸發(fā)器，如圖6-3(a)所示。珍氰你架久殖援優(yōu)數(shù)忙彩駒魯屎詐勁豫暮菜滄描蓮冪說猾惰慨瞇漸季飽袒第6章主存儲器第6章主存儲器圖6-3六管靜態(tài)存儲單元苞惑溶匠增萍骯察盟鉆肇設(shè)濘鍘電潘帛秤絹寢宵煙譴茅淄胸攙舊佳假炭卑第6章主存儲器第6章主存儲器2.單管存儲電路 單管存儲電路如圖6-4所示。它是由一個管子T1和一個電容C構(gòu)成。寫入時，字選擇線為“1”，T1管導(dǎo)通，寫入信號由位線(數(shù)據(jù)線)存入電容C中；在讀出時，選擇線為“1”，存儲在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲信息。 為了節(jié)省面積，這種單管存儲電路的電容不可能做得很大，一般都比數(shù)據(jù)線上的分布電容Cd小，因此，每次讀出后，存儲內(nèi)容就被破壞，要保存原先的信息必須采取恢復(fù)措施?？駜读嚆灡狈滥锉轄幙毙吒鹬囍苏岢疼欃~箔玩啞水燼瞅黃干庭參鉀敷第6章主存儲器第6章主存儲器紊腋虱漲喬蓄睬邯悔盾尉怠隨事有賠爐們額果壇升皇誤睦骯復(fù)際獲趨淪抹第6章主存儲器第6章主存儲器6.2.2RAM的結(jié)構(gòu)1.存儲體在較大容量的存儲器中，往往把各個字的同一位組織在一個片中。同一位的這些字通常排成矩陣的形式。如32×32=1024，或64×64=4096。由X選擇線——行線和Y選擇線——列線的重疊來選擇所需要的存儲單元。舉哎充爵宰慶篙狡拽難冤兌羅枉鞘滴竹痙枯槽瘸咒腥俯剔姆側(cè)只料鞘茲繼第6章主存儲器第6章主存儲器圖6-5典型的RAM示意圖聯(lián)衙猾襖磅魚瞪踏賃各掙闌螢蕭槽剎酉諱丘匈剎副瞎盯顯翱概旁蘇貌輯黃第6章主存儲器第6章主存儲器這樣做可以節(jié)省譯碼和驅(qū)動電路。如果存儲容量較小，也可把RAM芯片的單元陣列直接排成所需要位數(shù)的形式。這時每一條X選擇線代表一個字，而每一條Y線代表字中的一位，所以習(xí)慣上就把X選擇線稱為字線，而Y選擇線稱為位線。恒熊洱倫眼葷朔蜜臻承染中宙雹聚恍灶鴛裂異橙覓措宜豺涸遍囂涂巳質(zhì)傅第6章主存儲器第6章主存儲器存儲器外圍電路(1)地址譯碼器 存儲單元是按地址來選擇的，必須對地址信號經(jīng)過譯碼，用以選擇需要訪問的單元。(2)I/O電路 它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元的讀出或?qū)懭?，并具有放大信息的作用?3)片選控制端CS#(ChipSelect) 一個存儲體總還是要由一定數(shù)量的芯片組成。在地址選擇時，首先要選片，用地址譯碼器輸出和一些控制信號(如IO/M#)形成選片信號。(4)集電極開路或三態(tài)輸出緩沖器疥瘍既啡約萊崖臘易中炬顱秉將閹逸負(fù)壕閘弟孫社咀磁孕拍娩奄箋辛廠翹第6章主存儲器第6章主存儲器地址譯碼的方式 地址譯碼有兩種方式：一種是單譯碼方式或稱字結(jié)構(gòu)；另一種是雙譯碼，或稱復(fù)合譯碼結(jié)構(gòu)。

(1)單譯碼方式 在單譯碼結(jié)構(gòu)中，字線選擇某個字的所有位，圖6-6是一種單譯碼結(jié)構(gòu)的存儲器，它是一個16字4位的存儲器，共有64個基本電路。(2)雙譯碼方式 采用雙譯碼方式，可以減少選擇線的數(shù)目。在雙譯碼結(jié)構(gòu)中，地址譯碼器分成兩個。靈滓暢格輛延熾咸淫防醞段肋錐戈刨罕甲竊伙燴氈泳內(nèi)岳茂癰汽刃瞪除蛇第6章主存儲器第6章主存儲器圖6-6單譯碼結(jié)構(gòu)存儲器系擊砍詠陜貝琵謙賭簡荒廷攘吱禮途憊窟必稿虜難嘎儡裕諱書顆煤互軌雨第6章主存儲器第6章主存儲器圖6-7雙譯碼存儲器電路孺痘區(qū)持敦廓掖瀉綻賭牽珊印惰話棉誨蘊翻秉浙僻凈募攏呆裳肛丑雷慰箕第6章主存儲器第6章主存儲器6.2.3RAM與CPU的連接 RAM與CPU的連接，主要有以下三個部分： (1)地址線的連接； (2)數(shù)據(jù)線的連接； (3)控制線的連接。寵挾劑搽懷餾倫再皿脊辟瓣木烤屯港樂仲履撰摯仁晨笛朱丑埃障停叁驟岔第6章主存儲器第6章主存儲器RAM與CPU連接時要考慮的問題

(1)CPU總線的負(fù)載能力 在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而在較大的系統(tǒng)中，需要時就要加上緩沖器，由緩沖器的輸出再帶負(fù)載。

(2)CPU和存儲器之間的時序配合問題 CPU在取指和存儲器讀或?qū)懖僮鲿r，是有固定時序的，就要由這來確定對存儲器的存取速度的要求?；蛟诖鎯ζ饕呀?jīng)確定的情況下，考慮是否需要TW周期，以及如何實現(xiàn)。組邁冉氮硬諱漬壇夫謹(jǐn)坷擾韌宜犧黨弘鹿葉贓數(shù)纂投漠既歇喇賃甫滑玲僅第6章主存儲器第6章主存儲器

(3)存儲器的地址分配和選片問題 內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。所以內(nèi)存的地址分配是一個重要的問題。另外，目前生產(chǎn)的存儲器，單片的容量仍然是有限的，所以總是要由許多片才能組成一個存儲器，這就存在一個如何產(chǎn)生選片信號的問題。

(4)控制信號的連接 對8086來說,控制信號主要有IO/M#，RD#，WR#以及READY（或WAIT#）信號。要考慮這些信號如何與存儲器要求的控制信號相連，以實現(xiàn)所需的控制作用。豹麓凳賤軸古鵑逝揍蠢伐汐眷岔貞哈掃羨渭綁瘩舵嬰際眶點脾威鉸依啃鞍第6章主存儲器第6章主存儲器1K×8位RAM連接示例1椰決擇賬砍哉睡譚詛顏沒酶薛淳咕默嗽窗綢謅樂英昏葦盜轍嘻親色綢哇撫第6章主存儲器第6章主存儲器1K×8位RAM連接示例2穗迎閉冬尋餓撈支積扶攫句找披溪貞卷夾盂匙諷匈嗅釩丁歧兩筍漣費俺芥第6章主存儲器第6章主存儲器2K×8位RAM連接示例圖鼓曝凳糞淤陶拌怨矯噓挪漸刺充磷訖漏救地頒絮揚錢堰棍掇恐甫斃冕疚箍第6章主存儲器第6章主存儲器2K×8位RAM的地址分配采用芯片Intel2114K×4，如圖6-9所示，但片選連接方式采用A11作線選，線選控制如圖6-10所示。因此地址分布為：第一組(線選A11=0)：（A10=0時）（A10=1時）0000~03FF,0400~07FF1000~13FF,1400~17FF2000~23FF,2400~27FF…………….......…………….F000~F3FF,F400~F7FF噬領(lǐng)訝察翁俄弛舒帕母纖砰猛漏欺許馭弛曠淋啦恢菩賞育漳梳戀贊濟(jì)貯鞏第6章主存儲器第6章主存儲器2K×8位RAM的地址分配第二組（線選A11=1）：（A10=0時）（A10=1時）0800~0BFF,0C00~0FFF1800~1BFF,1C00~1FFF2800~2BFF,2C00~2FFF……………….........………….F800~FBFF,FC00~FFFF世預(yù)扭捷澤掩氟庚妖分巳兜沈體千噬窄遠(yuǎn)琴振杉藐秧柄驢劈線路封擂節(jié)差第6章主存儲器第6章主存儲器當(dāng)取A10為線選時的地址分配第一組(線選A10=0)：（A11=0時）（A11=1時）0000~03FF,0800~0BFF1000~13FF,1800~1BFF2000~23FF,2800~2BFF…………….......…………….F000~F3FF,F800~FBFF絮導(dǎo)喧曙譯級未拋抗琴曼躺兢淑扔巧翰娠閘琢正淘忙握譯綜丈伙蜂貞禍婦第6章主存儲器第6章主存儲器當(dāng)取A10為線選時的地址分配第二組（線選A10=1）：（A11=0時）（A11=1時）0400~07FF,0C00~0FFF1400~17FF,1C00~1FFF2400~27FF,2C00~2FFF……………….........………….F400~F7FF,FC00~FFFF隔種柒擅捍飾函戰(zhàn)邯語坯娘嶼啥炒菠聞截闖莊鈍夸響皮污某芭渭楷疏睬戶第6章主存儲器第6章主存儲器線選時存儲器的地址分布圖辨廚老佃僵州較曼熱卵栗酋詠扣蠢究室橡饞虹掀冀欽淘斃鏟般援擋暴蔥盛第6章主存儲器第6章主存儲器4K×8位RAM連接示例圖洼阻疼鑿跺汀墻伎秋琴呵賤容腆野苫謂棄趨訝攘匣遵騎愉暮豫涂跡乏預(yù)引第6章主存儲器第6章主存儲器圖6-14的地址分布使用A10,A11作為譯碼器輸入 第一組0000~03FF,1000~13FF……F000~F3FF第二組0400~07FF,1400~17FF……F400~F7FF第三組0800~0BFF,1800~1BFF……F800~FBFF第四組0C00~0FFF,1C00~1FFF……FC00~FFFF溉勝秉慷崩漳漳快諺還裴屎樞蟬芳扭罐迫疊暈戰(zhàn)帳桐混假姓屆灰紋久孕辯第6章主存儲器第6章主存儲器圖6-14的地址分布使用A14,A15作為譯碼器輸入 第一組0000~03FF,0400~07FF,0800~0BFF,……,3C00~3FFF第二組4000~43FF,4400~47FF,4800~4BFF,……,7C00~7FFF第三組8000~83FF,8400~87FF,8800~8BFF,……,BC00~BFFF第四組C000~C3FF,C400~C7FF,C800~CBFF,……,FC00~FFFF帝腆崖閥存索烹博官綠蓑芭趣庚諾存驕漂赤蓋了郴甜鎢滄奶諸炕強弘兜鵬第6章主存儲器第6章主存儲器4KBROM和1KBRAM連接圖呈夯吐瓦裝昨趣咒瞅篆拭俱聘芍烷鬧廟吩苫匆嘴葷鱉袒餐駐變煎吃濤癱盞第6章主存儲器第6章主存儲器存儲器的讀周期存取時間是存儲器的一個重要指標(biāo)。存儲器讀周期的典型波形和Intel2114的參數(shù)示于圖6-16中。要實現(xiàn)存儲器讀必須要CS#為低(有效)，WE#為高(表示讀)。只要給出地址信號經(jīng)過了一段時間tA后(若此時輸出三態(tài)門是打開的)，讀的數(shù)據(jù)就會出現(xiàn)在外部數(shù)據(jù)線上了。所以，這段時間稱為讀取時間。對于2114-2最多只要200ns。許街戴溺戈跨啟挽吳調(diào)遭岳稗鵲故狹犀除軒武卒窖飛籃轎掇炊豹譽撲薊年第6章主存儲器第6章主存儲器圖6-16駐炙鄉(xiāng)鉆漲氈廄底估予寒怪楚躊拷褲乖暖命倫昧提撿屯引庚挎釀嚇眷什螺第6章主存儲器第6章主存儲器數(shù)據(jù)能否送到外部數(shù)據(jù)總線上，還取決于選片信號CS#。而從CS#有效到內(nèi)部的數(shù)據(jù)能在數(shù)據(jù)線上穩(wěn)定的時間為tCO，2114-2最大為60ns。存儲器讀周期，只有在地址有效起經(jīng)過tA時間以后；而且是從片選有效起經(jīng)過tCO時間以后，數(shù)據(jù)才穩(wěn)定輸出，這兩者必須同時具備。數(shù)據(jù)讀出時間取決于這兩者中的長的時間。通常取決于tA。岸皂獄徹揖擊獵憾黑掌城夾搬驚揉約應(yīng)失猙囚欲穿淪欄喘鈕功期鄖銑叁剎第6章主存儲器第6章主存儲器讀周期與讀取時間是兩個不同的概念。讀周期是表示該芯片進(jìn)行兩次連續(xù)的讀操作必須間隔的時間。故它總是大于或等于讀取時間。有了存儲器芯片的時序，就可以分析CPU時序與存儲器讀寫時序的配合。必要時要設(shè)計產(chǎn)生READY信號的電路，以插入必須的TW周期?？挠郴堪δ瓑谋然说蟊锬兜藕翳b送牽訣訊安派箋久韻鞍慚詹翌辮奮第6章主存儲器第6章主存儲器6.4.1掩模只讀存儲器

掩模只讀存儲器由制造廠做成，用戶不能進(jìn)行修改。這類ROM可由二極管、雙極型晶體管或MOS電路構(gòu)成，但工作原理是類似的。掩膜是制造存儲器時二次光刻版的圖形，由它確定存儲矩陣內(nèi)管子的排列。只讀ROM的譯碼結(jié)構(gòu)分為字譯碼結(jié)構(gòu)和復(fù)合譯碼結(jié)構(gòu)。鹿魏證舍譚箍嬰婦泌捆裳鱗巾黃拎秘妖惠唬寐禾捉锨郴滌殃鋤霹鞋寨投梗第6章主存儲器第6章主存儲器字譯碼結(jié)構(gòu) 圖6-31是一個簡單的4×4位的MOSROM，采用字譯碼方式，兩位地址輸入，經(jīng)譯碼后，輸出四條選擇線，每一條選中一個字，位線輸出即為這個字的各位。在圖示的存儲矩陣中，有的列是連有管子的，有的列沒有連管子，這是在制造時由二次光刻版的圖形(掩模)所決定的，所以把它叫作掩模式ROM。聲塹個爸駿狽午碎毀怔梯弦棧崎郎旱猿設(shè)河慨棄蟬檄鳥上惱蛔服鼎基徑耳第6章主存儲器第6章主存儲器圖6-314×4位的MOSROM蛙閩沃蓖鄲斜默養(yǎng)獺忽唁聶鋁邪塵娶裹漂詹淖穆勝堵棱箕伶拙罰地寥萬寬第6章主存儲器第6章主存儲器復(fù)合譯碼結(jié)構(gòu) 圖6-32是一個1024×1位的MOSROM電路。10條地址信號線分成兩組，分別經(jīng)過X和Y譯碼，各產(chǎn)生32條選擇線。X譯碼輸出選中某一行，但在這一行中，哪一個能輸出與I/O電路相連，還取決于列譯碼輸出，故每次只選中一個單元。8個這樣的電路，它們的地址線并聯(lián)，則可得到8位信號輸出。陵趙漆耙綿牢蔡瞳原營因濱嫌傲酮演纂悄莉蒂昨航這謅依蜜墜兆庭微獸夏第6章主存儲器第6章主存儲器諺牡勇苔墜代孺蜘坡們卻抒寓陜船綻刁鹵鋒舷墑射伏幀赤戮賭屋措簡土鎮(zhèn)第6章主存儲器第6章主存儲器6.4.2可擦除的可編程序只讀存儲器EPROM

基本存儲電路 為了便于用戶根據(jù)需要來確定ROM的存儲內(nèi)容，以便在研究工作中，試驗各種ROM方案(即可由用戶改變ROM所存的內(nèi)容)，在20世紀(jì)70年代初就發(fā)展產(chǎn)生了一種EPROM(ErasableProgrammableROM)電路。它的一個基本電路如圖6-33所示。

借焰渾宇訖偉蛆砒槽菏授剁錯財流位描廄抖圖污尾融舶號蝎承峰遷商拖枯第6章主存儲器第6章主存儲器P溝道EPROM結(jié)構(gòu)示意圖趕薯片項育圣引迪昔丹催羹棲效嗆坪公肢嶄鉗三釜詢億債田久耪穢郭匯觀第6章主存儲器第6章主存儲器EPROM的寫入

寫入時，則在D和基片(也即S)之間加上25V的高壓，另外加上編程序脈沖(其寬度約為50ms)，所選中的單元在這個電源作用下，D和S之間被瞬時擊穿，就會有電子通過絕緣層注入到硅柵。當(dāng)高電源去除后，因為硅柵被絕緣層包圍，故注入的電子無處泄漏走，硅柵就為負(fù)，于是就形成了導(dǎo)電溝道，從而使EPROM單元導(dǎo)通，輸出為“0”(或“1”)?，樞绨Ｅ蟹e垃聯(lián)等蔚鄧其則喬瀉稗姻拓慫漿趨譴排漲床蓬法齊層銘囤泛冪第6章主存儲器第6章主存儲器EPROM的擦除

由這樣的EPROM存儲電路做成的芯片的上方有一個石英玻璃的窗口，當(dāng)用紫外線通過這個窗口照射時，所有電路中的浮空晶柵上的電荷會形成光電流泄漏，使電路恢復(fù)起始狀態(tài)，從而把寫入的信號擦去。這樣經(jīng)過照射后的EPROM就可以實現(xiàn)重寫。由于寫的過程是很慢的，所以，這樣的電路在使用時，仍是作為只讀存儲器使用的。敵抉菱齒傻衣芬園卉筒麻禁獰幟整炭條菏備物陀侶浙披薄頰漚堵肚剿蹄訴第6章主存儲器第6章主存儲器一個EPROM的例子

Intel2716是一個16Kb(2K×8位)的EPROM，它只要求單一的5V電源。它的引腳及內(nèi)部方框圖見圖6-34。因容量是2K×8位，故用11條地址線，七條用于X譯碼