第10章時序邏輯電路引論10.1時序邏輯電路的基本概念

時序邏輯電路的特點:電路在任何時候的輸出穩(wěn)定值,不僅與該時刻的輸入信號有關(guān),而且與該時刻以前的電路狀態(tài)有關(guān);電路結(jié)構(gòu)具有反饋回路.

在時序邏輯電路中,用來保存與過去輸入有關(guān)的信息的器件稱為存儲電路.存儲電路中保存的信息稱為狀態(tài).10.1.1時序邏輯電路的結(jié)構(gòu)模型XZQW組合電路存儲電路外部輸入信號外部輸出信號驅(qū)動信號狀態(tài)信號輸出方程:Z(tn)=F[X(tn),Q(tn)]

驅(qū)動方程:W(tn)=G[X(tn),Q(tn)]

狀態(tài)方程:Q(tn+1)=H[W(tn),Q(tn)]其中X,Z,W,Q均可以是多變量.描述時序邏輯電路的三個方程:10.1.2狀態(tài)表和狀態(tài)圖描述時序電路的其它兩種方法:①狀態(tài)表輸入原狀態(tài)新狀態(tài)輸出

XQnQn+1Z輸入原狀態(tài)QnQn+1/ZX新狀態(tài)/輸出②狀態(tài)圖QnQn+1X/Z原狀態(tài)新狀態(tài)輸入/輸出例:一時序電路有一個輸入變量x,二個狀態(tài)變量q1和q2,

一個輸出變量z.兩個狀態(tài)變量的四種不同取值可定義電四種狀態(tài):[q1,q2]=[0,0]≡A[q1,q2]=[0,1]≡B[q1,q2]=[1,0]≡C[q1,q2]=[1,1]≡DxQnQn+1z0AD01AC10BB11BA00CC11CD00DA01DB1ACBD1/10/11/00/00/01/01/10/1假設(shè)電路的狀態(tài)表和狀態(tài)圖如下圖所示:當x信號按0→1→1→0→1→0→1→1→0→0的順序輸入電路時,電路的輸出及狀態(tài)變換如下:(設(shè)電路初態(tài)為A)時間012345678910原態(tài)A輸入0110101100新態(tài)輸出

D0時間012345678910原態(tài)ADBADBBACCC輸入0110101100DBADBBACCC010011011110.2存儲器件存儲電路由存儲器件組成,能存儲一位二值信號的器件稱為存儲單元電路.存儲單元電路大多是雙穩(wěn)態(tài)電路.雙穩(wěn)態(tài)電路特點:①具有兩個穩(wěn)定狀態(tài),用0和1表示,在無外信號作用時,

電路長期處于某個穩(wěn)定狀態(tài)，這兩個穩(wěn)定狀態(tài)可用來表示一位二進制代碼。②它有一個或多個輸入端，在外加信號激勵下，可使電路從一個狀態(tài)轉(zhuǎn)換成另一個狀態(tài)。兩類存儲單元電路：(1)鎖存器

(2)

觸發(fā)器鎖存器:直接由激勵信號控制電路狀態(tài)的存儲單元.觸發(fā)器:除激勵信號外,還包含一個稱為時鐘的控制信號輸入端.激勵信號和時鐘一起控制電路的狀態(tài).鎖存器和觸發(fā)器工作波形示意圖:ResetSetQSetResetClockQSRQQSRQQC10.3鎖存器(1)電路結(jié)構(gòu)及邏輯符號≥1≥1SDRDQQSRQQSRQQ或SD:置位端(置1端);RD:復位端(置0端);兩個輸入端(激勵端):定義:Q=0,Q=1為0狀態(tài);Q=1,Q=0為1狀態(tài).10.3.1RS鎖存器(2)邏輯功能分析設(shè):電路的原狀態(tài)表示為Qn,新狀態(tài)表示為Qn+1.①SD=0;RD=0(無激勵信號),有下列兩種情況:≥1≥1

00QQ0110≥1≥1

00QQ0101結(jié)論:Qn+1=Qn②SD=0;RD=1(置0信號有效):≥1≥1

01QQ0110結(jié)論:Qn+1=0③SD=1;RD=0(置1信號有效):≥1≥110QQ1001結(jié)論:Qn+1=1④SD=1;RD=1(置0、置1同時信號有效):≥1≥1

11QQ0000作用時≥1≥1

00QQ0110≥1≥1

00QQ0101激勵信號同時消失后一般情況下，SD=RD=1應(yīng)禁止使用。RS鎖存器的約束條件：SDRD=0

。(3)RS鎖存器的功能描述SDRDQnQn+1000000110100011010011011110×111×}保持}置0}置1}禁止①特性表②特性方程Qn+1=SD+RDQnSDRD=0③狀態(tài)圖SD=1RD=0SD=0RD=1SD=×RD=0SD=0RD=×01RS鎖存器工作波形圖（初態(tài)假設(shè)為0）SDRDQnQn+1000000110100011010011011110×111×000000000000000000011111111111××SDRDQQ由與非門構(gòu)成的RS鎖存器：&&SDRDQQSRQQSRQQ或10.3.2門控RS鎖存器在RS鎖存器的基礎(chǔ)上,加控制信號,使鎖存器狀態(tài)轉(zhuǎn)換的時間,受控制信號的控制.≥1≥1&&RDSDRSCQQ1SC11RQQRD=R·CSD=S·C當C=1時:門控RS鎖存器功能和RS鎖存器完全相同;當C=0時:RD=SD=0,鎖存器狀態(tài)保持不變.門控RS鎖存器特性方程:Qn+1=S+RQnSR=0{C=1時成立工作波形圖(設(shè)Q的初態(tài)為0)CSRQ10.3.3D鎖存器能將呈現(xiàn)在激勵輸入端的單路數(shù)據(jù)D存入交叉耦合結(jié)構(gòu)的鎖存器單元中.D鎖存器原理圖:&&&RDSDDCQQ&1電路功能分析:當C=0時,RD=SD=1,

電路處于保持狀態(tài);(2)當C=1時,RD=D,SD=D

電路的新狀態(tài)為D.D鎖存器特性表:DQnQn+100001001111D鎖存器特性方程:Qn+1=DD=1D=0D=0D=101狀態(tài)圖1DC1QQ邏輯符號D鎖存器工作波形圖:(假設(shè)初態(tài)為0)DCQ鎖存Q跟隨D鎖存Q跟隨D鎖存練習:10.31DC1QQ邏輯符號SRQQSRQQCQn+1=DQn+1=S+RQnSR=0{復習CSRQD鎖存器工作波形圖:(假設(shè)初態(tài)為0)DCQ鎖存Q跟隨D鎖存Q跟隨D鎖存

在時序邏輯電路中,往往要求電路的存儲器件能在同一信號的作用下同步工作,鎖存器不適合,原因如下:門控鎖存器在控制信號C有效時,都可以接收輸入信號,所以,激勵信號的任何變化,都將直接引起鎖存器輸出狀態(tài)的改變,這時,輸入信號若發(fā)生多次變化,輸出狀態(tài)也可能發(fā)生多次變化,這一現(xiàn)象稱為鎖存器的空翻.當門控鎖存器的控制信號C有效時,鎖存器就變成了一個組合電路.這時時序邏輯電路模型就變成了兩個組合電路構(gòu)成的一個互為反饋網(wǎng)絡(luò)的反饋系統(tǒng),因此該系統(tǒng)有可能因其瞬態(tài)特性而產(chǎn)生振蕩現(xiàn)象.10.4觸發(fā)器

利用一個稱為“時鐘”的特殊定時控制信號去限制存儲單元狀態(tài)的改變時間,具有這種特點的存儲單元電路稱為觸發(fā)器.(觸發(fā)器在一個時鐘周期內(nèi)輸出狀態(tài)只改變一次)10.4.1主從觸發(fā)器一、主從RS觸發(fā)器在CP=0時,主鎖存器F1被選通,處于工作狀態(tài),主鎖存器按S、R的值改變中間狀態(tài)Qm;從鎖存器F2被封鎖,處于保持狀態(tài);1.電路結(jié)構(gòu)2.工作原理(2)在CP由0→1時,主鎖存器F1被封鎖,進入保持狀態(tài);從鎖存器F2被選通,處于工作狀態(tài),電路的輸出Q根據(jù)Qm的狀態(tài)改變輸出狀態(tài);（此時不論輸入激勵信號S、R如何變化，主鎖存器的狀態(tài)不再改變）1SC11RQQ1SC11RQQ11QQSRCP主鎖存器從鎖存器F1F2QmQm3.電路特點CP脈沖不論在低電平或高電平期間,電路的輸出狀態(tài)最多只改變一次;(2)將主從RS觸發(fā)器用于時序電路中,不會因不穩(wěn)定而產(chǎn)生振蕩.4.電路符號1SC11RQQ“”稱為延遲符號,表示該觸發(fā)器在CP=0時接收R、S的數(shù)據(jù),而在CP的上升沿時,輸出改變狀態(tài)5.主從RS觸發(fā)器定時波形CP主選通保持選通保持選通保持選通保持從保持選通保持選通保持選通保持選通SRQmQ思考題(設(shè)主從RS觸發(fā)器的初始狀態(tài)為0)CPSRQQm6.特性表和特性方程主從RS觸發(fā)器的特性表和特性方程和RS鎖存器基本相同,只是在列特性表時,要加上CP脈沖標志.特性方程Qn+1=S+RQnSR=0{SDRDQnQn+1000000110100011010011011110×111××××QnCP×主從RS觸發(fā)器的特性表保持置

0置

1禁止1SC11RQQ“”稱為延遲符號,表示該觸發(fā)器在CP=1時接收R、S的數(shù)據(jù),而在CP的下降沿時,輸出改變狀態(tài)1SC11RQQ1SC11RQQ1QQSRCP主鎖存器從鎖存器F1F2QmQm補充:二、主從D觸發(fā)器1DC1QQ1DC1QQ11QQDCP主鎖存器從鎖存器F1F2QmQm1DC1QQ工作原理:(1)當CP=0時,主鎖存器被選通,Qm=D,從鎖存器保持原態(tài);(2)當CP=1時,主鎖存器保持原態(tài),從鎖存器被選通,Q=Qm;特性方程:Qn+1=D定時波形圖(設(shè)觸發(fā)器的初始狀態(tài)為0)CPDQmQ三、主從JK觸發(fā)器為去除主從RS觸發(fā)器的約束條件:RS=0,設(shè)計出主從JK觸發(fā)器.主從JK觸發(fā)器的一種結(jié)構(gòu):1JC11KQQ1DC1QQ&≥1&11KJCPKQnJQn(1)電路以D觸發(fā)器為核心,故不存在約束條件;(2)D=JQn+KQn,所以,Qn+1=D=JQn+KQn(3)由電路可見,CP是經(jīng)一個非門送入D觸發(fā)器,所以這種結(jié)構(gòu)的JK觸發(fā)器為CP下降沿到達時改變狀態(tài).(4)根據(jù)特性方程Qn+1=JQn+KQn,容易求得特性表:CPJKQnQn+1CPJKQnQn+1××××

Qn

10010000101100111101010011100110保持置“0”置“1”翻轉(zhuǎn)}}}}(5)狀態(tài)圖J=1K=xJ=xK=1J=xK=001狀態(tài)圖J=0K=x(6)帶異步清零、置1端并具有多驅(qū)動輸入的JK觸發(fā)器。1JC11KQQ&&SRSDRDJ1J2K1K2J=J1·J2K=K1·K2SD

：異步置1端；RD：異步清零端。

Q×異步置0置1保持置0翻轉(zhuǎn)翻轉(zhuǎn)保持CPRDJK(7)主從JK觸發(fā)器定時波形(SD=1)

思考:

CPRDJKQ練習10.5主從觸發(fā)器抗干擾能力不強,若對上升沿翻轉(zhuǎn)的主從RS觸發(fā)器:QmQRCPS干擾1SC11RQQ10.4.2邊沿觸發(fā)器邊沿觸發(fā)器的特點:在時鐘為穩(wěn)定的0或1期間,輸入信號都不能進入觸發(fā)器,觸發(fā)器的新狀態(tài)僅決定于時鐘脈沖有效邊沿到達前一瞬間以及到達后極短一段時間內(nèi)的輸入信號.邊沿觸發(fā)器具有較好的抗干擾性能.1.維持阻塞D觸發(fā)器(1)電路結(jié)構(gòu)與符號&&&&&&CPDRDRDRDSDSDQQ1DC1QQSRSDRDDCPG1G2G3G4G5G6(2)工作原理&&&&&&CPDRDRDRDSDSDQQ①異步清零②異步置1a.CP=0b.CP=10001111110111110010011011111000001111110G1G2G3G4G5G6&&&&&&CPDRDRDRDSDSDQQ111111001011111MNQn=1的情況&&&&&&CPDRDRDRDSDSDQQ111111110010111MNQn=0的情況注意：在該時刻，D的改變不會使輸出狀態(tài)變化。③如SD=RD=1,并

CP=0：由于M=N=1，所以輸出Q保持不變G1G2G3G4G5G6G1G2G3G4G5G6&&&&&&CPDQQ1001011111MNQn=1的情況G1G2G3G4G5G6④CP由0變?yōu)?，在這一短時間內(nèi)，D=0且保持不變，則有：&&&&&&CPDRDRDRDSDSDQQ11111100011MN011100110Qn+1=D=0G1G2G3G4G5G6⑤在CP=1期間，如D發(fā)生變化，即由0變?yōu)?&&&&&&CPDRDRDRDSDSDQQ1111110011MN0111100110由于圖中紅線的作用，電路輸出狀態(tài)保持不變。G1G2G3G4G5G6⑥CP由0變?yōu)?，在這一短時間內(nèi)，D=1保持不變，則有：Qn+1=D=1&&&&&&CPDRDRDRDSDSDQQ11111001100MN100011110G1G2G3G4G5G6⑦

在CP=1期間，如D發(fā)生變化，即由1變?yōu)?由于和M端連接的藍線的作用，使輸出保持不變

Qn+1=D=1&&&&&&CPDRDRDRDSDSDQQ1111101100MN1111111100G1G2G3G4G5G6(3)維持阻塞D觸發(fā)器特性表和工作波形圖CPSDRDDQnQn+1×01××1×10××0↑11000↑11010↑11101↑11111↑表示上升沿觸發(fā).QCPRDD當SD=1時波形圖:2.負邊沿JK觸發(fā)器1JC11KQQ邏輯符號CPJKQ復習主從觸發(fā)器1SC11RQQ1DC1QQ1JC11KQQQn+1=JQn+KQn

邊沿觸發(fā)器1JC11KQQ1DC1QQSRSDRDDCP思考題:試畫出圖中所示電路在8個CP信號作用下Q1、Q2、Q3端的輸出波形（設(shè)各觸發(fā)器初始狀態(tài)均為0，且SD、RD均接1）1DC1QQSRSDRDCP1DC1QQSRSDRD1DC1QQSRSDRDQ1Q2Q3●

●

F1F2F3CPQ1Q2Q310.6觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能轉(zhuǎn)換示意圖:轉(zhuǎn)換電路

已有觸發(fā)器ABXYQQCP將已有觸發(fā)器轉(zhuǎn)換為所需觸發(fā)器的功能,實際上是求轉(zhuǎn)換電路,即求轉(zhuǎn)換電路的函數(shù)表達式:X=f1(A,B,Qn)Y=f2(A,B,Qn)待求觸發(fā)器10.6.1代數(shù)法

通過比較已有觸發(fā)器和待求觸發(fā)器的特性方程,求轉(zhuǎn)換電路的函數(shù)表達式.例:把JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器.解:已有JK觸發(fā)器的特性方程為:Qn+1=JQn+KQn待求D觸發(fā)器的特性方程為:Qn+1=D為求出轉(zhuǎn)換電路的函數(shù)表達式,可將D觸發(fā)器的特性方程轉(zhuǎn)換為:Qn+1=D=D(Qn+Qn)=DQn+DQn比較JK觸發(fā)器的特性方程,可得:J=DK=D1JC11KQQ1CPD例:將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器.TQnQn+100001101110T觸發(fā)器特性表1TC1QQTCP邏輯符號T觸發(fā)器的特性歸納為:

T=0保持

T=1翻轉(zhuǎn)T觸發(fā)器的特性方程:Qn+1=TQn+TQn=T⊕QnT觸發(fā)器的特性方程:Qn+1=TQn+TQn將上式和JK觸發(fā)器特性方程Qn+1=JQn+KQn比較,可得

J=K=T注意：在這個電路中，由于采用的是下降邊沿JK觸發(fā)器，所以得到的T觸發(fā)器也是下降邊沿觸發(fā)的。如果T=1,則該觸發(fā)器在CP控制下只具有翻轉(zhuǎn)功能,我們把它稱為T’觸發(fā)器