第八章可編程邏輯器件(PLD)集成電路規(guī)模的大小，經(jīng)常用其所包含的晶體管或邏輯門的數(shù)量來區(qū)分，如1000個元件或100個門以上的稱為大規(guī)模集成電路。而我們講過的編碼器、譯碼器、計(jì)數(shù)器為中規(guī)模電路，反相器、與非門為小規(guī)模電路。隨著集成電路制造工藝的飛速發(fā)展，集成度不斷提高因此劃分的標(biāo)準(zhǔn)也不斷提高，幾十~幾百門、幾百~幾千門、幾千~幾萬門成為小、中、大的劃分標(biāo)準(zhǔn)。大規(guī)模集成電路的結(jié)構(gòu)不一定是中小規(guī)模電路的簡單集成，它通常常常作為一個相對獨(dú)立的數(shù)字系統(tǒng)，完成某一方面的功能。典型的大規(guī)模集成電路有：微處理器、存儲器、可編程邏輯器件等。第八章可編程邏輯器件(PLD)集成電1從應(yīng)用角度來看，大規(guī)模集成電路可分為通用型和專用型兩類。通用型由生產(chǎn)廠家設(shè)計(jì)制作，力求滿足大多數(shù)用戶的需要；專用型是根據(jù)某一用戶的特殊要求而專門設(shè)計(jì)制作的。

設(shè)計(jì)專用集成電路有以下幾種形式：

專用集成電路ASIC（ApplicationSpecificIntegratedCircuits）先由用戶提出設(shè)計(jì)要求，或給出設(shè)計(jì)的軟件，再由廠家制作。前期投入較大，適于大批量生產(chǎn)?？删幊踢壿嬈骷LD（ProgrammableLogicDevice）由用戶自己完成設(shè)計(jì)和編程。單片成本相對較高，但幾乎不需要前期投入，綜合成本完全可以接受，適于小批量使用。從應(yīng)用角度來看，大規(guī)模集成電路可分為通用型和2一、可編程邏輯器件EPROM、E2PROM都是可編程器件，可以實(shí)現(xiàn)組合邏輯函數(shù)，但它們的主要用途是存儲數(shù)據(jù)，所以將它們單列出去。

通常我們所說的可編程邏輯器件主要由以下幾種：

可編程邏輯陣列（PLA）——“與陣列”、“或陣列”都可編程，更加靈活，“與陣列”可有選擇地提供部分最小項(xiàng)，有利于簡化電路。一次性編程。

可編程陣列邏輯（PAL）——“與陣列”可編程，“或陣列”固定，輸出形式多種多樣可選：三態(tài)、反饋、觸發(fā)器，但不可全部兼得。一次性編程。一、可編程邏輯器件EPROM、E2PROM都3

通用陣列邏輯（GAL）——“與陣列”可編程，“或陣列”固定（個別型號可編程），采用E2PROM和CMOS靜態(tài)RAM技術(shù)，可以有限次重復(fù)使用。GAL的輸出采用邏輯宏單元，包括所有輸出形式。不用選擇不同類型的芯片。

以上三種屬于早期的小規(guī)模的PLD器件，內(nèi)部結(jié)構(gòu)簡單，工作速度快，適于完成較簡單的邏輯功能。

現(xiàn)場可編程門陣列（FPGA：FieldProgrammableGatesArray)——在PAL、GAL的基礎(chǔ)上發(fā)展起來的，規(guī)模較大，外部引腳多，內(nèi)部資源豐富，有的包含幾十萬個邏輯門，可以構(gòu)成一個獨(dú)立的子系統(tǒng)。內(nèi)部包含RAM結(jié)構(gòu)，上電下載，掉電丟失。便于修改邏輯設(shè)計(jì)。

復(fù)雜的可編程邏輯器件（CPLD：ComplexProgra-mmableLogicDevice)——與FPGA類似通用陣列邏輯（GAL）——“與陣列”可編程，41、PLA可編程邏輯陣列（與或陣列均可編程）

四條與輸出線，也可以解決三變量邏輯問題。1、PLA可編程邏輯陣列（與或陣列均可編程）52、PAL可編程陣列邏輯

熔絲結(jié)構(gòu)，與陣列可編程，或陣列固定。2、PAL可編程陣列邏輯

熔63、GAL通用陣列邏輯

GAL從陣列結(jié)構(gòu)上分有兩類：

PAL型---與陣列可編程，或陣列固定，與PAL一致。

PLA型---與、或陣列均可編程，與PLA一致。

GAL的電路特點(diǎn)是：

GAL采用E2PROM的浮柵技術(shù)，可以電擦除重復(fù)使用。

GAL采用邏輯宏單元（LMC），將輸出、輸入的多種

形式集于一身，可通過編程選擇，使芯片型號種類減少。

GAL的編程方式有兩類：用專用編程器或在線編程。GAL目前仍然在廣泛應(yīng)用，主要用于綜合幾種邏輯門電路，不規(guī)則譯碼器，實(shí)現(xiàn)專用邏輯功能等。常用的GAL芯片有GAL16V8、GAL20V8等，下面我們簡單介紹一下GAL的內(nèi)部結(jié)構(gòu)。以GAL16V8為例。

3、GAL通用陣列邏輯

GA7可編程邏輯器件PLD課件8

GAL內(nèi)部輸出邏輯宏單元的內(nèi)部結(jié)構(gòu)GAL內(nèi)部輸出邏輯宏單元的內(nèi)部結(jié)構(gòu)9GAL的編程有相應(yīng)的軟件，可以用邏輯圖的形式給

出，也可以用特定格式的表達(dá)式描述。無論用什么方式描述邏輯功能，最終都要編譯成對應(yīng)交叉點(diǎn)通斷的編程文件，最后用編程器寫入就可以了。GAL設(shè)有加密位，加密后不能讀出內(nèi)部的編程狀態(tài)。但目前有解密的方法，所以不可靠。GAL的編程有相應(yīng)的軟件，可以用邏輯圖的形式104、復(fù)雜的可編程邏輯器件（CPLD）

隨著集成工藝的發(fā)展，PLD的集成規(guī)模已經(jīng)有了很大的改變。CPLD就是一種集成度遠(yuǎn)遠(yuǎn)高于PAL和GAL的電路。

4、復(fù)雜的可編程邏輯器件（CPLD）隨著集成11CPLD有兩大類：

基本結(jié)構(gòu)的CPLD----仍然保持GAL的特點(diǎn)，與陣列加宏單元結(jié)構(gòu)。主要是規(guī)模擴(kuò)大，其次在相鄰乘積項(xiàng)的利用、觸發(fā)器結(jié)構(gòu)方面也有所改進(jìn)。

分區(qū)陣列結(jié)構(gòu)的CPLD----將整個器件劃分為若干個區(qū)域，每個區(qū)域相當(dāng)于一個GAL，通過全局互連總線將各個區(qū)域連接起來。

下面介紹一下分區(qū)陣列結(jié)構(gòu)的幾種形式。CPLD有兩大類：12

分區(qū)陣列結(jié)構(gòu)有以下幾種形式：通用互連陣列UIM結(jié)構(gòu)多陣列矩陣MAX結(jié)構(gòu)靈活邏輯單元陣列FLEX結(jié)構(gòu)其他結(jié)構(gòu)形式分區(qū)陣列結(jié)構(gòu)有以下幾種形式：13CPLD舉例（以FLEX結(jié)構(gòu)的EPF10K20為例）LE邏輯單元----最小的邏輯單位CPLD舉例14

邏輯陣列塊LAB

由8個LE及控制、互連、級聯(lián)進(jìn)位信號組成。邏輯陣列塊LAB15嵌入陣列塊EAB由輸入輸出端帶有寄存器的RAM/ROM組成。嵌入陣列塊EAB16

CPLD的主要特點(diǎn)：可重復(fù)編程、擦除或配置數(shù)據(jù)。采用多種存儲器類型EPROM、E2PROM、FLASH和SRAM等，高（密度、速度、可靠性），低功耗。內(nèi)部時間延遲固定、可預(yù)測，易消除冒險(xiǎn)競爭。有多級加密位，具有較好的保密性。CPLD的主要特點(diǎn)：175、現(xiàn)場可編程門陣列FPGA

FPGA是另一種高密度PLD芯片。它由三個可編程模塊組成，編程的結(jié)果存放在一個SRAM中，所以需要上電時下載編程數(shù)據(jù)。5、現(xiàn)場可編程門陣列FPGA18

FPGA三個模塊之間的關(guān)系如下：FPGA三個模塊之間的關(guān)系如下：19

下面簡單介紹FPGA的三種模塊可配置邏輯模塊CLB下面簡單介紹FPGA的三種模塊20可編程I/O模塊（IOB）可編程I/O模塊（IOB）21可編程內(nèi)部互連資源（ICR）可編程內(nèi)部互連資源（ICR）22FPGA的特點(diǎn)：采用SRAM編程技術(shù)，高（密度、速度、可靠性），低功耗。但每次上電后要重新寫入編程。結(jié)構(gòu)靈活，CLB、IOB和ICR均可編程，便于實(shí)現(xiàn)各種組合和時序邏輯電路。不同延時的內(nèi)部連線混合使用，使傳輸延時不可預(yù)測。FPGA的特點(diǎn)：23FPGA和CPLD的設(shè)計(jì)編程都有相應(yīng)的軟件平臺，可

以方便地完成以下幾個功能：設(shè)計(jì)輸入用邏輯圖或硬件描述語言前仿真布局布線前，先驗(yàn)證電路功能是否有效。編譯將高層行為設(shè)計(jì)轉(zhuǎn)為底層網(wǎng)表數(shù)據(jù)。優(yōu)化簡化電路規(guī)模。布局布線針對FPGA或CPLD作出具體規(guī)劃設(shè)計(jì)。后仿真根據(jù)實(shí)際布局布線的RC參數(shù)再次驗(yàn)證電路功能、時序。編程對芯片進(jìn)行實(shí)際連線。FPGA和CPLD的設(shè)計(jì)編程都有相應(yīng)的軟件平24附加說明：VHDL硬件描述語言硬件描述語言（HDL=HardwareDescriptionLanguage)是一種用來描述硬件電路功能的規(guī)范性語言。它和編寫計(jì)算機(jī)程序所用的高級語言十分相似。有源文件，可編譯成編程數(shù)據(jù)，有庫資源可供利用。用HDL設(shè)計(jì)邏輯電路已成為一種嶄新的硬件電路設(shè)計(jì)方法。硬件描述語言有多種形式，互不兼容。由美國國防部設(shè)計(jì)的VHDL語言是最具代表性的，已成為一種標(biāo)準(zhǔn)的硬件描述語言。用VHDL設(shè)計(jì)硬件電路有許多優(yōu)點(diǎn)，如比原理圖容易閱讀、表達(dá)形式簡單、易于修改、易于保存，便于借用已有設(shè)計(jì)（庫調(diào)用），等等。附加說明：VHDL硬件描述語言25學(xué)習(xí)VHDL語言的語法格式、規(guī)則有專門的課程，也

可以自己看書學(xué)習(xí)。希望同學(xué)們有時間關(guān)心一下有關(guān)這方面的內(nèi)容。下面舉一個簡單的例子，說明用VHDL描述硬件電路的方法。例如：用VHDL語言定義一個二選一數(shù)據(jù)選擇器。學(xué)習(xí)VHDL語言的語法格式、規(guī)則有專門的課程26可編程邏輯器件PLD課件27

返回