概述數(shù)字上變頻下變頻（,）是數(shù)字中頻設(shè)計(jì)的重要組成部分，其功能是將基帶信號(hào)經(jīng)過內(nèi)插濾波后變到中頻的頻率，或者將中頻的信號(hào)經(jīng)過抽取濾波后降到基帶的頻率上。系統(tǒng)設(shè)計(jì)者經(jīng)常面臨的問題是天線數(shù)目以及載波數(shù)目在不同應(yīng)用場(chǎng)景下會(huì)改變，此時(shí)則提供了一種非常靈活的設(shè)計(jì)實(shí)現(xiàn)手段。本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的實(shí)現(xiàn)方法，以及提供的一種數(shù)字信號(hào)處理的工具，的實(shí)現(xiàn)架構(gòu)以 的為例，基帶頻率24天線9載波， 倍上變頻，倍下變頻的情況下， 的架構(gòu)如圖所示圖，的架構(gòu)首先4天線9載波，每個(gè)載波分兩路，一共4X9X2=2個(gè)通道，這2個(gè)通道的數(shù)據(jù)先由 模塊復(fù)合到一路上，輸入到 上，做2倍內(nèi)插以及根升余弦濾波，這是一個(gè)121階的濾波器；輸出結(jié)果分成4路，分別送到4個(gè) （階）模塊中，做倍內(nèi)插及補(bǔ)償濾波；這4個(gè)濾波器的輸出再被分成24路，送進(jìn) i階）模塊中，做倍內(nèi)插及濾波；其結(jié)果進(jìn)入混頻模塊 ，與 產(chǎn)生的中頻信號(hào)混頻后作為最終結(jié)果輸出。的架構(gòu)如圖2所示圖，的架構(gòu)對(duì)而言，入口是個(gè)天線下來的數(shù)據(jù)，經(jīng)過混頻器區(qū)分到不同頻點(diǎn)上，再由抽取濾波器 （階）做倍抽取以及濾波；結(jié)果復(fù)合到路上，由個(gè) （階）做倍抽取濾波；最后由 （階）做兩倍抽取以及濾波。我們可以看出，對(duì) 而言，主要模塊是濾波器，混頻器，以及數(shù)控振蕩器，復(fù)用解復(fù)用邏輯占用的資源非常小。濾波器占用了大部分資源，包括查找表，寄存器，，乘法器。因此優(yōu)化濾波器設(shè)計(jì)，以節(jié)省資源，用K量小規(guī)模的實(shí)現(xiàn)更多通道的數(shù)字上下變頻，成為主要的實(shí)現(xiàn)難度。簡(jiǎn)介是 的一種設(shè)計(jì)工具，可以把它看作和實(shí)現(xiàn)軟件 之間的一個(gè)橋梁。簡(jiǎn)單來說，在環(huán)境下，調(diào)用 提供的庫元件，搭建的這么一個(gè)數(shù)學(xué)模型系統(tǒng)，不僅可以在 中仿真，還能直接生成一個(gè) 的工程，綜合布局布線后上硬件驗(yàn)證。這里有一點(diǎn)是要強(qiáng)調(diào)的，只能調(diào)用 中的庫元件才能生成一個(gè)可以綜合實(shí)現(xiàn)的工程。DSP-BUILDER8.0以后的版本，提供了一個(gè)新的ADVANCEDBLOCK的特性，用這個(gè)新特性產(chǎn)生的FIR濾波器，較之以往的版本，在資源優(yōu)化方面有了巨大的改進(jìn)。如18通道61階的5倍內(nèi)插濾波器，由老版本生成的IP所占用的資源與ADVANCEDBLOCK的比較，如下表所示：ALU* ：'REG爐老版本爐引小6注217^533^.加3ALUTREGM9KDSP18*18老版本3116522813advanced217533712老版本生成的IP所占用的資源與ADVANCEDBLOCK的比較可以看出，使用ADVANCEDBLOCK,無論是查找表，寄存器，還是RAM的資源，都有非常明顯的降低。此外ADVANCEDBLOCK還有一些顯著的優(yōu)點(diǎn)：1、通道接口較之以往變的非常簡(jiǎn)單清晰，無論輸入輸出，主要信號(hào)只有3個(gè)，數(shù)據(jù)data，數(shù)據(jù)有效data_vld以及通道號(hào)channel。2、自動(dòng)插入流水。只需要設(shè)置好相應(yīng)參數(shù)，如時(shí)鐘頻率，目標(biāo)器件，復(fù)用倍數(shù)等，它會(huì)在使用盡量少的資源并且滿足時(shí)序的情況下，自動(dòng)判斷是否加入PIPELINE。3、系統(tǒng)層面的設(shè)計(jì)。它生成的所有模塊，包括FIR濾波器，都有一組系統(tǒng)接口，可以通過不同地址對(duì)內(nèi)部寄存器，如系數(shù)等，進(jìn)行訪問。4、自動(dòng)實(shí)現(xiàn)資源復(fù)用。在時(shí)鐘復(fù)用關(guān)系確定后，它能自動(dòng)實(shí)現(xiàn)資源復(fù)用，使設(shè)計(jì)者從繁瑣的優(yōu)化工作中解放出來，專注于系統(tǒng)層面的設(shè)計(jì)。functionImgZoom(Id)//重新設(shè)置圖片大小防止撐破表格{varw=$(Id).width;varm=650;if(w整個(gè)設(shè)計(jì)的FPGA實(shí)現(xiàn)的資源以及功耗這個(gè)4天線9載波的設(shè)計(jì)在AlteraCorporation的3SE80F1152I3上實(shí)現(xiàn)，工作頻率為180倍基帶速率時(shí)鐘，即230MHz。所消耗資源如下表所示ALUT爐REG爐M9K審數(shù)目爐限即19068+J5兆爐所占百分比％。30%^ .ALUTREGM9KDSP18*18數(shù)目1338519068330532所占百分比%21%30%67％79％整個(gè)設(shè)計(jì)的FPGA實(shí)現(xiàn)的資源以及功耗內(nèi)核靜態(tài)功耗為734.58mW內(nèi)核動(dòng)態(tài)功耗為2705.63mWIO功耗為236.82mW全部功耗加起來為3677.04mW。3SE80是AlteraCORPORATION的65納米產(chǎn)品STRATIXIII中的一款。這一系列產(chǎn)品在設(shè)計(jì)過程中考慮了很多功耗優(yōu)化的因素，因此功耗特性比較好