實驗2：4位加法器 實驗報告_第1頁
實驗2：4位加法器 實驗報告_第2頁
實驗2：4位加法器 實驗報告_第3頁
實驗2：4位加法器 實驗報告_第4頁
全文預覽已結(jié)束

付費下載

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

EDA技術基礎實驗報告實驗項目名稱：用原理圖輸入法設計4位加法器學院專業(yè)：信息學院電子專業(yè)姓名：學號：實驗日期：20實驗成績：實驗評定標準：1）實驗結(jié)果是否合理A（）B（）C（）2）實驗分析是否正確A（）B（）C（）3）實驗報告是否按照規(guī)定格式A（）B（）C（）實驗目的熟悉利用QuartusⅡ的原理圖輸入方法設計簡單組合電路，掌握層次化設計的方法。并通過一個4位全加器的設計把握利用EDA軟件進行原理圖輸入方式的電子線路設計的詳細流程。實驗器材電腦一臺QuartusⅡ軟件實驗內(nèi)容與步驟在QuartusⅡ軟件中建立工程，畫圖生成一個半加器的.bdf文件。將此半加器文件設置成可調(diào)用的元件，使之成為一個元件符號存盤。設計全加器頂層文件，以.bdf存盤。將設計項目（.bdf文件）設置成工程和時序仿真。截圖保存波形文件圖，及仿真結(jié)果。將全加器原理圖文件設置成符號元件，以供4位加法器的更高層設計。按實驗要求畫出4位加法器原理圖，建立其波形并仿真，截下仿真結(jié)果圖。實驗電路圖（程序）半加器電路原理圖如下:半加器h_adder.bdf電路原理圖（1）全加器電路原理圖如下:全加器f_adder.bdf電路原理圖（2）4位加法器four_adder.bdf電路原理圖如下：4位加法器four_adder.bdf電路原理圖（3）五、實驗仿真結(jié)果及分析全加器的仿真波形圖如下：全加器波形仿真圖（3）分析：ain,bin,cin三段為輸入，sum為和，com為進位，滿足相關的邏輯表達式sum=4位全加器仿真波形圖如下：分析：4位a[3..0]輸入與4位b[3..0]輸

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論