南京工程學院數(shù)電考試題一、填空題（本題10空,每空2分，共20分）1、將8421BCD碼數(shù)（00110011）化成十進制數(shù)、八進制數(shù)、十六進制數(shù)2、常用的MSI組合邏輯模塊有、、及、和等口3、某RAM芯片有個10個地址端和4個數(shù)據(jù)端的，其存儲容量為4、PROM芯片出廠時，存儲單元全存1（或0），使用時，允許用戶根據(jù)需要把某些單元改寫為0（或1），允許改寫的次數(shù)為次二、化簡題（每題3分，共9分）1、用公式法將化簡為最簡與或式。2、用圖形法將化簡為最簡與或式。3、用圖形法將式?；啚樽詈喤c或三、判斷題（每題2分，共10分）判斷下列各電路是否正確（輸出波形，輸出邏輯關(guān)系，參數(shù)選擇及電路接法），正確的打J,錯誤的打某。（圖中門電路為TTL型）口（a）（b）（c）(d)(e)四、試寫出下列邏輯電路的邏輯函數(shù)表達式。（6分）五、某樓梯上、下各有一個開關(guān)A、B,用來控制樓道燈Z,要求上樓時，可在樓下開燈，上樓后可在樓上順手關(guān)燈。下樓時，可在樓上開燈，下樓后可在樓下順手關(guān)燈。設(shè)AB初始狀態(tài)00時，燈不亮，2=0。試跟據(jù)人、B和Z的邏輯關(guān)系列真值表。（4分）口六、分別畫出用下列方法實現(xiàn)邏輯函數(shù)的邏輯圖（輸入信號可為原變量或反變量）。（8分）（1）用最少的與非門實現(xiàn)；（2）用3線—8線譯碼器（邏輯符號如圖所示）加適當門電路實現(xiàn)。七、試列出圖（a）、圖（b）所示電路的Qn+1的表達式，并對應下面所示的輸入信號波形和時鐘波形，畫出Q1、Q2端的波形，設(shè)Q1、Q2的初始狀態(tài)為0。（8分）口八、分析下圖所示電路：（1）列出該電路的驅(qū)動方程，狀態(tài)方程和輸出方程；（2）列出電路的狀態(tài)轉(zhuǎn)換表；（3）畫出電路的狀態(tài)圖和時序圖；（4）并回答：該電路是同步還是異步時序電路？（16分）九、某集成十進制計數(shù)器的功能表及邏輯符號如下，試畫出用復位法將其構(gòu)成31進制計數(shù)器的電路圖。（5分）十、用PLA實現(xiàn)下列邏輯函數(shù)（共8分）口（1）（4分）（2）（4分）十一、集成555定時器的功能表及其所構(gòu)成的電路如下，試分析其構(gòu)成何種應用電路，并畫出uc、uo的波形。（6分）口、一、填空題（本題10空,每空2分,共20分）1、將8421BCD碼數(shù)（01010111）化成十進制數(shù)、口二進制數(shù)、八進制數(shù)和十六進制數(shù)2、通過使能端的控制可以使TS與非門的輸出實現(xiàn)邏輯功能或狀態(tài)。3、某RAM芯片的存儲容量為2048某4,該芯片有個地址端和個數(shù)據(jù)端。4、EPROM的陣列是可編程的，陣列是固定的。二、化簡題（每題3分，共9分）1、用公式法將化簡為最簡與或式。2、用圖形法將化簡為最簡與或式。3、用圖形法將化簡為最簡與或式?？谖濉⒂脙蓚€水泵某、Y給礦井排水。如果礦井水位達到A(最低)，開動某就可以；如果水位達到B(中水位)，需開動Y；如果水位達到C(最高)，則某和Y必須同時開動。試根據(jù)某、Y口1、F=A(B+)+(+C)+BCDE+(D+E)F2、F=AD+C+B+A(B+)+BC+ADEF=A(B+)+(+C)+BCDE+(D+E)FA+BD+DCE+D5、F=F=7、Y=AB+A口+AB口CD+BCD+用卡諾圖法化簡邏輯函數(shù)：口1、Y=A+BCD+D+A+BD2、Y=A+BD+BC+BD.口3、Y=C+AB+B口4、F=￡m(1,3,8,9,10,11,14,15)5、F=￡m(0,1,2,3,4,6,7,8,9,10,11,14)□6、F(A,B,C,D)=Sm(0,1,4,9,12,13)+^d(2,3,6,7,8，10、11、14)3邏輯門電路填空題：1、與非門的邏輯功能為2、對于與非門閑置輸入端可直接與連接。3、三態(tài)門的“三態(tài)”指,和4、TTL與非門輸入級由組成。兩個OC門輸出端直接接在一起稱為5、TTL與非門電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)、區(qū)。6、TTL與非門的uIWUOFF時，與非門，輸出，uINUON時，與非門，輸出口7、TTL與非的VOFF稱為，VON稱為口8、具有推拉輸出結(jié)構(gòu)TTL門電路的輸出端不允許直接9、在TTL與非門,異或門,集電級開路門,三態(tài)門中,為實現(xiàn)線與邏輯功能應選用,要有推拉式輸出級，又要能驅(qū)動總線應選用門。10、TTL或非門多于輸入端的處理是選擇題：1、在數(shù)字電路中,晶體管的工作狀態(tài)為：()A、飽和；B、放大；C、飽和或放大；D、飽和或截止2、三極管可靠截止的條件是()A、UBEW0B、UBE〉0C、UBE=0、7V3、下列圖中的邏輯關(guān)系正確的是()A、Y=B、Y=ABCC、Y=4、下列圖中的邏輯關(guān)系正確的是（）AA、Y=B、Y=C、Y=A、Y=6、B、Y處于懸浮狀態(tài)C、Y=A、Y=B、Y處于懸浮狀態(tài)C、Y二口7、對于TTL與非門閑置輸入端的處理，下列說法錯誤的是口人、接電源B、通過電阻3k。接電源&接地口、與有用輸入端并聯(lián)8、下面各圖中輸出為高電平的是（）9、在不影響邏輯功能的情況下，TTL與非門的多余端可（）口人、接電阻8、懸空&接低電平口10、能夠通過并聯(lián)輸出端實現(xiàn)線與的門電路是（）A、普通與非門B、三態(tài)門C、集電極開路門口11、對于MOS門電路，多余端不允許（）人、懸空8、與有用端并聯(lián)C、接電源口、接低電平口12、通常，具有同樣功能的TTL電路比CMOS電路工作速度（）A、高B、低C、差不多口判斷：1、與非門的邏輯功能是：有0出1，全1出0。（）2、三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（3、一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（）4、集電極開路門可實現(xiàn)線與。（）5、CMOS門電路的輸入端懸空時相當于按邏輯1。（）口）畫波形圖：1、已知各邏輯門輸入A、B和輸出F的波形如下圖所示寫出F的邏輯表達式并畫出邏輯電路。2、對應于圖（a）、（b）所示的各種情況，分別畫出輸出Y的波形?？?組合邏輯電路填空題：1、組合邏輯電路沒有功能。2、數(shù)字電路按照是否有記憶功能通常可分為兩類：、3、優(yōu)先編碼器的編碼輸出為碼，如編碼輸出A2A1A0=011,可知對輸入的進行編碼?？?、對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用電平驅(qū)動的七段顯示譯碼器。5、競爭冒險的判斷方法，選擇題：1、在下列邏輯電路中，不是組合邏輯電路的有（）。A、譯碼器B、編碼器C、全加器D、寄存器口2、以下各電路中，屬于組合邏輯電路的是：（）A、定時器；B、譯碼器；C、寄存器；D、計數(shù)器口3、用口位二進制代碼對2n個信號進行編碼的電路是（）口A、三一十進制編碼器B、三進制譯碼器*二進制編碼器4、若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（）位。A、5、B、6C、10D、505、74LS138譯碼器有（）?？贏、三個輸入端，三個輸出端；8、八個輸入端，八個輸出端；C、三個輸入端，八個輸出端；口、八個輸入端，三個輸出端?？?、八路數(shù)據(jù)分配器，其地址輸入端有（）個。A、1B、2C、3D、47、一個8選1多路選擇器，輸入地址有（）。A、2位B、3位C、4位D、8位口8、一個16選1多路選擇器輸入地址有（）°A、2位B、3位C、4位D、8位口判斷：1、用二進制代碼表示某一信息稱為編碼，反之，把二進制代碼所表示的信息翻譯出來稱為譯碼。（）2、優(yōu)先編碼只對優(yōu)先級別高的信息進行編碼。（）3、優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（）4、編碼與譯碼是互逆的過程。（）5、當輸入9個信號時，需要3位的二進制代碼輸出。（）6、數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）分析電路：1、根據(jù)邏輯圖，寫出邏輯函數(shù),并畫出Y的波形?？?、寫出圖中所示組合電路輸出函數(shù)F的表達式，列出真值表，分析邏輯功能。3、八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示，A2、A1、A0為數(shù)據(jù)輸入端，根據(jù)圖中對D0~D7的設(shè)置，寫出該電路所實現(xiàn)函數(shù)Y的表達式?？?、分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫出其邏輯表達式。設(shè)計電路：1、為提高報警信號的可靠性，在有關(guān)部位安置了3個同類型的危險報警器，只有當3個危險報警器中至少有兩個指示危險時，才實現(xiàn)關(guān)機操作。試畫出具有該功能的邏輯電路。2、設(shè)計一個故障顯示電路，要求：（1）兩臺電機同時工作時F1燈亮；口（2）兩臺電機都有故障時F2燈亮；（3）其中一臺電機有故障時F3燈亮。3、某車間有A、B、C、D四臺發(fā)電機，今要求（1）A必須開機（2）其他三臺電動機中至少有兩臺開機，如不滿足上述要求，則指示燈熄滅。試用與非門完成此電路。4、2.試用74LS138和適當門電路實現(xiàn)邏輯函數(shù)L（A、B、C）=（0、2、3、4、7）5、用3線-8線譯碼器和門電路設(shè)計組合邏輯電路，使Y=BC+AB7、試用8選一數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)Y（A，B，C，D）=Sm（4，5，10，12，13）。5時序邏輯電路填空題：1、組合邏輯電路由各種組成；而時序邏輯電路由和組成，且必不可少，它主要由組成。2、一個觸發(fā)器可以存放位二進制數(shù)。3、觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為，0狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4、觸發(fā)器具有功能，常用來保存信息。5、觸發(fā)器的邏輯功能可以

用、、、來描述。6、觸發(fā)器有個穩(wěn)態(tài)，存儲8位二進制信息要個觸發(fā)器。7、同步RS觸發(fā)器中R、S為電平有效，基本R、S觸發(fā)器中R、S為電平有效。8、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為時序電路和時序電路。9、計數(shù)器按進制不同分為、、10、計數(shù)器按增減趨勢分有、和計數(shù)器。11、寄存器按照功能不同可分為兩類：寄存器和寄存器。12、移位寄存器的移位方式有、和選擇題：1、觸發(fā)器（）A、有兩個穩(wěn)定狀態(tài)B、一個穩(wěn)定狀態(tài)，一個暫穩(wěn)態(tài)C、無穩(wěn)定狀態(tài)口2、D觸發(fā)器的邏輯功能有（）口A、置0、置限置0、置1、保持C、置0、置1、保持、計數(shù)口3、對于D觸發(fā)器，欲使Qn+1=Qn，應使輸入口=（）口A、0B、1C、QD、4、為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應使（）口A、J=D,K=B、K=D,J=C、J=K=DD、J=K=5、下列邏輯電路中為時序邏輯電路的是（）A、變量譯碼器B、加法器C、數(shù)碼寄存器D、數(shù)據(jù)選擇器6、同步時序邏輯電路中，所有觸發(fā)器的時鐘脈沖是（）A、在同一個時鐘脈沖的控制下口B、后一個觸發(fā)器時鐘脈沖是