深圳大學(xué)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)課程名稱(chēng)：數(shù)字電路實(shí)驗(yàn)項(xiàng)目名稱(chēng)：4.6全加器學(xué)院：信息工程學(xué)院專(zhuān)業(yè)：電子信息工程報(bào)告人：學(xué)號(hào)：班級(jí)：指導(dǎo)教師：實(shí)驗(yàn)時(shí)間：實(shí)驗(yàn)報(bào)告提交時(shí)間：2013-11-20一．實(shí)驗(yàn)說(shuō)明：

相加時(shí)不考慮進(jìn)位的二進(jìn)制加法則稱(chēng)為半加，所用的電路叫做半加器。相加時(shí)考慮來(lái)自低位的進(jìn)位的二進(jìn)制加法則稱(chēng)為全加，所用的電路叫做全加器。它有三個(gè)輸入端An、Bn、Cn-1，Cn-1為低位的進(jìn)位輸入端：兩個(gè)輸入端Cn、Fn。兩個(gè)多位數(shù)相加是每一位都是帶進(jìn)位相加的，所以必須用全加器。這時(shí)，只要依次將低一位的進(jìn)位輸出接到高位的進(jìn)位輸入就可構(gòu)成多位加法器了。74LS283是中規(guī)模集成四位二進(jìn)制全加器。圖2.3.174LS283引腳排列圖全加器除完成加法運(yùn)算外，還可用來(lái)產(chǎn)生組合邏輯函數(shù)。若某一邏輯函數(shù)的輸出恰好等于輸入代碼表示的數(shù)值加上另外一個(gè)常數(shù)或有同一組輸入變量組成的代碼時(shí)，則使用全加器往往會(huì)達(dá)到設(shè)計(jì)簡(jiǎn)單的效果。二、實(shí)驗(yàn)設(shè)備：1． RXB-1B數(shù)字電路實(shí)驗(yàn)箱2． 器件：74LS544路2-3-3-2輸入與或非門(mén)74LS2834位二進(jìn)制超前進(jìn)位全加器74LS484線至七段譯碼器/驅(qū)動(dòng)器（BCC輸入，有上拉電阻）共陰極七段顯示數(shù)碼管三、實(shí)驗(yàn)內(nèi)容及過(guò)程：任務(wù)一：74LS283的功能測(cè)試自行設(shè)計(jì)實(shí)驗(yàn)電路和記錄表格。輸入端接數(shù)字電路實(shí)驗(yàn)箱的邏輯開(kāi)關(guān)、輸出端接數(shù)字電路實(shí)驗(yàn)箱的電平指示燈，觀察輸出結(jié)果Fn及進(jìn)位Cn，并記錄下來(lái)。任務(wù)二：用全加器74LS283設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，把四位余3碼用十進(jìn)制數(shù)在LED七段數(shù)碼管上顯示出來(lái)。設(shè)計(jì)方法提示（1）通過(guò)余3碼與8421BCD碼對(duì)應(yīng)關(guān)系（如表4-4所示）找出兩種制之間的關(guān)系，從而得到碼制變換電路。8421BCD碼到七段數(shù)碼管的譯碼及驅(qū)動(dòng)可采用74LS48（2）自行查找集成電路數(shù)據(jù)手冊(cè)。查看74LS48的功能和外引腳排列圖。實(shí)驗(yàn)方法提示按設(shè)計(jì)的電路連線，將余3碼輸入端d3、d2、d1、d0分別接到四個(gè)邏輯開(kāi)關(guān)，按表2.3.1所列出的余3表4-4余3碼與8421BCD十進(jìn)制數(shù)8421碼余3碼000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100四、數(shù)據(jù)處理分析：畫(huà)出任務(wù)二中的實(shí)驗(yàn)電路：思考與討論：實(shí)驗(yàn)中有時(shí)會(huì)發(fā)現(xiàn)部分邏輯輸入指示燈的顏色只是顯示很暗的紅色，導(dǎo)致影響了該電路的邏輯功能，所以經(jīng)過(guò)檢測(cè)，確定為該邏輯輸入為接觸不好導(dǎo)致的，所以更換接口即可解決問(wèn)題，給我們的啟示是要善于發(fā)現(xiàn)，善于去檢測(cè)實(shí)驗(yàn)電路中出現(xiàn)的意外情況，提高解決分析問(wèn)題的能力；五、實(shí)驗(yàn)結(jié)果與討論：本實(shí)驗(yàn)中，測(cè)試了74LS283的邏輯功能，并設(shè)計(jì)了一個(gè)代碼轉(zhuǎn)換電路，把四位余3碼用十進(jìn)制數(shù)在LED七段數(shù)碼管上顯示出來(lái)，基本完成了實(shí)驗(yàn)要求。