電子表設計實驗報告精儀94王譽超2009010592電路原理利用兩個74LS90連接成為一個60進制的計數(shù)器，用1Hz的脈沖作為時鐘源，實現(xiàn)電子表“秒”的功能?！懊搿钡牟糠置扛?0秒產(chǎn)生一個進位信號，作為另一個60進制計數(shù)器的輸入信號，實現(xiàn)“分”的功能。“分”的部分每隔60個進位信號即60分鐘又產(chǎn)生一個進位信號，作為由兩個74LS90組成的24進制計數(shù)器的輸入信號，實現(xiàn)“時”的功能。用數(shù)碼管可顯示出三個計數(shù)器當前的數(shù)值，實現(xiàn)時間的輸出顯示。利用74LS153可以實現(xiàn)選擇進位信號或是校時脈沖作為下一級的輸入信號，實現(xiàn)“校時—正?！蹦Ｊ街g的切換。為了保證校時信號的準確穩(wěn)定，加入了去抖模塊。電路實現(xiàn)60進制計數(shù)器首先將二-五計數(shù)器74LS90連接成為十進制計數(shù)器，即將二進制的輸出QA連接到五進制的輸入CLKB。然后將一個十進制計數(shù)器的輸出端連接到另一個十進制計數(shù)器的輸入端組成一百進制計數(shù)器，前者進行個位的計數(shù)，后者進行十位的計數(shù)。由于要實現(xiàn)在計數(shù)到60時立即歸零，所以將十位計數(shù)到6作為清零信號，即QB、QC同時輸出“1”時清零，使用與門實現(xiàn)。清零信號同時作為進位信號。圖SEQ圖\*ARABIC160進制計數(shù)器24進制計數(shù)器首先將二-五計數(shù)器74LS90連接成為十進制計數(shù)器，即將二進制的輸出QA連接到五進制的輸入CLKB。然后將一個十進制計數(shù)器的輸出端連接到另一個十進制計數(shù)器的輸入端組成一百進制的計數(shù)器，前者進行個位的計數(shù)，后者進行十位的計數(shù)。由于要實現(xiàn)在計數(shù)到24時立即歸零，所以將十位計數(shù)到2且個位計數(shù)到4作為清零信號，即十位的QB和個位的QC同時輸出“1”時清零，同樣使用與門實現(xiàn)。清零信號同時可作為進位信號。圖SEQ圖\*ARABIC224進制計數(shù)器模式選擇使用數(shù)據(jù)選擇器74LS153，將B端置“0”，進位信號接到C0端，校時信號接到C1端，當75LS153的A端輸入為“0”時，Y端輸出為C0，即進位信號，屬于正常模式，此時校時信號對下一級無影響；當A端輸入為“1”時，Y端輸出為C1，即校時信號，屬于校時模式，此時進位信號對下一級無影響。校時模式下，每一個校時脈沖都使相應的分或者時的計數(shù)加1?！胺帧庇嫈?shù)““分”計數(shù)“秒”計數(shù)“時“時”計數(shù)圖SEQ圖\*ARABIC3完整的電子表電路三、去抖模塊的工作原理 下面是去抖模塊的部分代碼。ARCHITECTUREBEHAVIOROFANTI_SHAKEISBEGIN P1:PROCESS(CLK,RESET,INPUT) VARIABLEcnt:integerrange0to2047:=1000; BEGIN if(RESET='0')then cnt:=1000; OUTPUT<='1'; elsif(rising_edge(CLK))thenif(INPUT='0')thencnt:=cnt-1;elsif(INPUT='1')thencnt:=cnt+1;endif;if(cnt>1500)thenOUTPUT<='1';cnt:=1500;elsif(cnt<500)thenOUTPUT<='0';cnt:=500;endif; endif; ENDPROCESSP1;ENDBEHAVIOR; 當按動按鈕時，按鈕的機械動作常伴有抖動的現(xiàn)象，使得在按動的過程（指開始按動到停止不動）中輸出并不是理想的，而是由很多個小脈沖組成的，所以若輸出為單脈沖的情況可能實際上在脈沖開始和結(jié)束的時候是輸出了很多個脈沖。去抖模塊定義了整數(shù)“cnt”，使用“cnt”控制輸出為高電平或是低電平。接入47KHz的脈沖作為時鐘信號，每隔1/47ms進行一次判定（在時鐘信號的上升沿）：若輸入為“0”，則cnt減1；若輸入為“1”，則cnt加1。當cnt>1500時，輸出“1”，同時cnt保持為1500；當cnt<500時，輸出“0”，同時cnt保持為500。所以要實現(xiàn)輸出信號的改變則必須在較長的時間內(nèi)（大于1000個周期）進行判定時輸入保持不變，這樣就不會因為幾次或者十幾個脈沖的出現(xiàn)而使輸出信號發(fā)生