第二章組合邏輯電路77§２—２組合邏輯電路的分析和設(shè)計(jì)§２—１組合邏輯電路基礎(chǔ)知識(shí)§２—３編碼器§２—４譯碼器和顯示器§２—５數(shù)據(jù)選擇器和分配器§２—６加法器§２—７數(shù)值比較器§2—1組合邏輯電路基礎(chǔ)知識(shí)80學(xué)習(xí)目標(biāo)1.了解組合邏輯電路的一般分析方法和設(shè)計(jì)方法。2.了解編碼器、譯碼器典型集成電路的引腳功能和使用方法。3.了解數(shù)碼選擇器、數(shù)據(jù)分配器、加法器的基本工作原理和應(yīng)用。4.掌握半導(dǎo)體七段顯示數(shù)碼管的使用方法。5.能根據(jù)電路圖安裝表決器、數(shù)碼顯示器等組合邏輯電路。81一、什么是組合邏輯電路組合邏輯電路是由各種門電路組合而成，它某一時(shí)刻的輸出直接由該時(shí)刻的輸入狀態(tài)所決定，與電路原來的狀態(tài)無關(guān)，也就是說它沒有記憶功能。圖所示為超市寄存包裝置，存包人只需按一下“存”按鈕，裝置立即輸出一張有條形碼的紙條，取下紙條相應(yīng)箱門打開，便可寄存物品。82超市寄存包裝置二、邏輯函數(shù)及其表示方法組合邏輯電路的功能可用邏輯函數(shù)來描述。對(duì)于某一實(shí)際問題的功能要求，如果以邏輯自變量（原因）作為輸入，以邏輯因變量（結(jié)果）作為輸出，那么當(dāng)輸入變量的取值確定后，輸出量便隨之而定，這種輸出與輸入之間的函數(shù)關(guān)系就稱為邏輯函數(shù)，也稱邏輯表達(dá)式。83下面以圖所示的開關(guān)控制電路為例，說明邏輯函數(shù)的表示方法。84開關(guān)控制電路1.真值表真值表是用表格的形式表述輸入變量所有可能的取值與相應(yīng)輸出變量數(shù)值之間的對(duì)應(yīng)關(guān)系。2.邏輯函數(shù)表達(dá)式把輸出與輸入之間的邏輯關(guān)系用與、或、非等的運(yùn)算組合形式表示出來，得到的就是邏輯表達(dá)式。85開關(guān)控制電路真值表3.邏輯圖把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用相應(yīng)的邏輯門符號(hào)代替，畫出的與邏輯函數(shù)對(duì)應(yīng)的圖形，稱為邏輯電路圖，簡(jiǎn)稱邏輯圖。Y=(A+B)C的邏輯圖，如圖所示。86開關(guān)控制電路的邏輯圖除上述三種表示方法外，邏輯函數(shù)還可用波形圖及卡諾圖表示。波形圖是用信號(hào)電平高低表示輸出信號(hào)按一定規(guī)律變化的圖形，此前在分析基本門電路時(shí)已有所應(yīng)用。卡諾圖也是一種圖形表示方法，常用于邏輯表達(dá)式的化簡(jiǎn)。87三、邏輯表達(dá)式的化簡(jiǎn)同一邏輯關(guān)系往往可以有幾種不同的表達(dá)式，如下面兩個(gè)表達(dá)式：實(shí)際上，這兩個(gè)表達(dá)式的邏輯關(guān)系是完全一樣的，顯然，第二個(gè)表達(dá)式比第一個(gè)要簡(jiǎn)單。邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路也就越簡(jiǎn)單，電路工作也越穩(wěn)定可靠。邏輯表達(dá)式化簡(jiǎn)的方法主要有公式法和卡諾圖法。881.邏輯代數(shù)的基本公式和定律邏輯代數(shù)又稱布爾代數(shù)，是分析邏輯電路的數(shù)學(xué)工具，其基本公式及定律見表。89邏輯代數(shù)基本公式及定律90邏輯代數(shù)基本公式及定律2.邏輯運(yùn)算的基本規(guī)則（1）代入規(guī)則任何一個(gè)含有某變量的等式，如果將式中所有該變量都用另一個(gè)變量或邏輯函數(shù)代替，該等式仍成立。例如

，當(dāng)?shù)仁絻蛇叺腂都用CD代替時(shí)，可得：91（2）反演規(guī)則對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將其中與變或，或變與，0變1，1變0，原變量變反變量，反變量變?cè)兞?，所得到的新函?shù)式即為原函數(shù)時(shí)的反函數(shù)（或稱補(bǔ)函數(shù)），記作

。在使用反演規(guī)則時(shí)需注意以下兩點(diǎn)：1）遵守“先括號(hào)，再算與，最后算或”的運(yùn)算順序。2）不屬于單個(gè)變量上的非號(hào)應(yīng)保留不變。92（3）對(duì)偶規(guī)則對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將其中所有與變或，或變與，0變1,1變0，而變量不變，所得到的新函數(shù)式即為原函數(shù)的對(duì)偶式，記作Y′。在使用對(duì)偶規(guī)則時(shí)，需注意以下兩點(diǎn)：1）進(jìn)行對(duì)偶變換時(shí)，式中的非號(hào)一律不變。2）變換前后的運(yùn)算順序不變。933.邏輯表達(dá)式化簡(jiǎn)舉例常用的邏輯表達(dá)式有多種，例如與或式、與或非式、與非式等，其中較常用的是與或式，即邏輯式中只有與和或兩種關(guān)系。表達(dá)式化簡(jiǎn)的最終目標(biāo)是：表達(dá)式所含乘積項(xiàng)數(shù)最少，且每個(gè)乘積項(xiàng)中所含的變量個(gè)數(shù)最少。94四、邏輯函數(shù)各種表示方式之間的轉(zhuǎn)換邏輯函數(shù)的不同表示方式之間可以相互轉(zhuǎn)換1.由邏輯表達(dá)式列寫真值表將輸入的n個(gè)變量的2n種取值按二進(jìn)制遞增規(guī)律列表，同時(shí)在相應(yīng)位置填入相應(yīng)函數(shù)值，便可得到函數(shù)的真值表。952.由真值表寫出邏輯表達(dá)式以表為例，由真值表寫出邏輯表達(dá)式的步驟如下：（1）找出真值表中所有Y=1的輸入變量組合：共三組。（2）每組輸入變量的組合對(duì)應(yīng)一個(gè)乘積項(xiàng)（與關(guān)系），其中等于1者寫原變量，等于0者寫反變量：（3）將所有乘積項(xiàng)相加（或關(guān)系）即可得到邏輯表達(dá)式：9697真值表3.由邏輯表達(dá)式畫出邏輯圖將邏輯表達(dá)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)表示出來，就可以畫出該邏輯表達(dá)式的邏輯圖。4.由邏輯圖寫出邏輯表達(dá)式從輸入端到輸出端逐級(jí)寫出每個(gè)圖形符號(hào)對(duì)應(yīng)的邏輯式，最后寫出輸出端的邏輯表達(dá)式。98邏輯圖五、卡諾圖化簡(jiǎn)法利用公式化簡(jiǎn)邏輯函數(shù)，不僅要熟悉邏輯代數(shù)的基本定理、常用公式，而且要有一定的技巧，尤其是用公式化簡(jiǎn)的結(jié)果是否為最簡(jiǎn)，往往很難確定。如果利用卡諾圖來化簡(jiǎn)，則可以較方便地得到最簡(jiǎn)的邏輯函數(shù)表達(dá)式。1.卡諾圖的構(gòu)成卡諾圖是將邏輯函數(shù)用方格圖來表示，卡諾圖中每一個(gè)小方格對(duì)應(yīng)邏輯函數(shù)的一個(gè)最小項(xiàng)。所謂最小項(xiàng)是指這樣的乘積項(xiàng)：（1）有n個(gè)變量，則最小項(xiàng)就有n個(gè)因子。（2）各乘積項(xiàng)中，每一個(gè)變量都以原變量或反變量的形式作為一個(gè)因子出現(xiàn)一次，且僅出現(xiàn)一次。99100三變量的最小項(xiàng)及其編號(hào)將n個(gè)變量的邏輯函數(shù)的2n個(gè)最小項(xiàng)用小方格代表并按相鄰規(guī)則排列，所形成的圖形稱為最小項(xiàng)卡諾圖，簡(jiǎn)稱卡諾圖。所謂相鄰規(guī)則就是指相鄰2個(gè)最小項(xiàng)只有1個(gè)變量不同，其他變量都相同。101卡諾圖a)二變量b)三變量c)四變量2.用卡諾圖表示邏輯函數(shù)先將邏輯函數(shù)化為與或表達(dá)式，然后在卡諾圖中把每一個(gè)乘積項(xiàng)所包含的最小項(xiàng)都填上1，其余的填上0（或不填），便可得到該邏輯函數(shù)的卡諾圖。3.用卡諾圖化簡(jiǎn)邏輯函數(shù)在卡諾圖中每?jī)蓚€(gè)相鄰的小方格所代表的最小項(xiàng)只有一個(gè)變量不同，如果這兩個(gè)小方格均填的是1，則可利用這個(gè)特點(diǎn)消去一個(gè)變量。依次類推：4個(gè)標(biāo)有1的相鄰項(xiàng)可合并為一項(xiàng)，消去2個(gè)變量；8個(gè)標(biāo)有1的相鄰項(xiàng)可合并為一項(xiàng)，消去3個(gè)變量。102103鄰最小項(xiàng)合并的方法示例【例2-7】用卡諾圖化簡(jiǎn)邏輯函數(shù)，合并相鄰最小項(xiàng)方法分別如圖2-10所示，試寫出化簡(jiǎn)結(jié)果，并進(jìn)行比較。解：按圖a圈法可以得到邏輯函數(shù)的最簡(jiǎn)表達(dá)式為：按圖b圈法可以得到邏輯函數(shù)的最簡(jiǎn)表達(dá)式為：由此例可以看出，應(yīng)用卡諾圖化簡(jiǎn)時(shí)由于圈法不同，邏輯函數(shù)化簡(jiǎn)的結(jié)果也不是唯一的。104105例2-7卡諾圖a)列圈b)行圈§2—2組合邏輯電路的分析和設(shè)計(jì)106一、組合邏輯電路的分析電桿按其在電力線路中的作用可分為以下六種類型，見表。根據(jù)給定的組合邏輯電路圖，找出其輸出與輸入之間的邏輯關(guān)系，得出邏輯表達(dá)式。若表達(dá)式較復(fù)雜，應(yīng)將其化簡(jiǎn)為最簡(jiǎn)表達(dá)式，以便于判斷電路的邏輯功能，必要時(shí)還可借助真值表或波形圖來判斷電路的邏輯功能。107組合邏輯電路的分析步驟【例2-9】分析圖所示邏輯電路的功能。解：（1）由邏輯圖寫出邏輯表達(dá)式，并化簡(jiǎn)如下：108例2-9邏輯圖（2）列出真值表，見表2-5。（3）確定邏輯功能由邏輯表達(dá)式和真值表可判斷該電路具有異或功能。109例2-9真值表二、組合邏輯電路的設(shè)計(jì)組合邏輯電路設(shè)計(jì)的一般步驟，如圖所示。首先，對(duì)實(shí)際問題進(jìn)行分析，確定提出的問題中什么是輸入變量、什么是輸出變量，并分析它們之間的邏輯關(guān)系，即把一個(gè)實(shí)際問題歸納為邏輯問題。其次，合理地設(shè)置變量，列出真值表，然后由真值表寫出邏輯表達(dá)式，并根據(jù)所使用的邏輯門器件對(duì)表達(dá)式進(jìn)行化簡(jiǎn)或變換。最后，根據(jù)化簡(jiǎn)或變換后的邏輯表達(dá)式畫出邏輯圖。110組合邏輯電路的設(shè)計(jì)步驟【例2-12】交叉路口的信號(hào)燈有紅、黃、綠三色，正常工作時(shí)，應(yīng)該只能有一燈亮，其他情況均屬電路故障，試用與非門組成故障報(bào)警電路。解：設(shè)燈亮用1表示，燈滅用0表示；報(bào)警狀態(tài)用1表示，正常工作用0表示；紅、黃、綠三燈分別用A、B、C表示，電路輸出用Y表示。（1）按題意列出真值表，見表。111例2-12真值表（2）根據(jù)真值表畫出卡諾圖并化簡(jiǎn)，如圖所示，可得邏輯表達(dá)式為：（3）由邏輯表達(dá)式畫出邏輯圖。由于限定電路用與非門組成，邏輯表達(dá)式可變換為：112例2-12卡諾圖由此可畫出邏輯電路圖，如圖所示。113例2-12邏輯圖§2—3

編碼器114編碼是用文字、符號(hào)或數(shù)字表示特定對(duì)象的過程，實(shí)現(xiàn)編碼功能的電路稱為編碼器。例如，計(jì)算機(jī)鍵盤內(nèi)部就是一個(gè)編碼器，當(dāng)按下某個(gè)按鍵時(shí)，就是給編碼器輸入了一個(gè)信號(hào)，編碼器會(huì)將該信號(hào)轉(zhuǎn)換成一串由0、1組成的代碼（鍵位碼）送入計(jì)算機(jī)。115圖所示為某單片機(jī)的矩陣式鍵盤。116單片機(jī)矩陣式鍵盤a)實(shí)物圖b)電路圖又如，銀行的叫號(hào)機(jī)也用到了編碼器，如圖所示。去銀行辦事的人員只要在叫號(hào)機(jī)的觸摸屏上觸摸相應(yīng)位置，叫號(hào)機(jī)立即就能打印出一張辦事排隊(duì)編號(hào)——也就是辦事人員的編碼。1177銀行叫號(hào)機(jī)一、二進(jìn)制編碼器用二進(jìn)制代碼表示某種信號(hào)的電路稱為二進(jìn)制編碼器。1.三位二進(jìn)制編碼器三位二進(jìn)制編碼器有8個(gè)輸入端和3個(gè)輸出端，所以也稱8線—3線編碼器，其編碼表見表，輸入為高電平有效。118119三位二進(jìn)制編碼表由該編碼表（即真值表）寫出各輸出端的邏輯表達(dá)式為：根據(jù)邏輯表達(dá)式可以畫出或門組成的三位二進(jìn)制編碼器，如圖所示。120三位二進(jìn)制編碼器a)簡(jiǎn)化圖b)邏輯圖2.優(yōu)先編碼器上述編碼器每次只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，如同時(shí)有兩個(gè)以上的信號(hào)輸入，編碼器就會(huì)出錯(cuò)。優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的信號(hào)，并對(duì)所有的輸入信號(hào)規(guī)定了優(yōu)先順序，當(dāng)多個(gè)信號(hào)同時(shí)輸入時(shí)，只對(duì)其中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼。121集成8線―3線優(yōu)先編碼器74LS148a)實(shí)物圖b)引腳排列表所示為集成8線―3線優(yōu)先編碼器的真值表。122集成8線—3線優(yōu)先編碼器的真值表在集成8線―3線編碼器中，

為是否允許編碼的使能控制端，或稱選通輸入端，低電平有效，只有當(dāng)

=0時(shí)，才允許對(duì)輸入信號(hào)進(jìn)行編碼；當(dāng)

=1時(shí)，禁止編碼，所有輸出端均被封鎖。

為編碼輸入信號(hào)，低電平有效。

為輸出端，輸出三位二進(jìn)制反碼。YS為選通輸出端，為擴(kuò)展輸出端，當(dāng)

=0時(shí)，只要有編碼信號(hào)，

輸出即為低電平。當(dāng)編碼器輸入信號(hào)數(shù)超過8時(shí)，可用多片74LS148通過級(jí)聯(lián)來擴(kuò)展編碼器的功能。1231243.編碼器的級(jí)聯(lián)圖所示是由兩片74LS148級(jí)聯(lián)而成的16線―4線優(yōu)先編碼器，它可將

分別編碼成1111～0000四位代碼輸出。74LS148（1）為低位片，74LS148（2）為高位片。

優(yōu)先級(jí)別最高，

次之，依次類推，

級(jí)別最低。8線―3線擴(kuò)展為16線―4線優(yōu)先編碼器二、二—十進(jìn)制編碼器將十進(jìn)制數(shù)字0～9編成二進(jìn)制代碼的電路稱為二—十進(jìn)制編碼器，也稱為8421BCD碼編碼器。1258421BCD碼編碼表1268421BCD碼編碼表根據(jù)該編碼表可以讀出邏輯表達(dá)式：根據(jù)上述邏輯表達(dá)式可以直接畫出圖所示的邏輯圖。1278421BCD編碼邏輯電路§2—4

譯碼器和顯示器128將某種輸入代碼轉(zhuǎn)換成相應(yīng)信號(hào)的過程稱為譯碼，能實(shí)現(xiàn)譯碼功能的電路稱為譯碼器，又稱解碼器。譯碼器按照功能不同可分為通用譯碼器和顯示譯碼器。其中，顯示譯碼器按照顯示材料不同又分為熒光、發(fā)光二極管譯碼器和液晶顯示譯碼器；按照顯示內(nèi)容不同又分為文字、數(shù)字和符號(hào)譯碼器。129電子記分牌、列車時(shí)刻表a)記分牌b)列車時(shí)刻表一、二進(jìn)制譯碼器二進(jìn)制譯碼器是將輸入的二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號(hào)的電路。假設(shè)譯碼器有n位輸入代碼，N個(gè)輸出信號(hào)，若N=2n，稱為完全譯碼器；若N<2n，稱為部分譯碼器。13074LS138譯碼器a)實(shí)物圖b)引腳排列它有3個(gè)輸入端，8個(gè)輸出端，所以也稱3線—8線譯碼器，屬于完全譯碼器。其功能表見表。13174LS138譯碼器的功能表A2、A1、A0為三位二進(jìn)制代碼輸入，

為8個(gè)譯碼輸出，低電平有效，即某一輸出信號(hào)為0時(shí)譯碼成功。

為選通控制，當(dāng)

時(shí)，允許譯碼，由輸入代碼A2、A1、A0取值組合使

中的某一位輸出低電平。當(dāng)3個(gè)選通控制信號(hào)中只要有一個(gè)不滿足時(shí)，譯碼器禁止譯碼，輸出皆為無用信號(hào)。132二、二—十進(jìn)制譯碼器將二—十進(jìn)制代碼翻譯成十進(jìn)制數(shù)碼0～9的電路稱為二—十進(jìn)制譯碼器。常用的是8421BCD譯碼器。該譯碼器有4個(gè)輸入端，10個(gè)輸出端，所以也稱4線—10線譯碼器，屬于部分譯碼器。圖所示為8421BCD譯碼器74LS42的實(shí)物圖和引腳排列圖，真值表見表，表中輸出0為有效電平，1為無效電平。1331348421BCD譯碼器74LS42a)實(shí)物圖b)引腳排列1358421BCD譯碼器74LS42真值表三、數(shù)碼顯示器用以顯示數(shù)字和字符的電子器件稱為數(shù)碼顯示器，最常用的為七段數(shù)碼顯示器，如圖所示。它把要顯示的十進(jìn)制數(shù)碼分成七段，因此稱為七段數(shù)碼顯示器，俗稱數(shù)碼管。136七段半導(dǎo)體數(shù)碼顯示器a)筆畫圖b)七段顯示數(shù)值外形相同的數(shù)碼管，由于其內(nèi)部七段發(fā)光二極管的連接方式不同，分共陽極和共陰極兩種接法，如圖所示。137數(shù)碼管的兩種接法a)共陽極b)共陰極有些數(shù)碼管還在右下角增加了一個(gè)小數(shù)點(diǎn)，成為字形的第8段，例如BS202數(shù)碼管，其實(shí)物圖及引腳排列如圖所示。138BS202數(shù)碼管a)實(shí)物圖b)引腳排列四、顯示譯碼器顯示譯碼器的作用是將輸入端的8421二—十進(jìn)制代碼譯成數(shù)碼管的字段信號(hào)，以驅(qū)動(dòng)數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼?，F(xiàn)以CC4511為例說明其應(yīng)用方法。CC4511是高電平輸出的七段顯示譯碼器，驅(qū)動(dòng)共陰極接法的數(shù)碼管。其實(shí)物圖和引腳排列如圖所示。139140CC4511七段顯示譯碼器a)實(shí)物圖b)引腳排列CC4511七段顯示譯碼器的各引腳功能說明如下：A、B、C、D——8421BCD碼輸入端a、b、c、d、e、f、g——譯碼輸出端，高電平有效，用來驅(qū)動(dòng)共陰極VD數(shù)碼管。

——測(cè)試輸入端（俗稱試燈輸入端），

=0時(shí)，譯碼輸出全為1，顯示字形“日”。

——消隱輸入端（俗稱滅燈輸入端），

=0時(shí)，譯碼輸出全為0，無顯示。LE——鎖定端，LE=1時(shí)，譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在LE=0時(shí)的數(shù)值，LE=0時(shí)正常譯碼。141表所列為CC4511七段顯譯碼器的功能表。142CC4511七段顯示譯碼器的功能表143CC4511七段顯示譯碼器的功能表§2—5數(shù)據(jù)選擇器和分配器144大家都了解信件的收發(fā)過程：郵局在把郵件收齊后，會(huì)先按大范圍地址進(jìn)行傳送，然后再由郵遞員按具體地址分送到收信人手中，如圖所示。145郵件的傳送在數(shù)字系統(tǒng)中，信息的收集、傳送和分發(fā)的過程與郵局收送信件有相似之處，為了減少傳輸線，提高傳輸效率，經(jīng)常采用總線技術(shù)，即在同一條傳輸線上對(duì)多路數(shù)據(jù)進(jìn)行接收或傳送，為了實(shí)現(xiàn)這種邏輯功能，就要用到數(shù)據(jù)選擇器和數(shù)據(jù)分配器。其數(shù)據(jù)傳送如圖所示。146數(shù)據(jù)的傳送一、數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路調(diào)制器或多路選擇開關(guān)，其功能是在選擇輸入（又稱地址輸入）信號(hào)的作用下，能從多路輸入數(shù)據(jù)中選擇其中一路并將其傳送至公共輸出端。其功能相當(dāng)于多個(gè)輸入的單刀多擲開關(guān)，如圖所示。數(shù)據(jù)選擇器是目前邏輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，常用的有2選1、4選1、8選1、16選1等。147數(shù)據(jù)選擇器1.4選1數(shù)據(jù)選擇器4選1數(shù)據(jù)選擇器74LS153的實(shí)物圖和引腳排列如圖所示，功能表見表。14874LS1534選1數(shù)據(jù)選擇器a)外形圖b)引腳排列14974LS153數(shù)據(jù)選擇器的功能表（1）當(dāng)使能端

=1時(shí)，禁止選擇，無輸出。（2）當(dāng)使能端

=0時(shí)，正常工作，根據(jù)地址輸入碼A1、A0的狀態(tài)，將相應(yīng)數(shù)據(jù)送到輸出端。2.8選1數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74LS151的實(shí)物圖和引腳排列，如圖所示，功能表見表。15074LS1518選1數(shù)據(jù)選擇器a)外形圖b)引腳排列15174LS151數(shù)據(jù)選擇器的功能表3.數(shù)據(jù)選擇器的擴(kuò)展利用使能端

可以擴(kuò)展數(shù)據(jù)選擇器功能。4.用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)多路數(shù)據(jù)選擇器不僅可以用來作為數(shù)據(jù)傳輸時(shí)的數(shù)據(jù)選擇開關(guān)，而且還可以用來實(shí)現(xiàn)邏輯函數(shù)。152兩片74LS151組成的16選1數(shù)據(jù)選擇器的邏輯圖二、數(shù)據(jù)分配器數(shù)據(jù)分配器又稱多路解調(diào)器或反向多路開關(guān)。其功能與數(shù)據(jù)選擇器相反，它是根據(jù)地址選擇信號(hào)將一路輸入數(shù)據(jù)傳送到多路設(shè)備的某一輸出端，功能相當(dāng)于多個(gè)輸出的單刀多擲開關(guān)，如圖所示。153數(shù)據(jù)分配器示意圖15474LS139譯碼器a)實(shí)物圖b)引腳排列數(shù)據(jù)分配器實(shí)質(zhì)上就是譯碼器，兩者只不過是使用角度不同而已。下面用2線—4線譯碼器74LS139來構(gòu)建一個(gè)雙2線—4線數(shù)據(jù)分配器。74LS139譯碼器實(shí)物圖和引腳排列如圖所示，功能表見表。15574LS139功能表§2—6

加法器156在數(shù)字系統(tǒng)中，除邏輯運(yùn)算外，還經(jīng)常要進(jìn)行二進(jìn)制數(shù)之間的算術(shù)運(yùn)算，二進(jìn)制算術(shù)運(yùn)算中的乘、除和減法運(yùn)算均可利用加法運(yùn)算來實(shí)現(xiàn)。因此，加法器是數(shù)字系統(tǒng)中最基本的運(yùn)算單元。一、半加器一位二進(jìn)制數(shù)的加法運(yùn)算如下：157上列算式為只有兩個(gè)一位二進(jìn)制數(shù)相加而無低位進(jìn)位的加法，稱為“半加”，能夠?qū)崿F(xiàn)半加功能的邏輯電路稱為半加器。半加器的真值表見表。158半加器真值表由半加器真值表可得邏輯表達(dá)式：由邏輯表達(dá)式可以畫出用與非門組成的半加器邏輯圖，如圖a所示，邏輯符號(hào)如圖b所示。159用與非門組成的半加器a)邏輯圖b)邏輯符號(hào)二、全加器在兩個(gè)一位二進(jìn)制數(shù)相加的同時(shí)，還要加上低位送來的進(jìn)位，稱為“全加”，能夠?qū)崿F(xiàn)全加運(yùn)算的邏輯電路稱為全加器。全加器的真值表見表，邏輯符號(hào)見圖所示。160全加器的真值表三、多位加法器兩個(gè)多位二進(jìn)制數(shù)相加時(shí)要考慮進(jìn)位，進(jìn)位的方式有串行進(jìn)位和超前進(jìn)位兩種。1.串行進(jìn)位加法器圖所示為四位串行進(jìn)位加法器邏輯圖。串行進(jìn)位加法器結(jié)構(gòu)簡(jiǎn)單，但進(jìn)位信號(hào)逐次向高位傳送，級(jí)數(shù)越多累加的延遲時(shí)間越長(zhǎng)，所以運(yùn)行速度較慢，為了提高速度，可以采用超前進(jìn)位加法器。161162四個(gè)2位全加