2021.02?電子技術創(chuàng)新實踐?實驗操作手冊樂山師范學院物理與電子工程學院李雪梅1實驗規(guī)那么為了維護正常的實驗教學次序，提高實驗課的教學質量，順利的完成各項實驗任務，確保人身、設備平安，特制定如下實驗規(guī)那么：一、實驗前必須充分預習，完成指定的預習內容，并寫出預習報告，預習要求如下：1、認真閱讀本實驗指導書，分析掌握本次實驗的本原理；2、完成各實驗預習要求中指定的內容；3、熟悉實驗任務。二、實驗時，認真、仔細的寫出源程，進行調試，有問題向指導老師舉手提問；調試成功準備下載時，必須請示指導老師，得到允許方可下載。三、實驗時注意觀察，如發(fā)現(xiàn)有異?，F(xiàn)象〔電腦故障或實驗故障〕，必須及時報告指導老師，嚴禁私自亂動。四、實驗過程中應仔細觀察實驗現(xiàn)象，認真記錄實驗數(shù)據(jù)、波、邏輯關系及其它現(xiàn)象，記錄的原始結果必須經指導教師審閱簽字后，方可離開。五、自覺保持實驗室的肅靜、整潔；實驗結束后，必須清理實驗桌，將實驗設備、工具、導線按規(guī)定放好，并填寫儀器設備使用記錄。六、凡有以下情況之一者，不準做實驗：1、沒有寫預習報告者；2、實驗開始后遲到10分鐘以上者；3、實驗中不遵守實驗室有關規(guī)定，不保護儀器，表現(xiàn)不好而又不服從管理教育者；七、實驗后，必須認真作好實驗報告，下次實驗時交實驗指導老師批閱。沒交實驗報告者，在規(guī)定時間里必須交給實驗指導老師，否那么視為缺做一次實驗。八、一次未做實驗，本實驗課成績視為不及格，原那么上與下一屆學生進行重修。以上實驗規(guī)那么，請同學們自覺遵守，并互相監(jiān)督。2數(shù)字系統(tǒng)實驗室儀器設備操作規(guī)程

1、指導教師或實驗工作人員應密切注視實驗人員的操作行為，如發(fā)現(xiàn)不按操作規(guī)程辦事，或隨意亂動室內的儀器設備，應予以制止；2、進行本實驗的學生，應具備一定的電腦知識，本熟悉windows操作系統(tǒng)的應用；3、實驗前，學生應在實驗教師的指導下，學習實驗軟件QuartusⅡ軟件的本使用方法，了解數(shù)字邏輯實驗的使用方法，并在實驗中逐步熟悉；4、本實驗室的儀器設備較貴重，嚴禁隨意亂動；嚴禁在電腦上私設密碼；實驗時，必須按實驗進程進行；5、實驗中，對于學生使用的各種儀器、儀表及實驗連線，必須經實驗指導教師審查確認后，方可接通電源；通電后，應隨時觀察是否正常工作，如發(fā)現(xiàn)異常情況，應立即切斷電源，并報告指導教師，在故障未排除之前，嚴禁強行通電，否那么后果自負；6、學生在指定桌上實驗，除本桌儀器外，不得擅自取用其它儀器設備；如確需要取用，須經指導教師同意；7、實驗過程中，如發(fā)現(xiàn)損壞儀器設備、儀表工具，或軟件不能正常使用等情況，應立即報告指導教師或實驗工作人員；8、實驗完畢后，實驗人員應清點好實驗所用的一切儀器設備，并經實驗指導教師同意前方可離開；9、違規(guī)操作損壞的設備，除照價賠償外，并給予相應的紀律處分；考核方式和評分方法3本實驗的考核方式為傳統(tǒng)的考核方法，即考試成績加平時成績。其換算方法為：總成績=平時成績60%+期末考試成績40%考試為期末閉卷統(tǒng)考，平時成績?yōu)椋翰僮?0%+報告50%注意：1、缺做一個實驗，綜合成績?yōu)椴患案?，原那么上進行重修；2、實驗前未預習，無預習報告的不準參加本次實驗；3、遲到10分鐘以上不準參加實驗；4、特殊原因缺做實驗的，期末考試之前可進行補做，但必須有系級以上的證明材料；5、平時成績不及格者，總成績視為不及格。4設計流程歸納原理圖輸入設計和文本方式的硬件描述語言設計輸入都能適用。51．實驗電路信號資源符號圖說明結合附圖2-1，以下對實驗電路結構圖中出現(xiàn)的信號資源符號功能作出一些說明：(1〕附圖(a)是16進制7段全譯碼器，它有7位輸出，分別接7段數(shù)碼管的7個顯示輸入端：a、b、c、d、e、f和g；它的輸入端為D、C、B、A，D為最高位，A為最低位。例如，假設所標輸入的口線為PIO19~16，表示PIO19接D、18接C、17接B、16接A。(2〕附圖(b)是上下電平發(fā)生器，每按鍵一次，輸出電平由高到低、或由低到高變化一次，且輸出為高電平時，所按鍵對應的發(fā)光管變亮，反之不亮。(3〕附圖?是16進制碼〔8421碼〕發(fā)生器，由對應的鍵控制輸出4位2進制構成的1位16進制碼，數(shù)的范圍是0000~1111，即^H0至^HF。每按鍵一次，輸出遞增1，輸出進入目標芯片的4位2進制數(shù)將顯示在該鍵對應的數(shù)碼管上。(4〕直接與7段數(shù)碼管相連的連接方式的設置是為了便于對7段顯示譯碼器的設計學習。以圖NO.2為例，如圖所標“PIO46-PIO40接g、f、e、d、c、b、a〞表示PIO46、PIO45..PIO40分別與數(shù)碼管的7段輸入g、f、e、d、c、b、a相接。(5〕附圖(d)是單次脈沖發(fā)生器。每按一次鍵，輸出一個脈沖，與此鍵對應的發(fā)光管也會閃亮一次，時間20ms。〔6〕附圖(e)是琴鍵式信號發(fā)生器，當按下鍵時，輸出為高電平，對應的發(fā)光管發(fā)亮；當松開鍵時，輸出為高電平，此鍵的功能可用于手動控制脈沖的寬度。具有琴鍵式信號發(fā)生器的實驗結構圖是NO.3。8各實驗電路結構圖特點與適用范圍簡述〔1〕結構圖NO.0：目標芯片的PIO19至PIO44共8組4位2進制碼輸出，經外部的7段譯碼器可顯示于實驗系統(tǒng)上的8個數(shù)碼管。鍵1和鍵2可分別輸出2個四位2進制碼。一方面這四位碼輸入目標芯片的PIO11~PIO8和PIO15~PIO12，另一方面，可以觀察發(fā)光管D1至D8來了解輸入的數(shù)值。例如，當鍵1控制輸入PIO11~PIO8的數(shù)為^HA時，那么發(fā)光管D4和D2亮，D3和D1滅。電路的鍵8至鍵3分別控制一個上下電平信號發(fā)生器向目標芯片的PIO7至PIO2輸入高電平或低電平，揚聲器接在“SPEAKER〞上，具體接在哪一引腳要看目標芯片的類型，這需要查第3節(jié)的引腳對照表。如目標芯片為FLEX10K10，那么揚聲器接在“3〞引腳上。目標芯片的時時鐘輸入未在圖上標出，也需查閱第3節(jié)的引腳對照表。例如，目標芯片為XC95108，那么輸入此芯片的時鐘信號有CLOCK0至CLOCK10，共11個可選的輸入端，對應的引腳為65至80。具體的輸入頻率，可參考主板頻率選擇模塊。此電路可用于設計頻率計，周期計，計數(shù)器等等。9(2)結構圖NO.1：適用于作加法器、減法器、比較器或乘法器等。例如，加法器設計，可利用鍵4和鍵3輸入8位加數(shù)；鍵2和鍵1輸入8位被加數(shù)，輸入的加數(shù)和被加數(shù)將顯示于鍵對應的數(shù)碼管4-1，相加的和顯示于數(shù)碼管6和5；可令鍵8控制此加法器的最低位進位。(3)結構圖NO.2：可用于作VGA視頻接口邏輯設計，或使用數(shù)碼管8至數(shù)碼管5共4個數(shù)碼管作7段顯示譯碼方面的實驗；而數(shù)碼管4至數(shù)碼管1，4個數(shù)碼管可作譯碼后顯示，鍵1和鍵2可輸入上下電平。(4)結構圖NO.3：特點是有8個琴鍵式鍵控發(fā)生器，可用于設計八音琴等電路系統(tǒng)。也可以產生時間長度可控的單次脈沖。該電路結構同結構圖NO.0一樣，有8個譯碼輸出顯示的數(shù)碼管，以顯示目標芯片的32位輸出信號，且8個發(fā)光管也能顯示目標器件的8位輸出信號。10(5〕結構圖NO.4：適合于設計移位存放器、環(huán)形計數(shù)器等。電路特點是，當在所設計的邏輯中有串行2進制數(shù)從PIO10輸出時，假設利用鍵7作為串行輸出時鐘信號，那么PIO10的串行輸出數(shù)碼可以在發(fā)光管D8至D1上逐位顯示出來，這能很直觀地看到串出的數(shù)值。(6)結構圖NO.5：此電路結構比較復雜，有較強的功能，主要用于目標器件與外界電路的接口設計實驗。該電路主要含以9大模塊：1．普通內部邏輯設計模塊。在圖的左下角。此模塊與以上幾個電路使用方法相同，例如同結構圖NO.3的唯一區(qū)別是8個鍵控信號不再是琴鍵式電平輸出，而是上下電平方式向目標芯片輸入〔即乒乓開關〕。此電路結構可完成許多常規(guī)的實驗工程。11(7)結構圖NO.6：此電路與NO.2相似，但增加了兩個4位2進制數(shù)發(fā)生器，數(shù)值分別輸入目標芯片的PIO7~PIO4和PIO3~PIO0。例如，當按鍵2時，輸入PIO7~PIO4的數(shù)值將顯示于對應的數(shù)碼管2，以便了解輸入的數(shù)值。(8〕結構圖NO.7：此電路適合于設計時鐘、定時器、秒表等。因為可利用鍵8和鍵5分別控制時鐘的清零和設置時間的使能；利用鍵7、5和1進行時、分、秒的設置。(9〕結構圖NO.8：此電路適用于作并進/串出或串進/并出等工作方式的存放器、序列檢測器、密碼鎖等邏輯設計。它的特點是利用鍵2、鍵1能序置8位2進制數(shù)，而鍵6能發(fā)出串行輸入脈沖，每按鍵一次，即發(fā)一個單脈沖，那么此8位序置數(shù)的高位在前，向PIO10串行輸入一位，同時能從D8至D1的發(fā)光管上看到串形左移的數(shù)據(jù)，十分形象直觀。(10)結構圖NO.9：假設欲驗證交通燈控制等類似的邏輯電路，可選此電路結構。(11)結構圖NO.B：此電路可用于完成掃描顯示控制設計。12實驗電路結構圖NO.113實驗電路結構圖NO.214實驗電路結構圖NO.315實驗電路結構圖NO.416實驗電路結構圖NO.517實驗電路結構圖NO.618實驗電路結構圖NO.719實驗電路結構圖NO.820實驗電路結構圖NO.921222．6實驗信號控制鍵“鍵1〞~“鍵8〞此8個鍵受“多任務重配置〞電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨SW9的模式選擇而變，使用中需參照實驗電路結構圖。2．7實驗信號控制鍵“鍵9〞~“鍵12〞實驗信號控制鍵，此4個鍵不受“多任務重配置〞電路控制，使用方法參考“實驗電路結構NO.5〞。2．8數(shù)碼管1~8/發(fā)光管D1~D8：也受“多任務重配置〞電路控制，它們的連線形式也需參照實驗電路結構圖。2．9“時鐘頻率選擇〞JP1B/JP1C時鐘頻率選擇為時鐘頻率選擇模塊。通過短路帽的不同接插方式，使目標芯片獲得不同的時鐘頻率信號。對于“CLOCK0〞JP1C，同時只能插一個短路帽，以便選擇輸向“CLOCK0〞的一種頻率：信號頻率范圍：1Hz–100MHz〔對GW48-EK系統(tǒng),由于CLOCK0可選的頻率比較多，所以比較適合于目標芯片對信號頻率或周期測量等設計工程的信號輸入端。JP1B分三個頻率源組，即如系統(tǒng)板所示的“高頻組〞、“中頻組〞和“低頻組〞。它們分別對應三組時鐘輸入端。例如，將三個短路帽分別插于JP1B座的2Hz、1024Hz和12MHz；這時，目標芯片CLOCK2、CLOCK5和CLOCK9將獲得上述三個信號頻率。需要特別注意的是，每一組頻率源及其對應時鐘輸入端，分別只能插一個短路帽。也就是說，通過JP1B的頻率選擇，最多只能提供三個時鐘頻率。232．10揚聲器S1目標芯片的聲訊輸出，與目標芯片的“SPEAKER〞端相接。通過此口可以進行奏樂或了解信號的頻率。2．11PS/2接口通過此接口，可以將PC機的鍵盤和/或鼠標與GW48系統(tǒng)的目標芯片相連，從而完成PS/2通信與控制方面的接口實驗。2．12VGA視頻接口通過它可完成目標芯片對VGA顯示器的控制。2．13單片機接口器件它與目標板的連接方式也已標于主系統(tǒng)板上：連接方式可參見“實驗電路結構NO.5〞。2．14RS-232串行通訊接口此接口電路是為單片機與PC機通訊準備的，由此可以使PC機、單片機、FPGA/CPLD三者實現(xiàn)雙向通信。當目標板上FPGA/CPLD器件需要直接與PC機進行串行通訊時，可參見實驗電路結構圖NO.5，將標有“JMCU〞處的兩個插座的短路帽同時向下插，以使單片機的P3.0和P3.1分別與目標芯片的PIO31和PIO30相接。即使RS232的通信接口直接與目標器件FPGA的PIO30/PIO31相接。而當需要使PC機的RS232串行接口與單片機的P3.0和P3.1口相接時，那么應將標有“JMCU〞處的兩個插座的短路帽同時向上插〔平時不用時也應保持這個位置〕。242．15AOUT/JP2D/A轉換利用此電路模塊，可以完成FPGA/CPLD目標芯片與D/A轉換器的接口實驗或相應的開發(fā)。2．16ADC0809/AIN0/AIN1外界模擬信號可以分別通過系統(tǒng)板左下側的兩個輸入端“AIN0〞和“AIN1〞進入A/D轉換器ADC0809的輸入通道IN0和IN1，ADC0809與目標芯片直接相連。通過適當設計，目標芯片可以完成對ADC0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作,并可通過系統(tǒng)板提供的譯碼顯示電路，將測得的結果顯示出來。2．17VR1/AIN1VR1電位器，通過它可以產生0V~+5V幅度可調的電壓。其輸入口是0809的IN1〔與外接口AIN1相連，但當AIN1插入外輸入插頭時，VR1將與IN1自動斷開〕。假設利用VR1產生被測電壓，那么需使0809的第25腳置高電平，即選擇IN1通道，參考“實驗電路結構NO.5〞。252．18AIN0的特殊用法系統(tǒng)板上設置了一個比較器電路，主要以LM311組成。假設與D/A電路相結合，可以將目標器件設計成逐次比較型A/D變換器的控制器件參考“實驗電路結構NO.5〞。2．19系統(tǒng)復位鍵此鍵是系統(tǒng)板上負責監(jiān)控的微處理器的復位控制鍵，同時也與接口單片機AT89C2051的復位端相連。因此，可兼作單片機的復位鍵。2．20跳線座SPS短接“T_F〞可以使用在系統(tǒng)頻率計。頻率輸入端在主板右側標有“頻率計〞處。模式選擇為“A〞。短接“PIO48〞時，信號PIO48可用，如實驗電路結構圖NO.1中的PIO48。2．21目標芯片萬能適配座CO