第一章數(shù)字邏輯概論1.1模擬信號與數(shù)字信號1.2數(shù)制1.3二進制編碼1.4二進制的基本邏輯運算1.5邏輯函數(shù)及其表示方法*1.1模擬信號與數(shù)字信號*模擬信號特點連續(xù)的時間上的連續(xù)任意時刻有一個相對的值幅度上的連續(xù)變量任意時刻可以是在一定范圍內(nèi)的任意值例如，速度、壓力、溫度、聲音、重量、位置、亮度、顏色等常用傳感器轉(zhuǎn)換為模擬電學(xué)量如：電壓、電流、電阻等缺點很難度量容易受噪聲的干擾難以保存，難復(fù)制優(yōu)點：用精確的值表示真實事物真實的世界是模擬的！*數(shù)字信號特點非連續(xù)的（離散的）時間上的離散變量只在某些時刻有定義幅度上的離散變量只能是有限集合的一個值例如，開關(guān)位置，數(shù)字邏輯優(yōu)點更多的靈活性，更快，更精確的計算容易實現(xiàn)存儲設(shè)備受外界干擾小*數(shù)字信號基本概念便于存儲、分析或傳輸信號二值數(shù)字邏輯0與1是與非、真與假、開與關(guān)、低與高等可用電子器件的開關(guān)特性來實現(xiàn)**數(shù)字信號的幾個關(guān)鍵參數(shù)一個理想的周期性數(shù)字信號，可用以下幾個參數(shù)來描繪：Vm——信號幅度T——信號的重復(fù)周期f——脈沖重復(fù)頻率tW——脈沖寬度q——占空比，其定義為：

*三個周期相同（T=20ms），但幅度、脈沖寬度及占空比各不相同的數(shù)字信號*邏輯電平有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0負邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0*幾種常見數(shù)字波形編碼方式NRZ（None-Return-Zero)最常見的編碼方式，常用于比較慢速的設(shè)備。邏輯1用一個高電平表示，邏輯0用一個低電平表示，或者反過來。特點：電平有可能很長一段時間不“歸零”，造成直流電平的漂移，比如一連串很長的1*RZ（Return-Zero）RZ編碼0用低電平表示，1用半個周期的高電平+半個周期的低電平表示（歸零）。RZ嗎可以保證線路上不會出現(xiàn)連續(xù)很長的高電平，但是有可能會出現(xiàn)很長的低電平。*ManchesterEncoding用低電平到高電平的跳變[01]表示”1”，用高電平到低電平的跳變[10]表示“0”。Manchester也叫BiPhase編碼，特點是線路上不會出現(xiàn)連續(xù)的高電平或者連續(xù)的低電平。*三種編碼方式比較*NRZI（Non-Return-Zero-Inverted）數(shù)據(jù)0不改變當(dāng)前電平狀態(tài)。數(shù)據(jù)1改變當(dāng)前電平狀態(tài)，如果當(dāng)前為高電平，則轉(zhuǎn)變?yōu)榈碗娖?；如果?dāng)前為低電平，則轉(zhuǎn)變?yōu)楦唠娖健?非理想脈沖波形上升時間tr和下降時間tf、脈寬tw*時序圖

表示多個數(shù)字信號相互時間關(guān)系的波形圖*模擬量的數(shù)字表示

Sample*數(shù)<---->模轉(zhuǎn)換模擬-數(shù)字轉(zhuǎn)換(A/D)采樣->量化->編碼數(shù)字序列數(shù)字-模擬轉(zhuǎn)換(D/A)模擬低通濾波器近似的模擬信號*模擬（Analog），數(shù)字(Digital)模擬信號數(shù)字信號A/DD/A*數(shù)字VS模擬數(shù)字信號=模擬信號？數(shù)字信號精度超過測試者的最小分辨率時，數(shù)字信號就是模擬信號。Eg.CD數(shù)字信號的頻率高到一定程度時，必須被當(dāng)成模擬信號來看待，已經(jīng)不是單純的0和1*數(shù)字電路的發(fā)展數(shù)字電路的發(fā)展和電子技術(shù)的發(fā)展息息相關(guān)。大致分為電子管時代、半導(dǎo)體分立器件時代和集成電路時代等三個歷史時期。集成電路的發(fā)展速度相當(dāng)快速，從20世紀60年代誕生開始基本上按照摩爾定律每18個月集成度翻一番。*電子管*晶體管

世界上第一個晶體管1947.12.23BellLabsWilliamShockley*集成電路

第一個集成電路

1958，

德州儀器(TI)JackKilby用線連接5個元件*1961，仙童（Fairchild）

第一個單片平面集成電路，set/resetflip-flop，從此集成電路進入實用階段*大規(guī)模集成電路1971，Intel，處理器，40042000，PentiumIV*專用集成電路ASIC

ApplicationSpecificIntegratedCircuit采用全定制或半定制的方法把一個復(fù)雜的數(shù)字系統(tǒng)作在一塊半導(dǎo)體芯片上，由用戶自己設(shè)計，半導(dǎo)體廠家負責(zé)加工ASIC讓用戶自己設(shè)計自己所需功能的集成電路成為可能*可編程邏輯器件PLD（ProgrammableLogicDevice）FPGA（FieldProgrammableGateArray）可編程邏輯器件讓普通的用戶也可以定制屬于自己的數(shù)字邏輯器件*數(shù)字電路設(shè)計方法及其工具的發(fā)展手工——物理層設(shè)計CAD——門級和開關(guān)級EDA——硬件描述語言綜合工具驗證工具布局布線工具*當(dāng)前數(shù)字設(shè)計的趨勢越來越大的設(shè)計越來越短的推向市場時間(TimetoMarket)越來越低的價格大量使用計算機輔助設(shè)計工具多層次的設(shè)計表述大量使用復(fù)用技術(shù)IP(IntellectualProperty)驗證技術(shù)成為關(guān)鍵（60%-80%的時間）*1.2數(shù)制*幾種常用的計數(shù)體制十進制(Decimal)二進制(Binary)十六進制(Hexadecimal)與八進制（Octal）

(an-1an-2…a1a0.a-1a-2…a-m)rN=an-1×rn-1+…+a0×r0+a-1×r-1+…+a-m×r–m

縮寫方式：

*二進制選擇二進制的原因：兩個狀態(tài)的材料最容易獲得基本運算規(guī)則簡單，運算操作方便十－二進制的轉(zhuǎn)換二進制→十進制：每一位二進制數(shù)乘以位權(quán)，然后相加十進制→二進制：整數(shù)部分：除2取余小數(shù)部分：乘2取整*例：將十進制數(shù)23轉(zhuǎn)換成二進制數(shù)。

用“除2取余”法轉(zhuǎn)換:

則（23)D=（10111)B*二進制數(shù)據(jù)的傳輸串行傳輸一根數(shù)據(jù)信號導(dǎo)線和共同接地端，所需設(shè)備簡單傳輸1位數(shù)據(jù)需要1個（或幾個）時鐘周期未來高速數(shù)據(jù)傳輸?shù)内厔莶⑿袀鬏敹喔鶖?shù)據(jù)信號導(dǎo)線和其他部件，設(shè)備復(fù)雜在同樣時鐘下，傳輸速度比串行快幾倍不適合高速遠距離數(shù)據(jù)傳輸*1.3二進制編碼

*二進制編碼數(shù)字信息：數(shù)值和文字符號編碼：建立代碼與十進制數(shù)值、字母、符號的一一對應(yīng)的關(guān)系十進制數(shù)碼的二進制編碼——BCD碼8421BCD碼、2421碼、余3碼……格雷碼ASCII碼*幾種常見的BCD碼

BinaryCodedDecimal*格雷碼（GrayCode）*ASCII編碼

(AmericanStandardCodeforInformationInterchange)世界上使用最廣泛的符號編碼7-bitASCII編碼第8位經(jīng)常用來做擴展例子：Digital的ASCII表示字母 二進制編碼 十六進制編碼

D 1000100 44i 1101001 69g 1100111 67i 1101001 69t 1110100 74a 1100001 61l 1101100 6C*1.4二進制的邏輯運算*

邏輯代數(shù)是按一定的邏輯規(guī)律進行運算的代數(shù)，或者說，是用代數(shù)的形式來研究邏輯問題的一種數(shù)學(xué)工具。

邏輯代數(shù)的基本思想是由英國數(shù)學(xué)家喬治·布爾（GeorgeBoole）于1854年提出的。它是研究開關(guān)理論及分析、設(shè)計數(shù)字電路的數(shù)學(xué)基礎(chǔ)和工具。

“AnInvestigationoftheLawsofThought,onWhichAreFoundedtheMathematicalTheoriesofLogicandProbabilities”

1916-20011815-18641938年，克勞德·仙農(nóng)（ClaudeE·Shannon）將其用于開關(guān)和繼電器的設(shè)計。因此，邏輯代數(shù)又被稱為開關(guān)代數(shù)。

“AMathematicalTheoryofCommunication”，1948邏輯代數(shù)（布爾代數(shù)）*布爾代數(shù)只有0和1兩個值，無中間值，不代表大小基本邏輯運算：與、或、非0和1元素的性質(zhì)

OR AND Complement

a+0=a

a·0=0 =1

a+1=1 a·1=a =0二進制加法運算

0+0=00+1=11+0=11+1=10二進制乘法運算

0

0=00

1=01

0=01

1=1布爾代數(shù)或運算

0+0=00+1=11+0=11+1=1布爾代數(shù)與運算

0

0=00

1=01

0=01

1=1*邏輯函數(shù)的表示方法四種表示方法邏輯真值表（簡稱真值表）用0和1分別代表不同輸入量的狀態(tài)，列表表示輸入與輸出之間關(guān)系的表格邏輯表達式（或稱邏輯函數(shù)式，簡稱邏輯式或函數(shù)式）把邏輯函數(shù)的輸入與輸出的關(guān)系寫成與、或、非等邏輯運算的組合式邏輯圖將邏輯函數(shù)式中各變量之間的與、或、非等關(guān)系用相應(yīng)的邏輯符號表示出來卡諾圖下章講解*與邏輯舉例：設(shè)1表示開關(guān)閉合或燈亮；0表示開關(guān)不閉合或燈不亮，則得真值表：

與運算——只有當(dāng)決定一件事情的幾個條件全部具備之后，這件事情才會發(fā)生。這種因果關(guān)系稱為與邏輯。若用邏輯表達式來描述，則可寫為與運算其它符號：and,&,∧，∩*或運算——當(dāng)決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。這種因果關(guān)系稱為或邏輯。

或邏輯舉例：

若用邏輯表達式來描述，則可寫為：

L＝A+B

或運算其它符號：or,#,∨,∪*非運算非運算——某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時事情才發(fā)生。非邏輯舉例：

若用邏輯表達式來描述，則可寫為：

*其他常用邏輯運算（1）與非：由與運算和非運算組合而成或非：由或運算和非運算組合而成*其他常用邏輯運算（2）異或：當(dāng)兩個變量取值相同時，邏輯函數(shù)值為0；當(dāng)兩個變量取值不同時，邏輯函數(shù)值為1同或：當(dāng)兩個變量取值相同時，邏輯函數(shù)值為1；當(dāng)兩個變量取值不同時，邏輯函數(shù)值為0L=A·B+A·BL=A·B+A·B*國際符號與國標符號的對比*1.5邏輯函數(shù)及其表示方法*怎樣對實際的工程問題進行描述？從工程實際出發(fā)：提出邏輯命題

邏輯語言用真值表描述

真值表導(dǎo)出邏輯函數(shù)

邏輯函數(shù)*樓梯照明控制電路L=AB+AB邏輯命題利用兩個單刀雙擲開關(guān)A,B控制樓梯電燈邏輯變量A,B─“1”：開關(guān)向上；“0”：開關(guān)向下；L─A,B的函數(shù)。開關(guān)A、B均扳向上或均扳向下，燈亮，邏輯1；否則燈不亮，邏輯0；真值表L=A⊙B*邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換真值表→邏輯表達式真值表中每一組使函數(shù)值為1的輸入變量取值都對應(yīng)一個乘積項。在這些乘積項中，若對應(yīng)的變量取值為1，則寫成原變量；若對應(yīng)的變量取值為0，則寫成反變量。將這些乘積項相加，就得到了邏輯表達式稱為：“與─或”表達式，或者為：“積之和”表達式表達式→邏輯圖*邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換將L=0對應(yīng)的輸入變量以邏輯“或”的形式表示用原變量表示變量取值0，反變量表示變量取值1再將所有L=0的邏輯“或”的項進行邏輯“與”，因而有：稱為：“或─與”表達式，或者為：“和之積”表達式*56第二章邏輯代數(shù)2.1邏輯代數(shù)基本規(guī)則2.2邏輯函數(shù)的化簡2.3卡諾圖572.1邏輯代數(shù)基本規(guī)則58邏輯函數(shù)表達式的書寫及基本運算法則先做括號內(nèi)的邏輯運算對某變量取“非”，可以不加括號例如：不必寫成：在表達式中，若即有“與”運算，又有“或”運算，則按先“與”后“或”的原則，省去括號 例如：可寫成：但則不能省括號59邏輯代數(shù)的基本定律和恒等式基本定律——加A+0=AA+1=1A+A=A（重疊律）A+A=1（互補律）基本定律——乘A?0=0A

?1=AA

?A=A（重疊律）A

?A=0（互補律）結(jié)合律(A+B)+C=A+(B+C)(AB)C=A(BC)交換律A+B=B+AAB=BA分配律A(B+C)=AB+ACA+BC=(A+B)(A+C)基本定律——非A=A（還原律）60邏輯代數(shù)的基本定律和恒等式反演律（摩根定律）A?B

?C

?

?

?＝A+B+C+

?

?

?A+B+C+

?

?

?=A

?B

?C

?

?

?吸收率A+AB=AA+AB=A+BA(A+B)=A(A+B)(A+C)=A+BC其他常用恒等式AB+AC+BC=AB+ACAB+AC+BCD=AB+AC（兩乘積項相加時，若一項取反后是另一項的因子，則此因子多余，可消去）（若兩個乘積項中分別包含了A、A兩個因子，而這兩項的其余因子組成第三個乘積項時，則第三個乘積項可消去）邏輯代數(shù)無移項規(guī)則等初等代數(shù)運算規(guī)則！61邏輯代數(shù)基本定律和恒等式的證明真值表例：摩根定律的證明62A+B+C=AB+C=ABCABC=（A+B）C=A+B+C依次類推，可以證明摩根定律對于任意項都成立多項式摩根定律的證明63用其他更基本的定律證明吸收率：A+AB=A(1+B)=A·1＝AA+AB=(A+A)(A+B)——分配率A+BC=(A+B)(A+C) =A+B恒等式：AB+AC+BC=AB+AC+(A+A)BC =AB+AC+ABC+ABC =AB(1+C)+AC(1+B)=AB+AC邏輯代數(shù)基本定律和恒等式的證明64邏輯代數(shù)的基本規(guī)則代入規(guī)則反演規(guī)則對偶規(guī)則65代入規(guī)則在任何一個邏輯等式中，如果將等式兩邊出現(xiàn)的某變量都用一個函數(shù)代替，則等式依然成立多變量摩根定律的證明：A+(B+C)=A·(B+C)=A·B·CA·B·C＝A+(B·C)=A+B+C66反演規(guī)則將邏輯函數(shù)L中的與換成或，或換成與；再將原變量變換為非變量；并將1換成0，0換成1；那么所得的邏輯函數(shù)式就是非函數(shù)L觀察摩根定律A?B

?C

?

?

?＝A+B+C+

?

?

?A+B+C+

?

?

?=A

?B

?C

?

?

?67反演規(guī)則須注意兩點：保持原來的運算順序，即仍需遵守原式“先括號、然后乘、最后加的運算順序。對于反變量以外的非號應(yīng)保留不變，即不屬于單個變量上的反號應(yīng)保留不變。例：求L=AB+CD+0的非函數(shù)L=(A+B)(C+D)·1=(A+B)(C+D)68反演規(guī)則例求L=A+BC+D+E的非函數(shù)LL=A（（B+C）（DE））69反演規(guī)則摩根定律=反演規(guī)則AB=AB的補=A+B70對偶規(guī)則把L中的與換成或，或換成與，1換成0，0換成1，那么就得到L的對偶式L’當(dāng)某個邏輯恒等式成立時，則其對偶式也成立仍需注意保持原式中先與后或的順序可通過證明對偶式相等來證明原式相等，因為有些情況下證明對偶式相等更容易例：A+AB=A+B 對偶式：A(A+B)=AB例：A+BC=(A+B)(A+C)對偶式：A(B+C)=AB+AC71對偶規(guī)則證明對偶規(guī)則設(shè)F,G為兩個邏輯函數(shù)，并有F=G對等式F=G兩邊分別求反，我們有：根據(jù)反演規(guī)則，在和中，原函數(shù)中的原變量已改為反變量，反變量改為了原變量；同時“與”換成了“或”，“或”換成了“與”，1換成了0，0換成了1。利用代入規(guī)則：對，中的新變量再以它們的反變量代入（實際上恢復(fù)原F,G中的變量），得到F’，G’，并且F’=G’72對偶規(guī)則A+AB=A+BA+AB=A+BA+AB=A（AB）=A（A+B）（1）A+B=AB （2）A（A+B）=AB732.2邏輯函數(shù)化簡74邏輯函數(shù)的變換同或門電路：L=AB+ABL=A·AB+B·AB(=AB(A+B)=AB·AB=AB+AB)L=AB+AB75

由以上例子可知，對于一個特定的邏輯問題，其真值表是唯一的，而邏輯表達式可以有多種形式，實現(xiàn)其功能的電路也是多種多樣。

若兩個邏輯函數(shù)相等，F(xiàn)=G。則它們應(yīng)有相同的真值表；反過來，若F和G的真值表相同，則必有F=G。

在相等的意義下，邏輯表達式和實現(xiàn)電路可以是多種多樣，但邏輯功能完全相同。76邏輯函數(shù)的變換一個特定的邏輯問題實現(xiàn)的電路是多樣的可以通過函數(shù)表達式的變換避免使用某種器件而改用其他器件例：某實驗室用兩個燈顯示三臺設(shè)備的故障情況，當(dāng)一臺設(shè)備有故障時黃燈亮；當(dāng)兩臺設(shè)備同時有故障時紅燈亮；當(dāng)三臺設(shè)備同時有故障時黃、紅兩燈都亮。設(shè)設(shè)備有故障為邏輯1，無故障為邏輯0；燈亮為邏輯1，燈滅為邏輯0。設(shè)計該邏輯電路，限用下列器件：2個異或門、3個兩輸入與非門77邏輯函數(shù)的變換74867400L1=黃燈L2=紅燈78邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的表達式不是唯一的，可以有多種形式，并且能互相轉(zhuǎn)換邏輯表達式越簡單，邏輯關(guān)系越明顯，也就可以用越少的電子器件例：L=AB+B+AB——兩個非門，兩個與門，一個三收入或門

=AB+B(1+A)=AB+B=A+B——一個或門L=ABC+BC+ACD=AC+BC79邏輯函數(shù)的形式與－或：L=AC+CD與非－與非：L=AC·CD或－與非：L=(A+C)·(C+D)或非－或：L=A+C+C+D或－與：L=(A+C)(C+D)與非－與：L=A·C·C·D或非－或非：L=(A+C)+(C+D)與－或非：L=AC+CD80邏輯函數(shù)的形式邏輯代數(shù)的基本公式和常用公式多以與-或形式給出，用以化簡與-或函數(shù)比較方便與-或表達式易于從真值表中直接寫出最簡與-或表達式可以方便變換為與非-與非表達式最簡與-或表達式的特點：與項（乘積項）的個數(shù)最少每個乘積項中變量的個數(shù)最少有了最簡與-或表達式后，通過公式變換可得其他形式，但直接將與-或變?yōu)槠渌问綍r，不一定是最簡81邏輯函數(shù)的化簡代數(shù)法化簡運用邏輯代數(shù)的基本定律和恒等式進行化簡并項法吸收法消去法（消因子法）消項法配項法卡諾圖化簡82代數(shù)法化簡邏輯函數(shù)——并項法并項法：利用A+A=1例：L=ABC+ABC=AB(C+C)=ABL=A(BC+BC)+A(BC+BC)=A(BC+BC+BC+BC)=A(B+B)=A83代數(shù)法化簡邏輯函數(shù)－吸收法吸收法：利用吸收率A+AB=A例：L=AB+ABCD(E+F)=ABL=AB+ABC+ABD+AB(C+D)=ABL=A+A·BC·(A+BC+D)+BC =(A+BC)+(A+BC)(A+BC+D)=A+BC84代數(shù)法化簡邏輯函數(shù)－消去法消去法：利用吸收率之A+AB=A+B例：L=AB+AC+BC=AB+(A+B)C=AB+ABC=AB+CL=A+ACD+ABC=A+A(CD+BC)=A+CD+BC85消項法：利用恒等式AB+AC+BC=AB+AC例：L=AC+AB+B+C=AC+AB+BC=AC+BCL=ABCD+AE+BE+CDE=(AB)CD+(A+B)E+CDE=(AB)CD+ABE+(CD)E=ABCD+ABE代數(shù)法化簡邏輯函數(shù)－消項法86代數(shù)法化簡邏輯函數(shù)－配項法配項法：利用A+A=A和A+A=1例：L=AB+AB+BC+BC=AB+AB(C+C)+BC+(A+A)BC=AB+ABC+ABC+BC+ABC+ABC=AB+BC+ACL=ABC+ABC+ABC=(ABC+ABC)+(ABC+ABC)=AB+BC87代數(shù)法化簡邏輯函數(shù)882.3卡諾圖89最小項在n變量邏輯函數(shù)中，若m為包含n個因子的乘積項，n變量均以原變量或反變量形式在m中出現(xiàn)一次，且僅出現(xiàn)一次，則稱m為該組變量的最小項n變量邏輯函數(shù)的最小項共2n個最小項只有一種情況才能使得它的邏輯值為190最小項舉例由A,B,C三個變量組成的最小項有8個：

AB,AC,BC等雖然更簡單，但卻不是最小項，因為不是所有的項都出現(xiàn)了。同樣ABCB，也不是最小項。913變量最小項真值表(P46表2.2.1)92最小項的性質(zhì)對于任意一個最小項，只有一組變量取值使得它的值為1，而在變量取其他各組值時，該最小項的值都是0不同的最小項，使它的值為1的那一組變量取值也不同對于變量的任意組取值，任意兩個最小項的乘積為0對于變量的任一組取值，全體最小項之和為1具有相鄰性的兩個最小項之和可以合并成一項并消去一個因子若兩個最小項僅有一個因子不同，則稱此兩個最小項具有相鄰性：例：93最小項的編號用mi表示最小項，i為最小項編號，用十進制表示使最小項為1的變量取值所代表的十進制數(shù)即為編號i94邏輯函數(shù)的最小項表達式任何一個邏輯函數(shù)表達式都可以轉(zhuǎn)換為一組最小項之和，稱為最小項表達式利用A+A=1的基本運算關(guān)系，將邏輯函數(shù)中的每一項都化成包含所有變量的項 例：

=m7+m6+m3+m1

=m7+m6+m3+m5=∑m（3,5,6,7）

95卡諾圖卡諾（MauriceKarnaugh）：Bell實驗室通訊工程師“TheMapMethodforSynthesisofCombinationalLogicCircuits,”Trans.AIEE.ptI,72(9):593-599,November1953.卡諾圖：

將邏輯函數(shù)的最小項表達式中的各最小項相應(yīng)地填入一個特定的方格圖內(nèi)，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰排列，此方格圖稱為卡諾圖。96二變量卡諾圖兩側(cè)標注的0和1表示使對應(yīng)小格內(nèi)最小項為1的變量取值，即最小項編號97三變量卡諾圖為保證邏輯相鄰的最小項在幾何位置上相鄰，不能按二進制數(shù)順序排列，而是格雷碼順序98四變量卡諾圖其實用0表示反變量，1表示原變量，即可對應(yīng)填入圖中如ABCD對應(yīng)0000，即m0，ABCD對應(yīng)1111，即m1599卡諾圖的特點循環(huán)相鄰性（1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。（2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。100用卡諾圖表示邏輯函數(shù)卡諾圖：將邏輯函數(shù)的最小項表達式中的各最小項相應(yīng)地填入一個特定的方格圖內(nèi)，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰排列，此方格圖稱為卡諾圖邏輯相鄰性：若兩個最小項僅有一個因子不同，則稱此兩個最小項具有相鄰性邏輯相鄰：ABCD與ABCD邏輯不相鄰：ABCD與ABCD幾何位置相鄰：上下左右?guī)缀挝恢孟噜?，以及對邊相?01用卡諾圖表示邏輯函數(shù)把邏輯函數(shù)化為最小項之和的形式，在卡諾圖上與這些最小項對應(yīng)的位置上填1，其余位置填0任何一個邏輯函數(shù)都等于它的卡諾圖中填入1的那些最小項之和例：表達式不是最小項表達式，但是“與—或表達式”，可直接填入102用卡諾圖化簡邏輯函數(shù)卡諾圖的化簡原理最小項的性質(zhì)⑤A+A=A例：ABCD+ABCD=ACDABCD+ABCD=ABDABCD+ABCD+ABCD+ABCD=AB(CD+CD)+AB(CD+CD)=ABC+ABC=ABL=ACD+ABD+AB+BCD103卡諾圖化簡的步驟將邏輯函數(shù)寫成最小式表達式按最小項表達式填卡諾圖合并最小項，即將相鄰的1方格圈成一組，每組含2n個方格，對應(yīng)每個包圍圈寫成一個新的乘積項2個相鄰的最小項結(jié)合，可以消去1個取值不同的變量而合并為l項4個相鄰的最小項結(jié)合，可以消去2個取值不同的變量而合并為l項8個相鄰的最小項結(jié)合，可以消去3個取值不同的變量而合并為l項總之，2n個相鄰的最小項結(jié)合，可以消去n個取值不同的變量而合并為1項，僅含公共因子將所有包圍圈對應(yīng)的乘積項相加函數(shù)式不是最小項表達式，但是“與—或表達式”，步驟①可以省略有時也可由真值表直接填卡諾圖，步驟①②合為一步104用卡諾圖化簡邏輯函數(shù)L=AC+AB+BC105卡諾圖化簡的原則包圍圈內(nèi)的方格數(shù)必定是2n個相鄰方格包括上下底相鄰，左右邊相鄰和四角相鄰?fù)环礁窨梢员徊煌陌鼑χ貜?fù)包圍，但新增包圍圈中一定要有新的方格，否則該包圍圈多余包圍圈內(nèi)的方格數(shù)要盡可能多，包圍圈的數(shù)目要盡可能少106用卡諾圖化簡邏輯函數(shù)107用卡諾圖化簡邏輯函數(shù)與-或表達式：與非-與非表達式：108用卡諾圖化簡邏輯函數(shù)當(dāng)卡諾圖中小方格被1占去了大部分，可以采用包圍0的方法化簡，即求出非函數(shù)L，再對L求非例：或：109卡諾圖的多種拓撲0000010100110101111011000111111111BCDAP53例2.2.4 L=M0+M2+M5+M7+M10+M13+M15化簡后110具有無關(guān)項（任意項和約束項）的卡諾圖化簡111任意項對應(yīng)于變量的某些取值下，函數(shù)值可以是任意的，并不影響電路的功能112任意項例：設(shè)計一個邏輯電路，能夠判斷1位十進制是奇數(shù)還是偶數(shù)，當(dāng)十進制為奇數(shù)時，電路輸出為1，當(dāng)十進制為偶數(shù)時，輸出為0113約束項例：有三個變量A、B、C，它們分別表示一臺電動機的正轉(zhuǎn)、反轉(zhuǎn)和停止命令，A=1表示正轉(zhuǎn)，B=1表示反轉(zhuǎn)，C=1表示停止。因為電動機任何時候只能執(zhí)行其中的一個命令，所以不允許兩個變量同時為1，即A、B、C的取值只能是001、010或100，的一種，通?？蓪懗桑?14無關(guān)項或任意項、約束項任意項：對應(yīng)于變量的某些取值下，函數(shù)值可以是任意的，并不影響電路的功能約束項：輸入變量的取值不是任意的，限制某些輸入變量的取值不能出現(xiàn)，即他們對應(yīng)的最小項恒等于0，這些恒等于0的最小項稱為約束項把約束項和任意項統(tǒng)稱為邏輯函數(shù)式中的無關(guān)項115無關(guān)項在化簡邏輯函數(shù)中的應(yīng)用因為輸入變量使任意項為1時，函數(shù)值是0還是1無所謂，所以可以把任意項寫入邏輯函數(shù)式，也可以不寫同樣，既可把約束項寫進函數(shù)式，也可以把它從函數(shù)式中刪掉，因為A+0＝A無關(guān)項在卡諾圖中對應(yīng)位置既可填1，也可填0。因此在圖中填X，表示1，0均可，究竟為1為0，應(yīng)以得到的相鄰最小項矩形組合最大，而矩形組合數(shù)目最少為原則116任意項在化簡邏輯函數(shù)中的應(yīng)用117約束項在化簡邏輯函數(shù)中的應(yīng)用化簡具有約束的邏輯函數(shù)給定約束條件為：118約束項在化簡邏輯函數(shù)中的應(yīng)用化簡邏輯函數(shù)給定約束條件為：119五變量卡諾圖120邏輯函數(shù)的化簡邏輯變量數(shù)超過5個以上時，卡諾圖法將失去簡單、直觀的優(yōu)點適用于多變量邏輯函數(shù)化簡方法有：奎恩－麥克拉斯基法和增項消項法，也叫列表法?；驹砣匀皇峭ㄟ^合并最小項化簡邏輯函數(shù)。而且列表法有一定的化簡步驟，特別適合于機器運算。已被應(yīng)用于編制數(shù)字電路的計算機輔助分析程序121作業(yè)P652.2.1-2.2.4122第三章邏輯門電路1233.1二極管的開關(guān)特性124獲得高、低電平的基本原理用以實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路通稱為門電路125本征半導(dǎo)體中的自由電子和空穴制造半導(dǎo)體器件的半導(dǎo)體材料的純度要達到99.9999999%，常稱為“九個9”。本征半導(dǎo)體——化學(xué)成分純凈的半導(dǎo)體晶體。126

在本征半導(dǎo)體中摻入三價雜質(zhì)元素，如硼、鎵等?？昭ㄅ鹪庸柙佣鄶?shù)載流子——空穴少數(shù)載流子——自由電子－－－－－－－－－－－－P型半導(dǎo)體受主離子空穴電子空穴對P型半導(dǎo)體127N型半導(dǎo)體多余電子磷原子硅原子多數(shù)載流子——自由電子少數(shù)載流子——空穴++++++++++++N型半導(dǎo)體施主離子自由電子電子空穴對

在本征半導(dǎo)體中摻入五價雜質(zhì)元素，如磷、砷等。128PN結(jié)-++++++++++---------N區(qū)P區(qū)-++++++++++---------N區(qū)P區(qū)平衡狀態(tài)下的PN結(jié)耗盡層內(nèi)電場129PN結(jié)的導(dǎo)電特性-++++++++++---------N區(qū)P區(qū)R+++++++------N區(qū)P區(qū)++--++--R+電流I130

根據(jù)理論推導(dǎo)，PN結(jié)的伏安特性曲線如圖正偏IF（多數(shù)載流子擴散）IR（少數(shù)載流子漂移）反偏反向飽和電流反向擊穿電壓反向擊穿熱擊穿——燒壞PN結(jié)電擊穿——可逆PN結(jié)的伏安特性131二極管的開關(guān)特性開通時間：極短反向恢復(fù)時間Ts為存儲時間，Tt為渡越時間,Ts+Tt為反向恢復(fù)時間132產(chǎn)生反相恢復(fù)過程的原因——電荷存儲效應(yīng)1333.2BJT的特性134BJT的結(jié)構(gòu)NPN型PNP型符號:

三極管的結(jié)構(gòu)特點:（1）發(fā)射區(qū)的摻雜濃度＞＞基區(qū)摻雜濃度。（2）基區(qū)要制造得很薄且濃度很低。--NNP發(fā)射區(qū)集電區(qū)基區(qū)發(fā)射結(jié)集電結(jié)ecb發(fā)射極集電極基極--PPN發(fā)射區(qū)集電區(qū)基區(qū)發(fā)射結(jié)集電結(jié)ecb發(fā)射極集電極基極135BJT的結(jié)構(gòu)136發(fā)射結(jié)正偏，發(fā)射區(qū)的電子向基區(qū)移動形成電流，其中小部分與空穴復(fù)合，形成電流IBN

因為集電結(jié)反偏，收集擴散到集電區(qū)邊緣的電子，形成電流ICN另外，集電結(jié)區(qū)的少數(shù)載流子形成漂移電流ICBOBJT放大的工作原理兩種載流子參與導(dǎo)電——雙極型晶體管137BJT的開關(guān)工作狀態(tài)截止時，發(fā)射結(jié)和集電結(jié)都反偏138NPN飽和時各極電壓iB=VCC/βRC,iC=VCC/RCvCE=VCC-ICSRC=VCES≈0.2~0.3VvBE=0.7VvBC=vBE-vCE=0.4V集電結(jié)和發(fā)射結(jié)均正向偏置+VCCRbRc4KΩ+0.3V—IBIC+0.7V—-0.4V+139NPN型BJT工作狀態(tài)的特點140BJT的開關(guān)時間延遲時間td

勢壘區(qū)變窄，發(fā)射區(qū)電子注入基區(qū)并大部分被集電極收集上升時間tr

ic增大到0.9ICS存儲時間ts

存儲電荷從基區(qū)和集電區(qū)抽出下降時間tf

對應(yīng)于0.9ICS的存儲電荷消散需要的時間可通過改進BJT內(nèi)部構(gòu)造和外電路方法來提高BJT的開關(guān)速度141帶負載電容的BJT反相器1423.3基本邏輯門電路143輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出

與邏輯真值表二極管與門電路144輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸入0111輸出

或邏輯真值表二極管或門電路145三極管非門電路輸入輸出VA（V）VL（V）0V5V5V0VLA01輸入10輸出非邏輯真值表146二極管與門和或門電路的缺點：（1）在多個門串接使用時，會出現(xiàn)低電平偏離標準數(shù)值的情況。（2）負載能力差147解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。1483.4TTL門電路149工作原理：

（1）當(dāng)A、B、C全接為高電平5V時，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：DTL與非門電路150DTL門到TTL門的演進151TTL與非門電路152解決帶負載電容的BJT反相器速度慢的問題153TTL反相器的基本電路154(1)輸入級NPN當(dāng)輸入低電平時，

uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V當(dāng)輸入高電平時，

uI=3.6V，發(fā)射結(jié)受后級電路的影響將反向截止。uB1由后級電路決定。NNP155(2)中間級反相器T2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止156(3)輸出級（推拉式輸出）T3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通157TTL反相器的工作原理vi＝3.6V，高電平VB1=2.1V，T1倒置使用的放大狀態(tài)T1發(fā)射結(jié)反偏T2、T3飽和，輸出0.2VVC2=0.7V+0.2V=0.9V，T4和D截止輸入為高時，輸出為低電平0.9V倒置狀態(tài)3.6V飽和飽和截止截止0.2V158TTL反相器的工作原理vi＝0.2V，低電平T1發(fā)射結(jié)導(dǎo)通，VB1=0.9VT2、T3截止忽略流過RC2的電流，VB4≈VCC=5VT4和D導(dǎo)通

VO≈VCC-VBE4-VD=5V-0.7V-0.7V=3.6V輸入為低時，輸出為高電平飽和0.2V截止截止導(dǎo)通導(dǎo)通0.9V159采用輸入級以提高工作速度輸入由3.6V→0.2VVB1=0.2V+0.7V=0.9VT2、T3的儲存電荷來不及消散，仍是飽和狀態(tài)VC1=0.7V+0.7V=1.4VT1集電結(jié)反向偏置，T1工作在放大區(qū)T2的基極電流為T1的β倍，即βiB1,使T2迅速脫離飽和進入截止?fàn)顟B(tài)T4迅速導(dǎo)通，T3負載小，集電極電流加大，存儲電荷迅速消散，進入截止?fàn)顟B(tài)160采用推拉式輸出級以提高開關(guān)速度和帶負載能力驅(qū)動能力：輸出低電平T3飽和，T4、D截止低輸出阻抗：飽和電阻大電流輸出：IC3輸出高電平T3截止，D導(dǎo)通T4射級跟隨器161采用推拉式輸出級以提高開關(guān)速度和帶負載能力開關(guān)速度輸出低→高

Ib2迅速增大，T2先脫離飽和并截止

VC2>>VC3，T4和D導(dǎo)通，IC4迅速增大，T4飽和，加速對負載電容充電輸出高→低

T3深度飽和，呈現(xiàn)低阻，CL快速放電輸出波形具有快速的前后沿162采用推拉式輸出級以提高開關(guān)速度和帶負載能力163采用推拉式輸出級利于提高開關(guān)速度和負載能力

T3組成射極輸出器，優(yōu)點是既能提高開關(guān)速度，又能提高負載能力。當(dāng)輸入高電平時，T4飽和，uB3=uC2=0.3V+0.7V=1V，T3和D截止，T4的集電極電流可以全部用來驅(qū)動負載。當(dāng)輸入低電平時，T4截止，T3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負載能力很強?？梢?，無論輸入如何，T3和T4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負載能力很強。

164TotemPole圖騰柱165電壓傳輸特性曲線：vo=f（vi）ABCDETTL反相器的電壓傳輸特性166TTL與非門電路

NPN型多發(fā)射極BJT167TTL與非門電路1683.5TTL門電路參數(shù)169電壓傳輸特性曲線：vo=f（vi）ABCDE（1）電壓傳輸特性170（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.2V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。(2)輸入和輸出的高、低電平171（2）輸入和輸出的高、低電平（3）輸入低電平電壓VIL——反相器中是指輸出電壓下降到VOH（min）時對應(yīng)的輸入電壓。即輸入為邏輯“0”的值。如VIL

＝0.4V。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）輸入高電平電壓VIH——反相器中是指輸出電壓下降到VOL（max）時對應(yīng)的輸入電壓。即輸入為邏輯“1”的值。如VIH

＝1.4V.產(chǎn)品規(guī)定VIH（min）=2V。172（2）輸入和輸出的高、低電平（5）閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。 轉(zhuǎn)折區(qū)中點對應(yīng)的輸入電壓稱為閾值電壓或門檻電壓173（3）直流噪聲容限低電平噪聲容限

VNL＝VIL(max)-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限

VNH＝VOH（min）-VIH(min)＝2.4V-2.0V＝0.4VTTL門電路的輸出高低電平不是一個值，而是一個范圍同樣，它的輸入高低電平也有一個范圍，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍稱為輸入端噪聲容限174（4）交流噪聲容限必須有足夠的變化幅度和作用時間才能使輸出狀態(tài)改變?nèi)龢O管的存儲效應(yīng)導(dǎo)致的開關(guān)時間分布電容的充放電過程門電路對窄脈沖的噪聲容限——交流噪聲容限高于直流噪聲容限175(5)扇入(fanin)與扇出(fanout)數(shù)扇入系數(shù)：電路的輸入端個數(shù)扇出系數(shù)：TTL數(shù)字電路輸出驅(qū)動同類門電路的能力176產(chǎn)品規(guī)定IIL＜1.6mA輸入低電平電流IIL——是指當(dāng)門電路的輸入端接低電平時，從門電路輸入端流出的電流，也稱灌電流扇入與扇出數(shù)——灌電流177扇入與扇出數(shù)——拉電流輸入高電平電流IIH——是指當(dāng)門電路的輸入端接高電平時，流入輸入端的電流，也稱拉電流

有兩種情況:①寄生三極管效應(yīng)：IIH=βPIB1，βP為寄生三極管的電流放大系數(shù)。②倒置的放大狀態(tài)：IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA178

當(dāng)負載門的個數(shù)增加，灌電流增大，會使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:NOL稱為輸出低電平時的扇出系數(shù)。扇出能力——灌電流工作當(dāng)驅(qū)動門輸出低電平時，電流從負載門灌入驅(qū)動門179

NOH稱為輸出高電平時的扇出系數(shù)。產(chǎn)品規(guī)定:IOH=0.4mA。由此可得出：

拉電流增大時，RC4上的壓降增大，T4進入飽和狀態(tài)，失去射極跟隨功能，會使輸出高電平隨IOH增大而降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。扇出能力——拉電流工作當(dāng)驅(qū)動門輸出高電平時，電流從驅(qū)動門拉出，流至負載門的輸入端180（6）傳輸延遲時間輸出電壓波形比輸入信號滯后，波形的上升沿和下降沿也將變壞二極管和三極管的狀態(tài)轉(zhuǎn)換需要時間寄生電容的存在把輸出波形電壓由低電平跳變?yōu)楦唠娖綍r的傳輸延遲時間記做tPLH把輸出波形電壓由高電平跳變?yōu)榈碗娖綍r的傳輸延遲時間記做tPHLtPLH和tPHL都是通過實驗方法測定的181（7）功耗靜態(tài)功耗：電路沒有狀態(tài)轉(zhuǎn)換時的功耗空載導(dǎo)通功耗PON：輸出為低電平時空載截止功耗POFF：輸出為高電平時PON>POFF動態(tài)功耗狀態(tài)轉(zhuǎn)換的瞬間，尤其是輸出由低向高轉(zhuǎn)換時，T4的導(dǎo)通先于T3的截止，出現(xiàn)尖峰電流電路中容性負載的存在，由于電容的充放電過程將增加電路的功耗182電容的動態(tài)功耗183電容的動態(tài)功耗(電容消耗部分)Wc電容的儲能，C電容容量，V電容兩端電壓，最終約等于VccA對于交變的方波，則有184電容的動態(tài)功耗（整體功耗）功耗還應(yīng)包括R上的消耗所以整體功耗應(yīng)該為：教材P72公式C=Cpd+ClP=FCV2A由此可以得出，充電過程中電阻上消耗的功率與電容上存儲的功率為1:1185（8）延時-功耗積理想的數(shù)字電路，要求它最好延時很小同時功耗也很小，但實際上這兩者往往呈反比關(guān)系。延時-功耗積定義了一種綜合性指標DPPd為門電路的功耗186作業(yè)P1213.1.13.1.3P1243.2.11873.6TTL電路的拓展188TTL或非門A、B都輸入低電平，T2A和T2B都截止，T3截止，T4導(dǎo)通，輸出為高電平A或B輸入高電平，T2A或T2B飽和，T3飽和，T4截止，輸出為低電平L=A+B189TTL與或非門190在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。線與顧名思義，就是通過直接連線的方式實現(xiàn)與的關(guān)系。

191普通的TTL門

電路不能進行線與192

另外，普通的TTL電路輸出的高電平固定，無法滿足對不同輸出高低電平的需要。為此，專門生產(chǎn)了一種可以進行線與的門電路——集電極開路門。193OC（OpenCollect）

集電極開路門電路194集電極開路門195OC門的應(yīng)用（1）線與“線與”196OC門的應(yīng)用（2）電平轉(zhuǎn)化如圖示，可使輸出的低電平仍然為0.3V;輸出高電平變?yōu)?0V;197

輸出低電平最差情況時，一個TTL門電路輸出為低，其它為高，所有灌入電流進入一個TTL門電路。此時必須保證IOL<IOLmax，即：保證輸出電壓小于VOL（max）。RP不能太小。

外接上拉電阻RP的選擇

電容的影響

PN結(jié)電容，負載電容和離散電容的存在，RP過大會使RC時間常數(shù)增大，開關(guān)速度變慢。所以，希望選取較小的RP。

兩者矛盾

輸出高電平最差情況時，所有TTL門電路輸出為高，所有拉電流流經(jīng)RP，使RP壓降太大，有可能不能保證輸出電壓高于VOH（mim）。所以，RP不能太大。198當(dāng)輸出低電平時：

由：得：RP不能太小。RP為最小值時要保證輸出電壓為VOL（max）。OC門進行線與時，外接上拉電阻RP的選擇199當(dāng)輸出高電平時：

RP不能太大，RP為最大值時要保證輸出電壓為VOH（min）

RP太大也會因分布電容的存在而影響OC門的開關(guān)速度得：VCC-VOH（min）=IIHRP（max）

由：OC門進行線與時，外接上拉電阻RP的選擇所以：RP（min）＜RP＜RP（max）200三態(tài)門（TriStateLogicTSL）什么叫三態(tài)門：一個電路的輸出不僅有高電平和低電平，而且還有個高阻狀態(tài)與外界隔離開。所謂高阻態(tài)是指此時的電路開起來像個阻值很高的電阻，既不輸出電流也不流入電流，對外界產(chǎn)生的影響很小。OC門，就是一種三態(tài)門，當(dāng)它輸出為高時，就是高阻態(tài)。但是OC門必須有上拉電阻存在，而且上拉電阻不能太小，否則負載能力太差，這樣就限制了OC門的開關(guān)速度201三態(tài)門工作原理CS=1時T5倒置放大狀態(tài)T6飽和、T7截止其余與一般與非門相同CS=0時T5飽和、T6截止、T7導(dǎo)通T4截止T2和T3截止輸出L與上下均高阻，相當(dāng)于斷開，既非高電平，亦非低電平：三態(tài)●202三態(tài)門在計算機總線結(jié)構(gòu)中有著廣泛的應(yīng)用（a）組成單向總線——實現(xiàn)信號的分時單向傳送。（b）組成雙向總線，實現(xiàn)信號的分時雙向傳送。三態(tài)門的應(yīng)用203肖特基勢壘二極管金屬材料可選鋁、金、鉬、鎳和鈦等，半導(dǎo)體常為硅（Si）或砷化鎵（GaAs）電子比空穴遷移率大，為獲得良好的頻率特性，故選用N型半導(dǎo)體材料為基片在金屬內(nèi)部和半導(dǎo)體導(dǎo)帶相對應(yīng)的分能級，電子密度小于半導(dǎo)體導(dǎo)帶的電子密度擴散電流與漂移電流達到動態(tài)平衡，在金屬與半導(dǎo)體之間形成一個接觸勢壘，即肖特基勢壘主要優(yōu)點：由于肖特基勢壘高度低于PN結(jié)勢壘高度，故其正向?qū)ㄩT限電壓和正向壓降都比PN結(jié)二極管低（約低0.2V）由于SBD是一種多數(shù)載流子導(dǎo)電器件，不存在少數(shù)載流子壽命和反向恢復(fù)問題。SBD的反向恢復(fù)時間只是肖特基勢壘電容的充、放電時間，完全不同于PN結(jié)二極管的反向恢復(fù)時間，開關(guān)速度非?？?，開關(guān)損耗也特別小204改進型TTL門電路——抗飽和TTL電路肖特基勢壘二極管（SBD）：金屬和半導(dǎo)體接觸組成單向?qū)щ娦詫?dǎo)通閾值比較低，約為0.4～0.5V導(dǎo)電機構(gòu)是多數(shù)載流子，電荷存儲效應(yīng)小，開關(guān)速度快抗飽和三極管：BJT的基極和集電極并聯(lián)SBD，制造工藝和普通TTL相容，無需增加工藝步驟SBD先于集電結(jié)導(dǎo)通，鉗制集電結(jié)正向壓降為0.4V左右分流BJT基極電流205肖特基TTL電路74S系列的幾點改進：采用抗飽和三極管電阻值減小一半左右輸出級采用了達林頓復(fù)合管結(jié)構(gòu)輸入端加了保護二極管將Re2用“有源下拉電路”代替肖特基TTL電路的缺點：減小電阻功耗加大T3導(dǎo)通時脫離深度飽和狀態(tài)，導(dǎo)致輸出低電平升高為0.5V左右206TTL集成邏輯門電路系列簡介74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件74L系列——為低功耗TTL系列，LowPowerTTL，簡稱LTTL系列74H系列——為高速TTL系列，HighSpeedTTL，簡稱：HTTL系列74S系列——為肖特基TTL系列，進一步提高了速度，SchottkyTTL，簡稱STTL系列74LS系列——為低功耗肖特基系列，LowPowerSchottkyTTL，簡稱LSTTL系列74AS系列——為先進肖特基系列，AdvancedSchottkyTTL，簡稱ASTTL系列74ALS系列——為先進低功耗肖特基系列，AdvancedLowPowerSchottkyTTL，簡稱ALSTTL系列74F系列——為仙童公司的快速系列，F(xiàn)astTTL，簡稱FTTL系列2073.7ECL電路208射級耦合邏輯門電路

射極耦合邏輯（Emittercoupledlogic，簡稱：

ECL）電路是一種非飽和型的數(shù)字邏輯集成電路。與TTL電路不同,ECL電路內(nèi)部的晶體管工作在線形區(qū)或截止區(qū),從而從根本上消除了限制速度提高的少數(shù)載流子的“存儲時間”。因此,ECL電路是現(xiàn)有各種實用數(shù)字邏輯集成電路中速度最快的一種,也是目前唯一能夠提供亞納秒開關(guān)時間的實用數(shù)字邏輯電路。

1962～1977年:MECL系列：8ns門延遲，30MHz翻轉(zhuǎn)頻率

1966～1979年:MECLII系列：4ns門延遲，70MHz翻轉(zhuǎn)頻率 →120MHz，180MHz，2ns門延遲和上升下降沿

1968年:MECLIII系列：1ns門延遲，1ns上升下降沿，500MHz 翻轉(zhuǎn)頻率

1971年:MECL10K系列：2ns門延遲，3.5ns邊沿時間

1981年:MECL10KH系列：1ns門延遲，邊沿時間1.8ns

1991年:ECLinPS系列ECL電路是美國Motorola（OnSemiconductor）公司在1962年推出的。三十年來先后推出了六代ECL產(chǎn)品：209ECL門的基本結(jié)構(gòu)210ECL門的基本原理

VA=VB=0.5V（低電平）T3導(dǎo)通，VE=VREF-VBE3=0.3VT1、T2截止IE=[VE-(-VEE)]/Re≈10mAVC3=VCC-IERC3=6V-10mA×0.1kΩ=5V（低電平）VC1=VCC=6V（高電平）

VA(或VB)=1.5V（高電平）T1導(dǎo)通，VE=VREF-VBE1=0.8VT3截止IE=[VE-(-VEE)]/Re＝10.6mAVC1=VCC-IERC1=6V-10.6mA×0.1kΩ≈5V（低電平）VC3=VCC=6V（高電平）211實際ECL電路結(jié)構(gòu)ECL10K數(shù)字邏輯電路原理圖

三部分組成：

輸入級

中間級

輸出級Q8Q7Q6RC2RC1RERpRpRpD1D2R2R1R3電路符號212差分輸入級Q8Q7Q6RC2RC1RERpRpRpD1D2R2R1R3

晶體管Q1～Q4，固定偏壓晶體管Q5，電阻RE、RC1和RC2，輸入下拉電阻RP等組成

Q1～Q4和的Q5發(fā)射極連接在一起，通過耦合電阻構(gòu)成輸入差分放大器，RC1和RC2分別是Q1～Q4和Q5的集電極負載

RE

>>RC1、RC2，具有很強的負反饋，不僅使ECL電路的輸入阻抗很高，而且能使晶體管可靠地工作在線性放大區(qū)，以獲得穩(wěn)定的性能

下拉電阻RP的作用是給輸入端所接晶體管的基極漏電流提供一條電流通路,使不用的輸入晶體管完全截止輸入級：多輸入差分放大器213中間級

晶體管Q6、二極管D1、D2和電阻R1、R2和R3組成，其功能是為輸入差分放大器提供一個固定的參考電壓，其數(shù)值被調(diào)整為ECL信號邏輯電壓擺幅的中間值(-1.29V)

二極管D1、D2對Q6管起溫度補償作用：由于它們具有相同的結(jié)溫度特征，當(dāng)溫度上升時Q6的Vbe減小，使VBB上升，但D1、D2的正向壓降Vb也隨之下降，因而補償了由于Q6的Vbe減小而引起的參考電壓VBB的上升

適度跟蹤電源電壓的變化，使其不至于因電源變化而顯著影響電路的特性Q8Q7Q6RC2RC1RERpRpRpD1D2R2R1R3中間級：溫度-補償偏置網(wǎng)絡(luò)R3=970,R2=4.98KI=(Vee-Vd*2)/(R3+R2)=0.00064mAVQ6B=-R3*I=-0.62VVQ5B=-0.62-0.7=-1.3V214輸出電路是由Q7、Q8晶體管組成的兩個射極跟隨器電路兩個作用:

將差分放大器的輸出電平經(jīng)電平偏移后變?yōu)镋CL電路的標準輸出電平，使其與被驅(qū)動的下一級電路的輸入電平相匹配

隔離差分放大器集電極結(jié)點與負載電容，提供電流放大和低輸出阻抗，形成很強的輸出驅(qū)動能力輸出級Q8Q7Q6RC2RC1RERpRpRpD1D2RpR2R1R3輸出級：互補射級跟隨器215

所有輸入電平均為邏輯“0”

Q1Q4均截止，Q5導(dǎo)通。

電阻RC2上壓降：VC2=IE·

RC2=0.98V

輸出：ECL電路的邏輯電平:“0”：低電平=-1.75V“1”：高電平=-0.9V

?V≈0.8V邏輯“1”邏輯“0”電路工作原理ECL10K數(shù)字邏輯電路原理圖Q8Q7Q6RC2RC1RERpRpRpD1D2RC2=245

RE=779

E216

由于該VIN>VBB，則該晶體管導(dǎo)通，VE跟隨該VIN上升，使得Q5截止

電阻RC1上壓降：

VRc1=IE·RC1=0.98V

輸出：

至少有一個輸入處于高電平，即邏輯“1”ECL10K數(shù)字邏輯電路原理圖Q8Q7Q6RC2RC1RERpRpRpD1D2RC1=220

RE=779

Rp邏輯“1”邏輯“0”電路工作原理217

當(dāng)ECL電路輸入為不同的邏輯電平時，電路工作狀態(tài)不斷改變，驅(qū)使電流時而從晶體管Q1～Q4流過，時而從晶體管Q5流過，就象開關(guān)切換一樣，因而人們把這種差分開關(guān)電路叫做電流型開關(guān)邏輯，也常叫做電流開關(guān)對ECL10K數(shù)字邏輯電路原理圖Q8Q7Q6RC2RC1RERpRpRpD1D2Rp電流型開關(guān)邏輯CMLCurrentModeLogic，電流開關(guān)型電路218

兩條電壓傳輸特性曲線,一條對應(yīng)于“或”輸出與輸入之間的電壓關(guān)系，一條對應(yīng)于“或非”輸出與輸入之間的電壓關(guān)系。ECL傳輸特性曲線219

相對噪聲容限：

絕對噪聲容限：TTL:12.5%噪聲容限（NoiseMargin)220OpenEmitter，簡稱：OE?！盎颉焙汀盎蚍恰遍T的輸出都是射極跟隨器。同普通射極跟隨器不同的是,其輸出均為開路輸出，這非常類似于TTL電路中的OC門電路。

構(gòu)成“線或”電路，類似于TTLOC門組成“線與”功能。采用“線與”、“線或”結(jié)構(gòu)的主要優(yōu)點是可以減少門電路數(shù),邏輯級數(shù),從而在完成相同邏輯功能的情況下可以節(jié)省功耗并減少門延遲,從而保證系統(tǒng)的高速特性。下拉電阻RL

必須要有，一般通過510歐的電阻接到VEEECL電路的OE輸出結(jié)構(gòu)“線或”電路發(fā)射極開路（OE）輸出221OpenEmitter，簡稱：OE?！盎颉焙汀盎蚍恰遍T的輸出都是射極跟隨器。同普通射極跟隨器不同的是,其輸出均為開路輸出。這非常類似于TTL電路中的OC門電路。

不用的輸入端

單端輸入：直接懸空（邏輯“0”）差分輸入：一端接VBB,一端接高（或低）電平

不可直接接地電平或電源電平

不用的輸出端互補輸出中的一端不用，最好用下拉電阻不用的門電路，其兩個輸出均可懸空，以節(jié)省功耗不用的輸入、輸出端222

1.

高速電路.ECL電路的高速特性來自于它的電路結(jié)構(gòu),其工作原理與TTL型數(shù)字集成電路有著根本的不同。

非飽和型邏輯電路,

邏輯電壓擺幅小(800mv)2.

互補輸出3.

噪聲低

恒定的“開關(guān)電流”，大大減少了系統(tǒng)內(nèi)部電源和地線回路上的“開關(guān)噪聲”；

電壓擺幅小，高、低電平的切換不會產(chǎn)生大的噪聲，信號間的串?dāng)_也將減?。?/p>

ECL電路中采用分開的Ｖcc電源線。4.

優(yōu)良的輸入輸出特性

差分輸入，抗干擾能力強，高輸入阻抗；

低輸出阻抗（7

）

5.“線或”功能6.

高功耗

ECL電路的特點223PECL采用正電源供電的ECL所謂PECL（PositiveECL）是指將ECL的VEE接地，而將原來的接地端接+5V。相當(dāng)于整體電路的工作電平提高5V。這時原來的高低電平也同時提高5V：“1”=-0.9+5=4.1V,“0”=-1.8+5=3.2V絕大部分ECL芯片可以通過直接采用+5V電源供電的方式變成PECL電路。224ECLvsPECL思考：既然ECL電路可以通過加正電壓的方式變成PECL電路，為什么還要有ECL的存在？225穩(wěn)定的參考電平ECL的輸出以VCC為參考電平。穩(wěn)定的VCC會使ECL的輸出電平穩(wěn)定在VCC-0.7和VCC-1.7。系統(tǒng)的供電電壓會隨著系統(tǒng)負載的變化而變化，反之地平面相對要穩(wěn)定地多，所以ECL采用了地平面為參考電平。Q8Q7Q6RC2RC1RERpRpRpD1D2RpR2R1R3226作業(yè)P1243.2.23.2.33.3.12273.8