PAGE第6頁(yè)共6頁(yè)西安電子科技大學(xué)考試時(shí)間120分鐘《半導(dǎo)體物理2》試題題號(hào)一二三四五六七八九十總分分?jǐn)?shù)考試形式：閉卷；考試日期：年月日本試卷共二大題，滿分100分。班級(jí)學(xué)號(hào)姓名任課教師問(wèn)答題（80分）1.什么是N型半導(dǎo)體？什么是P型半導(dǎo)體？如何獲得？答：①依靠導(dǎo)帶電子導(dǎo)電的半導(dǎo)體叫N型半導(dǎo)體，主要通過(guò)摻諸如P、Sb等施主雜質(zhì)獲得；②依靠?jī)r(jià)帶空穴導(dǎo)電的半導(dǎo)體叫P型半導(dǎo)體，主要通過(guò)摻諸如B、In等受主雜質(zhì)獲得；③摻雜方式主要有擴(kuò)散和離子注入兩種；經(jīng)雜質(zhì)補(bǔ)償半導(dǎo)體的導(dǎo)電類型取決于其摻雜濃度高者。2.簡(jiǎn)述晶體管的直流工作原理（以NPN晶體管為例）答：根據(jù)晶體管的兩個(gè)PN結(jié)的偏置情況晶體管可工作在正向放大、飽和、截止和反向放大模式。實(shí)際運(yùn)用中主要是正向放大模式，此時(shí)發(fā)射結(jié)正偏，集電結(jié)反偏，以NPN晶體管為例說(shuō)明載流子運(yùn)動(dòng)過(guò)程；①射區(qū)向基區(qū)注入電子；正偏的發(fā)射結(jié)上以多子擴(kuò)散為主，發(fā)射區(qū)向基區(qū)注入電子，基區(qū)向發(fā)射區(qū)注入空穴，電子流遠(yuǎn)大于空穴流；②基區(qū)中自由電子邊擴(kuò)散邊復(fù)合。電子注入基區(qū)后成為非平衡少子，故存在載流子復(fù)合，但因基區(qū)很薄且不是重?fù)诫s，所以大部分電子能到達(dá)集電結(jié)邊緣；③集電區(qū)收集自由電子：由于集電結(jié)反偏，從而將基區(qū)擴(kuò)散來(lái)的電子掃入集電區(qū)形成電子電流，另外還存在反向飽和電流，主要由集電區(qū)空穴組成，但很小，可以忽略。簡(jiǎn)述MOS場(chǎng)效應(yīng)管的工作特性（以N溝增強(qiáng)型MOS為例）答：把MOS管的源漏和襯底接地，在柵極上加一足夠高的正電壓，從靜電學(xué)的觀點(diǎn)來(lái)看，這一正的柵極電壓將要排斥柵下的P型襯底中的可動(dòng)的空穴電荷而吸引電子。電子在表面聚集到一定濃度時(shí)，柵下的P型層將變成N型層，即呈現(xiàn)反型。N反型層與源漏兩端的N型擴(kuò)散層連通，就形成以電子為載流子的導(dǎo)電溝道。如果漏源之間有電位差，將有電流流過(guò)。而且外加在柵極上的正電壓越高，溝道區(qū)的電子濃度也越高，導(dǎo)電情況也越好。如果加在柵極上的正電壓比較小，不足以引起溝道區(qū)反型，則器件仍處在不導(dǎo)通狀態(tài)。引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓，稱為閥值電壓。4.畫出MOS場(chǎng)效應(yīng)管的工作曲線，并用文字說(shuō)明各區(qū)域（以N溝增強(qiáng)型MOS為例）截止區(qū)：VGS小于等于零，此時(shí)源漏之間的電流近似為零。線性區(qū)：VGS取一定的正電壓，形成導(dǎo)電溝道。此時(shí)IDS與VDS成正比，對(duì)應(yīng)曲線OA范圍，即線性區(qū)。過(guò)渡區(qū)：VDS增大到一定程度時(shí)，溝道變窄，溝道電阻增大，IDS隨VDS增加趨勢(shì)變緩，對(duì)應(yīng)曲線BC范圍。飽和區(qū)：VDS繼續(xù)增大到一定值使溝道夾斷，此時(shí)VDS繼續(xù)增大IDS基本保持不變，即達(dá)到飽和。擊穿區(qū)：如果VDS再繼續(xù)增加，使漏端PN結(jié)反偏電壓過(guò)大，導(dǎo)致PN結(jié)擊穿，使MOS晶體管進(jìn)入擊穿區(qū)。5.晶體管的基極寬度會(huì)影響那些參數(shù)？為什么？答：①影響電流增益，定性分析Wb越小，基區(qū)輸運(yùn)系數(shù)越大，從而電流增益越大；②影響基區(qū)穿通電壓，Wb越小，越容易發(fā)生基區(qū)穿通現(xiàn)象；③影響特征頻率fT，Wb越小，基區(qū)渡越時(shí)間越小，從而可提高特征頻率；④影響基區(qū)串聯(lián)電阻Rb，Wb越小，基區(qū)串聯(lián)電阻Rb越大，另外寬基區(qū)晶體管不易引起電流集邊效應(yīng)。6.雙極IC和MOSIC的隔離有何不同？答：①雙極IC隔離：a.PN結(jié)隔離，分為標(biāo)準(zhǔn)PN結(jié)隔離，PN結(jié)對(duì)通隔離和集電極擴(kuò)散隔離；b.介質(zhì)-PN結(jié)混合隔離，主要是等平面氧化隔離；c.介質(zhì)隔離，有標(biāo)準(zhǔn)SiO2-多晶硅介質(zhì)隔離和正溝槽介質(zhì)隔離；②MOSIC隔離：a.自隔離，由于MOS源漏與襯底導(dǎo)電類型不同，所以本身就是被PN結(jié)隔離；b.由于標(biāo)準(zhǔn)場(chǎng)氧化隔離容易使寄生場(chǎng)效應(yīng)晶體管開啟，所以通常采用局部氧化工藝（LOCOS），有兩種改進(jìn)工藝:側(cè)墻掩蔽的隔離工藝和淺槽隔離。7.PN結(jié)的寄生電容有幾種，形成機(jī)理，對(duì)PN結(jié)的工作特性及使用的影響？答：有兩種①勢(shì)壘電容：隨著PN結(jié)外加電壓的變化，勢(shì)壘區(qū)得寬度會(huì)發(fā)生變化，從而出現(xiàn)了載流子電荷在勢(shì)壘區(qū)的存入和取出，相當(dāng)于一個(gè)電容的充放電；②擴(kuò)散電容：PN結(jié)兩側(cè)的擴(kuò)散區(qū)中，由于電中性要求，其中存儲(chǔ)的正負(fù)電荷的數(shù)量會(huì)隨外加電壓發(fā)生變化，相當(dāng)于一種電容效應(yīng)，稱之為擴(kuò)散電容。一般情況下，PN結(jié)電容等于兩者之和，正偏時(shí)擴(kuò)散電容為主，反偏時(shí)勢(shì)壘電容為主。PN結(jié)電容會(huì)影響其高頻特性（fT）、開關(guān)（速度）特性。畫出集成雙極晶體管和集成MOSFET的縱向剖面圖以P-type為例，畫出雙阱CMOS縱向結(jié)構(gòu)圖，要求基本文字說(shuō)明寫出閾值電壓（VT）的計(jì)算公式，并從摻雜濃度和氧化層電荷兩方面，說(shuō)明閾值電壓（VT）影響因素?fù)诫s濃度越高，所能提供的耗盡空間電荷越多，越難形成耗盡狀態(tài)，對(duì)p型襯底反型而言即能帶越難向下彎曲形成反型電子，故所需要的閾值電壓要更正；對(duì)n型襯底而言即能帶越難向上彎曲形成反型空穴，故所需閾值電壓要更負(fù)。氧化層電荷越多，能帶更容易向下彎曲，對(duì)p型襯底而言有時(shí)過(guò)多的氧化層電荷直接造成未加?xùn)艍壕陀蟹葱碗娮?，即耗盡型，所以需要負(fù)的柵壓來(lái)提高能帶達(dá)到臨界反型。對(duì)n型襯底而言需要更負(fù)的負(fù)柵壓能帶才能