10.1組合邏輯電路的分析與設(shè)計(jì)（內(nèi)容）_第1頁(yè)
10.1組合邏輯電路的分析與設(shè)計(jì)（內(nèi)容）_第2頁(yè)
10.1組合邏輯電路的分析與設(shè)計(jì)（內(nèi)容）_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

新課內(nèi)容（分鐘）備注PAGE學(xué)年第學(xué)期第頁(yè)10.1組合邏輯電路的分析和設(shè)計(jì)方法組合邏輯電路是由與門(mén)、或門(mén)、與非門(mén)、或非門(mén)等幾種邏輯電路組合而成的，它的基本特點(diǎn)是：輸出狀態(tài)僅取決于該時(shí)刻的輸入信號(hào)，與輸入信號(hào)作用前的電路狀態(tài)無(wú)關(guān)。本章先介紹組合邏輯電路的基本知識(shí)，然后介紹編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等常見(jiàn)的組合邏輯電路原理及使用方法。一、基本特點(diǎn)組合邏輯電路不具有記憶功能，它的某一時(shí)刻的輸出直接由該時(shí)刻電路的輸入狀態(tài)所決定，與輸入信號(hào)作用前的電路狀態(tài)無(wú)關(guān)。二、組合邏輯電路的讀圖方法組合邏輯電路的讀圖一般按以的步驟進(jìn)行：組合邏輯電路的讀圖步驟根據(jù)給定的邏輯原理電路圖，由輸入到輸出逐級(jí)推導(dǎo)出輸出邏輯函數(shù)表達(dá)式。對(duì)所得到的表達(dá)式進(jìn)行化簡(jiǎn)和變換，得到最簡(jiǎn)式。依據(jù)簡(jiǎn)化的邏輯函數(shù)表達(dá)式列出真值表，根據(jù)真值表分析、確定電路所完成的邏輯功能。例題讀下圖，分析電路的邏輯功能。解：第一步，根據(jù)電路逐級(jí)寫(xiě)出邏輯表達(dá)式。第二步，對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)。第三步，由化簡(jiǎn)邏輯函數(shù)表達(dá)式列出真值表。第四步，根據(jù)真值表分析確定邏輯功能為：“一致判別電路”三、組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)就是根據(jù)給定的功能要求，畫(huà)出實(shí)現(xiàn)該功能的邏輯電路。組合邏輯電路的設(shè)計(jì)步驟為：組合邏輯電路的設(shè)計(jì)步驟根據(jù)實(shí)際問(wèn)題的邏輯關(guān)建立真值表；由真值表寫(xiě)出邏輯

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論