第六章總線系統(tǒng)

-目前微機硬件系統(tǒng)結(jié)構(gòu)分為兩類

■以微處理器為中心的面向處理機的結(jié)構(gòu)---馮?諾依曼結(jié)構(gòu)

■以總線為中心的面向總線的結(jié)構(gòu)

■(以存儲器為中心的面向存儲器的結(jié)構(gòu))

■面向總線的結(jié)構(gòu)的微機系統(tǒng)的特點

■(1)簡化軟、硬件的設計

■(2)簡化了系統(tǒng)結(jié)構(gòu)

■(3)便于系統(tǒng)的擴充和更新

■第六章總線系統(tǒng)、適配器一靜態(tài)

■第七章外圍設備一靜態(tài)

■第八章輸入輸出的方法一動態(tài)

1

tigerFebruary2010

第六章總線系統(tǒng)

■6.1總線的概念和結(jié)構(gòu)形態(tài)

■6.2總線接口

■6.3總線的仲裁

■6.4總線的定時和數(shù)據(jù)傳送模式

■6.5HOST總線和PCL總線

■&&&6.6InfiniBand標準

2

tigerFebruary2010

6」總線的概念和結(jié)構(gòu)形態(tài)

.6」」總線的基本概念

■6.L2總線的連接方式

?6.L3總線的內(nèi)部結(jié)構(gòu)

?6.L4總線結(jié)構(gòu)實例

3

tigerFebruary2010

6.L1總線的基本概念

■總線

:構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間進

行數(shù)據(jù)傳送的公共通路

■一個單處理器系統(tǒng)中的總線，分三類

■(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算部件的總線

■(2)系統(tǒng)總線：CPU同計算機系統(tǒng)的其他高速功能部件

■如存儲器、通道等互相連接的總線

■(3)1/0總線：中、低速I/O設備之間互相連接的總線

tigerFebruary2010

L總線的特性

■物理特性：指總線的物理連接方式

■包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排

列方式等

■功能特性：描述總線中每一根線的功能

■電氣特性：定義每一根線上信號的傳遞方向及有效電平范圍

■送入CPU的信號稱輸入信號(IN),從CPU發(fā)出的信號稱輸出

信號(OUT)

?時間特性：定義每根線在什么時間有效，規(guī)定總線上各信號的

舟序關(guān)系

■USB支持熱拔插

■USB插頭內(nèi)有四條導線，外側(cè)的兩條較長的是電源、地線，內(nèi)側(cè)較短的

是正、負數(shù)據(jù)線

■USB喪備'插入USB插座，電源線先被接通，然后內(nèi)側(cè)的數(shù)據(jù)線才被接通

■拔除USB設備，次序正好相反，內(nèi)側(cè)的數(shù)據(jù)線先被切斷，然后外側(cè)的電

源線才被切斷

■這樣的接通和拔除次序，保證USB設備在接入和分離系統(tǒng)時，避免閂鎖

效應，防止數(shù)據(jù)端口燒掉

5

tigerFebruary2010

2,總線的標準化

■相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件

在實現(xiàn)方法上幾乎沒有相同的

■各廠家生產(chǎn)的相同功能部件可互換使用

■原因在于它們都遵守了相同的系統(tǒng)總線的要求，這就是系統(tǒng)

總線的標準化問題

6

tigerFebruary2010

總線性能指標

■總線帶寬

■總線本身所能達到的最高傳輸速率，單位兆字節(jié)每秒(MB/s)

■衡量總線性能的重要指標

■總線寬度：數(shù)據(jù)總線的根數(shù)，用bit表示

■時鐘同步/異步

■總線數(shù)據(jù)與時鐘同步工作的總線稱為同步總線，與時鐘不

同步工作的總線稱為異步總線

■總線復用

■地址總線和數(shù)據(jù)總線共用一組物理線路，但特定時刻只能

傳送地址信號或數(shù)據(jù)信號

■信號線數(shù)：數(shù)據(jù)線、地址線、控制線三種總線的總和

■總線控制方式

■并發(fā)工作、自動配置、仲裁方式、邏輯方式、計數(shù)方式等

■其他指標：如負載能力等

7

tigerFebruary2010

總線性能指標

名稱ISAEISASTDWESAMCAPCI

適用機型286、386、386、486、Z-80,V20等I486,PC-ATIBMPC與P5zPowerP

486等586等兼容機工作站CzAlpha

最大傳輸率15MB/S33MB/S2MB/S266MB/S40MB/S133MB/S

總線寬度16bit32bit8bit32bit32bit32bit

總線工作頻8MHz8.33MHz2MHz66MHz10MHz033MHz

率

同步方式同步升F=>i少11同步

仲裁方式集中集中集中集中

地址寬度24322032、64

負載能力86無限制6無限制3

信號線數(shù)1439010949

64位擴展不可無規(guī)定不口J可可可

并發(fā)工作可可

引腳使用非多路復用非多路復用非多路復用非多路復用多路復用

8

tigerFebruary2010

例1

■(1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設

一個總線周期等于一個總線時鐘周期，總線時鐘頻率為

33MHz,則總線帶寬是多少？

■(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升

為66MHz,則總線帶寬是多少？

■解

■(1)設總線帶寬用Dr表示，總線時鐘周期用T=l/f表示，一個

總線周期傳送的數(shù)據(jù)量用D表示，

■Dr=D/T=DX1/T=DXf=4BX33X1000000/s=132MB/s

■(2)64位=8B

■Dr=DXf=8BX66X1000000/s=528MB/s

9

tigerFebruary2010

6.1.2總線的連接方式

■接口interface

■適配器adapter=連接兩個部件的兩個接口

■I/O設備適配器指CPU和主存、外圍設備之間通過總線進行

連接的邏輯部件

■適配器（XX接口XX）的作用

■1實現(xiàn)數(shù)據(jù)緩沖，使主機與外設在工作速度上達到匹配

■2實現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)換

■3提供外設和接口的狀態(tài)

-4實現(xiàn)主機與外設之間的通訊聯(lián)絡控制

tigerFebruary2010

L單總線結(jié)構(gòu)

■L單總線結(jié)構(gòu)

■單處理器的計算機中，使用一條單一的系統(tǒng)總線來連接CPU、

主存和I/O設備，叫做單總線結(jié)構(gòu)

■要求連接到總線上的邏輯部件必須高速運行，以便在某些

設備需要使用總線時能迅速獲得總線控制權(quán)；當不再使用

總線時，迅速放棄總線控制權(quán)

系統(tǒng)總線

11

tigerFebruary2010

L單總線結(jié)構(gòu)

■(1)取指令

■CPU取一條指令時，先把程序計數(shù)器PC中的地址和控制信

息一起送至總線上

■在“取指令”情況下的地址是主存地址，該地址所指定的主

存單元的內(nèi)容一定是一條指令，且將被傳送給CPU

■(2)傳送數(shù)據(jù)

■取出指令后，CPU將檢查操作碼。操作碼規(guī)定了對數(shù)據(jù)要執(zhí)

行什么操作，以及數(shù)據(jù)是流進CPU還是流出CPU

■⑶I/O操作

■如果該指令地址字段對應的是外圍設備地址，則外圍設備

譯碼器予以響應，從而在CPU和與該地址相對應的外圍設備

之間發(fā)生數(shù)據(jù)傳送，而數(shù)據(jù)傳送的方向由指令操作碼決定

■(4)DMA操作

■某些外圍設備也可指定地址。如果一個由外圍設備指定的

地址對應于一個主存單元，則主存予以響應，于是在主存

和外設間將進行直接存儲器傳送(DMA)

■(5)單總線結(jié)構(gòu)容易擴展成多CPU系統(tǒng)

■這只要在系統(tǒng)總線上掛接多個CPU即可

12

tigerFebruary2010

la,雙總線結(jié)構(gòu)

■這種結(jié)構(gòu)保持了單總線系統(tǒng)簡單、易于擴充的優(yōu)點

■在CPU和主存之間專門設置了一組高速的存儲總線

■CPU可通過專用總線與存儲器交換信息

■減輕了系統(tǒng)總線的負擔

■主存仍可通過系統(tǒng)總線與外設之間實現(xiàn)DMA操作，而不必經(jīng)

過CPU

■雙總線系統(tǒng)以增加硬件為代價

系統(tǒng)總線

13

tigerFebruary2010

lb.三總線結(jié)構(gòu)

■在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線

■DMA方式中，外設與存儲器間直接交換數(shù)據(jù)而不經(jīng)過CPU,

減輕了CPU對數(shù)據(jù)輸入輸出的控制

■“通道”方式進一步提高CPU的效率

■通道是一臺具有特殊功能的處理器，又稱IOP（I/O處理器）

■分擔了一部分CPU的功能

■實現(xiàn)對外設的統(tǒng)一管理及外設與主存之間的數(shù)據(jù)傳送

■增加IOP,使整個系統(tǒng)的效率大大提高

■增加硬件代價

14

tigerFebruary2010

15

tigerFebruary2010

2,多總線結(jié)構(gòu)

■雙總線結(jié)構(gòu)->三總線結(jié)構(gòu)->多總線結(jié)構(gòu)

tigerFebruary2010

2,多總線結(jié)構(gòu)

■(1)高速的CPU總線：CPU和cache間連接

■(2,系統(tǒng)總線：連接主存

■(3)高速總線：連接高速LAN、視頻接口、圖形接口、SCSI接

口、Firewire接口

■高速總線通過擴充總線接口與擴充總線相連，擴充總線可

連接串行方式工作的I/O設備

■(4)橋：CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是

一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路

■多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設備連接到不同的總線

上同時進行工作，以提高總線的效率和吞吐量，而且處理器

結(jié)構(gòu)的變化不影響高速總線

tigerFebruary2010

6.L2a總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響

■L最大存儲容量

■單總線系統(tǒng)中，最大主存容量必須小于由計算機字長所決

定的可能的地址總數(shù)

-雙總線系統(tǒng)中，養(yǎng)主存和外設進行存取的判斷是利用各自

的指令操作碼

■主存地址和外設地址出現(xiàn)于不同的總線上，存儲容量不

受外圍設備多少的影響

■2.指令系統(tǒng)

■雙總線系統(tǒng)中，CPU對存儲總線和系統(tǒng)總線必須有不同指令

■單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同的操作碼，

使用相同的指令，但使用不同的地址

tigerFebruary2010

6.l,2a總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響

■3,吞吐量

■吞吐量是指流入、處理和流出系統(tǒng)的信息的速率

■取決于信息能夠多快地輸入內(nèi)存，CPU能夠多快地取指令,

數(shù)據(jù)能夠多快地從內(nèi)存取出或存入，以及結(jié)果能夠多快地

從內(nèi)存送給一臺外圍設備

■采用雙端口存儲器可增加主存的有效速度

■Intel975

■?雙通道二雙內(nèi)存總線

■2xPCIExpressGraphics

■?CrossFire

■?SLI

6.L3總線的內(nèi)部結(jié)構(gòu)

■早期總線實際上是處理器芯片引腳的延伸

-是處理器與I/O設備適配器的通道

■由50-100條線組成，按功能分三類

■數(shù)據(jù)線D

■地址線A

■控制線C

■簡單總線結(jié)構(gòu)的不足

-1)CPU是總線上的唯一主控者

-2)總線信號是CPU引腳信號的延伸，總線結(jié)構(gòu)緊密與CPU相

關(guān)，通用性較差

20

tigerFebruary2010

圖6.3早期總線的內(nèi)部結(jié)構(gòu)

21

tigerFebruary2010

當代流行的總線

-當代流行的總線是一些標準總線

■追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標準

-滿足包括多個CPU在內(nèi)的主控者環(huán)境需求

■當代總線結(jié)構(gòu)中

■CPU和它私有的cache一起作為一個模塊與總線相連

■系統(tǒng)中允許有多個這樣的處理器模塊

■總線控制器完成幾個總線請求者之間的協(xié)調(diào)與仲裁

■整個總線分四部分

■1數(shù)據(jù)傳送總線：數(shù)據(jù)線D、地址線A、控制線C

?2仲裁總線：總線請求線和總線授權(quán)線

-3中斷和同步總線：處理帶優(yōu)先級的中斷操作，包括中斷請

求線和中斷認可線

?4公用線：時鐘信號線、電源線、地線、系統(tǒng)復位線及加電

或斷電的時序信號線

22

tigerFebruary2010

圖64當代總線的內(nèi)部結(jié)構(gòu)

23

,2010

6.1.4總線結(jié)構(gòu)實例

?大多數(shù)計算機采用了分層次的多總線結(jié)構(gòu)

■速度差異較大的設備模塊使用不同速度的總線

■速度相近的設備模塊使用同一類總線

24

tigerFebruary2010

圖6.5Pentium總線結(jié)構(gòu)

CPU總線-PCI

總線橋芯片

腳

PCI總線

PCI總線ROMBIOS

ISA總線(64-128KB)804U2

MP

鍵

橋芯片盤

鼠

及DMA中標

控

斷控制實時鐘/日歷制

邏輯CMOSRAM

ISA總線

tli51，

主

板

ISA擴齊例鍵盤

Pentium總線結(jié)構(gòu)

■三層多總線結(jié)構(gòu)

■CPU總線、PCL總線、ISA總線

■CPU總線

■也春CPU-存儲器總線

■一個64位數(shù)據(jù)線和32位地址線的同步總線

■總線時鐘頻率為66.6MHz（或60MHz）,CPU內(nèi)部時鐘是此時

鐘頻率的倍頻

■可連接4-128MB的主存。主存擴充容量是以內(nèi)存條形式插

入主板有關(guān)插座實現(xiàn)

■CPU總線還接有L2級cache

■主存控制器和cache控制器芯片管理CPU對主存和cache的存

取作

■CPU是總線的主控者，但必要時可放棄總線控制權(quán)

26

tigerFebruary2010

PCL總線

■用于連接高速的I/O設備模塊

■通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速

的ISA總線相接

■是一個32（或64位）的同步總線

■32位（或64位）數(shù)據(jù)/地址線是同一組線，分時復用

■總線時鐘頻率為33.3MHz

■總線帶寬是132MB/S

■PCI總線采用集中式仲裁方式，有專用的PCI總線仲裁器

■主板上一般有3個PCL總線擴充槽

27

tigerFebruary2010

ISA總線

■Pentium機使用該總線與低速I/O設備連接

■主板上留有ISA總線擴充槽，以使用16位/8位適配器卡

■總線支持7個DMA通道和15級可屏蔽硬件中斷

■ISA總線控制邏輯通過主板上的片級總線與實時鐘/日歷、

ROM、鍵盤和鼠標控制器（8042微處理器）等芯片相連接

28

tigerFebruary2010

芯片組

■CPU總線、PCL總線、ISA總線通過兩個“橋”芯片連成整體

■橋芯片在此起到了信號速度緩沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)

換作用

■通過橋?qū)深惒煌目偩€“粘合”在一起的技術(shù)特別適合于

系統(tǒng)的升級換代

■Pentium總線系統(tǒng)中有一個核心邏輯芯片組，簡稱PCI芯片組

■包括主存控制器和cache控制器芯片、北橋芯片和南橋芯片

■北橋：連接CPU總線-PCL總線

■南橋：連接PCI總線-ISA總線

■上北下南

■芯片組Intel430系列、440系列…

■在系統(tǒng)中起著至關(guān)重要的作用

29

tigerFebruary2010

第六章總線系統(tǒng)

■6.1總線的概念和結(jié)構(gòu)形態(tài)

■6.2總線接口

■6.3總線的仲裁

■6.4總線的定時和數(shù)據(jù)傳送模式

■6.5HOST總線和PCL總線

■&&&6.6InfiniBand標準

30

tigerFebruary2010

6.2總線接口

■621信息傳送方式

■622總線接口的基本概念

31

tigerFebruary2010

6.2.1信息的傳送方式

■數(shù)字計算機使用二進制數(shù)，上們或用電位的高、低來表示，

或用脈沖的有、無來表示

?計算機系統(tǒng)中，三種傳輸信息方式

■串行傳送

-并行傳送

■分時傳送

■出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用

并行傳送方式

32

tigerFebruary2010

L串行傳送

■信息以串行方式傳送時，只有一條傳輸線，且采用脈沖傳送

-串行傳送時，按順序來傳送表示一個數(shù)碼的所有二進制位(bit)

的脈沖信號，每次一位

■通常以第一個脈沖信號表示數(shù)碼的最低有效位，最后一個

脈沖信號表示數(shù)碼的最高有效位

■拆卸被傳送的數(shù)據(jù)需要在發(fā)送部件進行并-串變換

■裝配在接收部件需要進行串-并變換

■串行傳送的主要優(yōu)點

■只需要一條傳輸線

-對長距離傳輸顯得特別重要

■成本比較低廉

■?SATA

33

tigerFebruary2010

波特率

?波特是信號傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的

改變次數(shù)

■標準波特率有:1200、2400、4800、9600、19200等

■1200波特率即指信號能在1秒鐘內(nèi)改變1200次值

■二進制系統(tǒng)中，信息的最小單位是比特bit,僅當每個信號元

素代表一比特信息時，波特率才等于比特率

34

tigerFebruary2010

2,并行傳送

-并行方式傳送二進制信息時，每個數(shù)據(jù)位需單獨一條傳輸線

■信息由多少個二進制位組成，就需要多少條傳輸線

■二進制數(shù)“0”或“1”在不同的線上同時進行傳送

■并行傳送一般采用電位傳送

■所有的位同時被傳送，并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多

35

tigerFebruary2010

串行傳送，并行傳送

36

tigerFebruary2010

3,分時傳送

■分時傳送有兩種概念

■總線復用某個傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息

■須劃分時間片，以在不同的時間間隔中完成傳送地址和

傳送數(shù)據(jù)的任務

■分時使用共享總線的部件分時使用總線

37

tigerFebruary2010

6.2.2總線接口的基本概念

■接口interface

■適配器adapter=連接兩個部件的兩個接口

■I/O設備適配器指CPU和主存、外圍設備之間通過總線進行

連接的邏輯部件

■適配器（XX接口XX）的作用

■1實現(xiàn)數(shù)據(jù)緩沖，使主機與外設在工作速度上達到匹配

■2實現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)換

■3提供外設和接口的狀態(tài)

-4實現(xiàn)主機與外設之間的通訊聯(lián)絡控制

■適配器（XX接口XX）部件在它動態(tài)連接的兩個部件之間起著

“轉(zhuǎn)換器”的作用，以實現(xiàn)彼此之間的信息傳送

■為了使所有的外圍設備能夠兼容，并能在一起正確地工作,

CPU規(guī)定了不同的信息傳送控制方法

■一個標準接口可能連接一個設備，也可能連接多個設備

38

tigerFebruary2010

適配器（XX接口XX）

地址線

<=I/O

CPU接

控制線口

<=

數(shù)據(jù)線

系統(tǒng)總線接口外部設備接口

數(shù)據(jù)線<----數(shù)據(jù)44=4

數(shù)據(jù)寄存器外設

------狀態(tài)

<^=接口邏輯

叵狀態(tài)/控制寄存器-----控制

數(shù)

地址線據(jù)

狀

態(tài)

I/O地址譯碼外設

控

制

<^=^=>與控制接口邏輯

控制線

39

tigerFebruary2010

適配器（XX接口XX）的功能

■L控制

-適配器（XX接口XX）通過程序的指令信息來控制外圍設備的動作，如啟

動、關(guān)閉設備等

■2緩沖

■適配器（XX接口XX）在外圍設備和計算機系統(tǒng)其他部件之間用作為一個

緩沖器，以補償各種設備在速度上的差異

■3.狀態(tài)

■適配器（XX接口XX）監(jiān)視外圍設備的工作狀態(tài)并保存狀態(tài)信息

■狀態(tài)信息包括數(shù)據(jù)“準備就緒”、“忙”、“錯誤”等等，供CPU詢問

外圍設備時進行分析之用

■4?轉(zhuǎn)換

■適配器（XX接口XX）可完成任何要求的數(shù)據(jù)轉(zhuǎn)換

■如并-串轉(zhuǎn)換或串-并轉(zhuǎn)換，數(shù)據(jù)能在外圍設備和CPU之間正確地進行傳

送

■5.整理

■適配器（XX接口XX）可完成一些特別的功能

■如在需要時可修改字計數(shù)器或當前內(nèi)存地址寄存器

■6.程序中斷

■當外圍設備向CPU請求某種動作時，適配器（XX接口XX）即發(fā)生一個中斷

請求信號到CPU〃

40

tigerFebruary2010

一個適配器必有兩個接口

■和系統(tǒng)總線的接口

■CPU和適配器的數(shù)據(jù)交換一定的是并行方式

■和外設的接口

■適配器和外設的數(shù)據(jù)交換可能是并行方式，也可能是串行

方式

■根據(jù)外圍設備供求串行數(shù)據(jù)或并行數(shù)據(jù)的方式不同，適配器

的接口分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類

41

tigerFebruary2010

例2

■利用串行方式傳送字符，每秒鐘傳送的比特位數(shù)常稱為波特

率。假設數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)

定包含10個比特位（起始位、停止位、8個數(shù)據(jù)位），問傳送的

波特率是多少?每個比特位占用的時間是多少？

■解

?波特率為：10位X120/秒=1200波特

-每個比特位占用的時間Td是波特數(shù)的倒數(shù):

■Td=l/1200=0.833X0.001s=0.833ms

啟動

停止信號

信號―01234567-

發(fā)送方

10110001

1幀信息

42

tigerFebruary2010

第六章總線系統(tǒng)

■6.1總線的概念和結(jié)構(gòu)形態(tài)

■6.2總線接口

?6.3總線的仲裁

■6.4總線的定時和數(shù)據(jù)傳送模式

■6.5HOST總線和PCL總線

■&&&6.6InfiniBand標準

43

tigerFebruary2010

6.3總線的仲裁

■6.3」集中式仲裁

■6.3.2分布式仲裁

44

tigerFebruary2010

6.3總線的仲裁

■連接到總線上的功能模塊有主動和被動兩種形態(tài)

■主動一主方、主設備：CPU模塊、智能I/O模塊

■主設備可啟動一個總線周期

■被動一從方、從設備：存儲器模塊、一般I/O模塊

■從設備只能響應主設備請求

■每次總線操作，只能有一個主方，但是可以有多個從方

■為了解決多個主設備同時競爭總線控制權(quán)，必須具有總線仲

裁部件

-以某種方式選擇其中一個主設備作為總線的下一次主方

■對多個主設備提出的占用總線請求，一般采用優(yōu)先級或公平

策略進行仲裁

■按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和

分布式仲裁兩類

45

tigerFebruary2010

6.3.1集中式仲裁

■集中式仲裁中每個功能模塊有兩條線連到中央仲裁器

■送往仲裁器的總線請求信號線BR

■仲裁器送出的總線授權(quán)信號線BG

■(1)鏈式查詢方式

■(2)計數(shù)器定時查詢方式

■(3)獨立請求方式

46

tigerFebruary2010

(1)鏈式查詢方式

■鏈式查詢方式

■總線授權(quán)信號BG串行地從一個I/O接口傳到下一個I/O接口

■假如BG到達的接口無總線請求，則繼續(xù)往下查詢

■假如BG到達的接口有總線請求，BG信號便不再往下查詢，

該I/O接口獲得了總線控制權(quán)

■離中央仲裁器最近的設備具有最高優(yōu)先級

■通過接口的優(yōu)先級排隊電路來實現(xiàn)

■鏈式查詢方式的優(yōu)點

■只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁

■很容易擴充設備

■鏈式查詢方式的缺點

■對詢問鏈的電路故障很敏感

■如果第i個設備的接口中有關(guān)鏈的電路有故障，那么第i個

以后的設備都不能進行工作

■查詢鏈的優(yōu)先級是固定的

如果優(yōu)先級高的設備出現(xiàn)頻繁的請求時，優(yōu)先級較低的

設備可能長期不能使用總線

47

tigerFebruary2010

(1)菊花鏈式查詢方式

中

央

仲

裁

器設備接口

48

tigerFebruary2010

(2)計數(shù)器定時查詢方式

■總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求

■中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計

數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設備

■每個設備接口都有一個設備地址判別電路，當?shù)刂肪€上的計

數(shù)值與請求總線的設備地址相一致時，該設備置“1”BS線，

獲得了總線使用權(quán)，此時中止計數(shù)查詢

■每次計數(shù)可以從“0”開始，也可以從中止點開始

■如果從“0”開始，各設備的優(yōu)先次序與鏈式查詢法相同，優(yōu)

先級的順序是固定的

■如果從中止點開始，則每個設備使用總線的優(yōu)先級相等

■計數(shù)器的初值也可用程序來設置，這可以方便地改變優(yōu)先

次序

■這種靈活性是以增加線數(shù)為代價的

49

tigerFebruary2010

(2)計數(shù)器定時查詢方式

DB

AB

中

央整備地址

:

仲*BS

1

裁BRt

器

設備接口設備接口設備接口

01n

50

tigerFebruary2010

(3)獨立請求方式

■每一個共享總線的設備均有一對總線請求線BRi和總線授權(quán)線

BGi

■當設備要求使用總線時，便發(fā)出該設備的請求信號

■中央仲裁器中的排隊電路決定首先響應哪個設備的請求，給

設備以授權(quán)信號BGi

■獨立請求方式的優(yōu)點

■響應時間快

■確定優(yōu)先響應的設備所花費的時間少

■用不著一個設備接一個設備地查詢

■對優(yōu)先次序的控制相當靈活

■可預先固定也可通過程序來改變優(yōu)先次序

■還可用屏蔽(禁止)某個請求的辦法，不響應來自無效設備

的請求

tigerFebruary2010

(3)獨立請求方式

DB

AB

BGn

B心

中甌

央

仲BRi

裁甌

器甌

設備接口設備接口設備接口

01n

52

tigerFebruary2010

?

■USB總線的仲裁方式

■USB設備

■USBHUB

53

tigerFebruary2010

6.3.2分布式仲裁

■分布式仲裁不需要中央仲裁器

■每個潛在的主方功能模塊都有自己的仲裁號和仲裁器

-當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲

裁總線上

■每個仲裁器將仲裁總線上得到的號與自己的號進行比較

■如果仲裁總線上的號大，則它的總線請求不予響應，并撤

消它的仲裁號

■最后，獲勝者的仲裁號保留在仲裁總線上

■分布式仲裁以優(yōu)先級仲裁策略為基礎(chǔ)

54

tigerFebruary2010

接其他設備

55

tigerFebruary2010

■1所有參與本次競爭的各主設備將設備競爭號CN取反后打到

仲裁總線AB上，以實現(xiàn)“線或”邏輯

■AB線低電平時表示至少有一個主設備的CNj為1,AB線高電

平時表示所有主設備的CNj為0

-2競爭時CN與AB逐位比較，從最高位b7至最低位瓦以一維菊

花鏈方式進行，只有上一位競爭得勝者Wj+i位為1

■當0\1尸1,或CN尸0且ABj為高電平時，才使Wj位為1

■若Wj=O時，將一直向下傳遞，使其競爭號后面的低位不能

送上AB線

-3競爭不到的設備自動撤除其競爭號

■在競爭期間，由于W位輸入的作用，各設備在其內(nèi)部的CN

線上保留其競爭號并不破壞AB線上的信息

■4由于參加競爭的各設備速度不一致，這個比較過程反復（自

動）進行，最后得到穩(wěn)定的結(jié)果

■競爭期的時間要足夠，保證最慢的設備也能參與競爭

56

tigerFebruary2010

第六章總線系統(tǒng)

■6.1總線的概念和結(jié)構(gòu)形態(tài)

■6.2總線接口

■6.3總線的仲裁

-64總線的定時和數(shù)據(jù)傳送模式

■6.5HOST總線和PCL總線

■&&&6.6InfiniBand標準

57

tigerFebruary2010

6.4總線的定時和數(shù)據(jù)傳送模式

■6.4.1總線的定時

■6.4.2總線數(shù)據(jù)傳送模式

58

tigerFebruary2010

6.4」總線的定時

■總線的一次信息傳送過程，可分為五個階段

■請求總線

■總線仲裁

■尋址（目的地址）

■信息彳專送

■或若返回（或錯誤報告）

■釋放

■為了同步主方、從方的操作，必須制訂定時協(xié)議

■定時：事件出現(xiàn)在總線上的時序關(guān)系

59

tigerFebruary2010

1,同步定時

■事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定

■由于采用了公共時鐘，每個功能模塊什么時候發(fā)送或接收信

息都由統(tǒng)一時鐘規(guī)定

■具有較高的傳輸頻率

■適用于總線長度較短、各功能模塊存取時間比較接近的情況

60

February2010

2,異步定時

■異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一

事件的出現(xiàn)

■即建立在應答式或互鎖機制基礎(chǔ)上

■在這種系統(tǒng)中，不需要統(tǒng)一的公共時鐘信號?？偩€周期的長

度是可變的

■異步定時的優(yōu)點

■總線周期長度可變，不把響應時間強加到功能模塊上

■允許快速和慢速的功能模塊都能連接到同一總線上

■增加總線的復雜性和成本為代價

tigerFebruary2010

2,異步定時

讀命令.

地址線-

數(shù)據(jù)線-

主同步(MSYN)

從同步(SSYN)

62

tigerFebruary2010

異步定時

狀態(tài)線---------<狀態(tài)信號1-------

地址線---------《穩(wěn)定的地址1-------

讀命令\/------------------

數(shù)據(jù)線---------------------<有效數(shù)據(jù))----------------

確認----------------------------</-------------

(a)系統(tǒng)總線讀周期

狀態(tài)線----------《狀態(tài)信號)-----------

地址線----------<穩(wěn)定的地址》-----------

數(shù)據(jù)線----------<有效數(shù)據(jù))--------------

寫命令

確認

(b)系統(tǒng)總線寫周期

63

tigerFebruary2010

例3

■某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結(jié)

合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成

一對菊花鏈查詢電路。每一根請求線可以被若干個傳輸速率

接近的設備共享。當這些設備要求傳送時通過BRi線向仲裁器

發(fā)出請求，對應的BGi線則串行查詢每個設備，從而確定哪個

設備享有總線控制權(quán)。請分析說明所示的總線仲裁時序圖。

64

tigerFebruary2010

解

■從時序圖看出，該總線采用異步定時協(xié)議。

■當某個設備請求使用總線時，在該設備所屬的請求線上發(fā)出申請信號

BRi(l)

■CPU按優(yōu)先原則同意后給出授權(quán)信號BGi作為回答(2)

■BGi鏈式查詢各設備，并上升從設備回答SACK信號證實已收到BGi信號(3)

■CPU接到SACK信號后下降BGi作為回答(4)

■在總線“忙”標志BBSY為“0”情況該設備上升BBSY,表示該設備獲得了

總線控制權(quán)，成為控制總線的主設備(5)

■在設備用完總線后，下降BBSY和SACK(6),釋放總線

■在上述選擇主設備過程中，可能現(xiàn)行的主從設備正在進行傳送。此時需等

待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設備下降BBSY信號后(7),新的主設備才能上

65

tigerFebruary2010

■例3中某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查

詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線

BGi組成一對菊花鏈查詢電路。

■二維總線控制電路?

66

tigerFebruary2010

6.4.2總線數(shù)據(jù)傳送模式

-當代的總線標準大都能支持以下四類模式的數(shù)據(jù)傳送

?1讀、寫操作

■2塊傳送操作

■3寫后讀、讀修改寫操作

■4廣播、廣集操作

■1讀、寫操作

-讀認作是由從方到主方的數(shù)據(jù)傳送

■寫操作是由主方到從方的數(shù)據(jù)傳送

■一般，主方先以一個總線周期發(fā)出命令和從方地址，經(jīng)過

一定的延時再開始數(shù)據(jù)傳送總線周期

■為了提高總線利用率，減少延時損失，主方完成尋址總線

周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操

作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期

67

tigerFebruary2010

6.4.2總線數(shù)據(jù)傳送模式

■2塊傳送操作

■只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接

一個地讀出或?qū)懭搿τ贑PU（主方）、存儲器（從方）而言的

塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬

度（存儲器字長）的4倍

■3寫后讀、讀修改寫操作