題目：n阱CMOS芯片制作工藝設計組別：第三組任務:①.MOS管的器件特性參數(shù)設計計算；②.畫出每步對應的剖面圖；③.摻雜工藝參數(shù)計算：分析、設計實現(xiàn)n阱條件并進行掩蔽氧化膜、多晶硅柵膜等 厚度驗證 ④.給出n阱CMOS芯片制作的工藝實施方案1精選2021版課件

n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V,漏極飽和電流IDsat≥1mA,漏源飽和電壓VDsat≤3V，漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS≥20V,跨導gm≥2mS,截止頻率fmax≥3GHz（遷移率μn取600cm2/V·s）

p溝多晶硅柵MOSFET：閾值電壓VTp=-1V,漏極飽和電流IDsat≥1mA,漏源飽和電壓VDsat≤3V，漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS≥20V,跨導gm≥0.5mS,截止頻率fmax≥1GHz（遷移率μp取220cm2/V·s）

特性指標要求：2精選2021版課件設計步驟：分析器件的預期特性要求計算器件的結構參數(shù)確定器件的工藝流程設計器件的工藝參數(shù)對器件的結構參數(shù)進行驗證給出n阱CMOS芯片的工藝實施方案3精選2021版課件器件的結構參數(shù)設計思路：由器件的電特性分析計算出器件的結構參數(shù)漏極飽和電流IDsat≥1mA漏源飽和電壓VDsat≤3V漏極飽和電流IDsat漏源飽和電壓VDsatnMOS結構參數(shù)設計：4精選2021版課件跨導gm跨導gm≥2mS截止頻率fmax截止頻率fmax≥3GHzL≦3.09um5精選2021版課件pMOS結構參數(shù)設計：｝漏極飽和電流IDsat≥1mA漏源飽和電壓VDsat≤3V跨導gm≥0.5mS截止頻率fmax≥1GHzL=2umW=52um考慮到un大約等于up的二倍，因此將PMOS的寬長比取為NMOS寬長比的二倍6精選2021版課件結構參數(shù)設計結果：NMOS：柵長L=2um

柵寬W=36um柵氧化層tox溝道柵長L的驗證PMOS：柵長L=2um

柵寬W=52um7精選2021版課件工藝流程：sio2P襯底一次氧化8精選2021版課件一次光刻形成n阱窗口sio2P襯底9精選2021版課件sio2P襯底N阱離子注入形成淺結退火推進形成n阱10精選2021版課件P襯底N阱除二氧化硅層11精選2021版課件P襯底N阱淀積氮化硅氮化硅12精選2021版課件P襯底N阱光刻氮化硅氮化硅13精選2021版課件P襯底N阱生長場氧用于器件隔離氮化硅場氧14精選2021版課件P襯底N阱場氧除氮化硅掩蔽膜15精選2021版課件P襯底N阱開啟電壓調整后進行柵氧淀積場氧柵氧化層16精選2021版課件P襯底N阱淀積多晶硅多晶硅17精選2021版課件P襯底N阱光刻多晶硅形成源漏區(qū)摻雜窗口18精選2021版課件P襯底N阱保護pmos源漏區(qū)（光刻膠）離子注入形成nmos源漏區(qū)19精選2021版課件P襯底N阱保護nmos源漏區(qū)（光刻膠）離子注入形成pmos源漏區(qū)20精選2021版課件P襯底N阱除光刻膠21精選2021版課件P襯底N阱PSG表面鈍化淀積PSG22精選2021版課件P襯底N阱AIN+N+P+P+硅襯底N阱刻蝕引線口淀積Al，光刻Al柵氧場氧金屬鋁PSG23精選2021版課件工藝參數(shù)設計：｝所有的摻雜均采用離子注入工藝實現(xiàn)N阱工藝參數(shù)NMOS工藝參數(shù)P