./課程設(shè)計(jì)報(bào)告設(shè)計(jì)課題:CMOS二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)姓名:XXX專業(yè):集成電路設(shè)計(jì)與集成系統(tǒng)學(xué)號(hào):1115103004日期2015年1月17日導(dǎo)教師:XXX國(guó)立華僑大學(xué)信息科學(xué)與工程學(xué)院一：CMOS二級(jí)密勒補(bǔ)償運(yùn)算放大器的設(shè)計(jì)1:電路結(jié)構(gòu)最基本的CMOS二級(jí)密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如下圖,主要包括四部分：第一級(jí)PMOS輸入對(duì)管差分放大電路,第二級(jí)共源放大電路,偏置電路和相位補(bǔ)償電路。2：電路描述：輸入級(jí)放大電路由M1~M5組成。M1和M2組成PMOS差分輸入對(duì)管,差分輸入與單端輸入相比可以有效抑制共模信號(hào)干擾；M3和M4為電流鏡有源負(fù)載；M5為第一級(jí)放大電路提供恒定偏置電流。輸出級(jí)放大電路由M6和M7組成,M6為共源放大器,M7為其提供恒定偏置電流同時(shí)作為第二級(jí)輸出負(fù)載。偏置電路由M8~M13和Rb組成,這是一個(gè)共源共柵電流源,M8和M9寬長(zhǎng)比相同。M12和M13相比,源級(jí)加入了電阻Rb,組成微電流源,產(chǎn)生電流Ib。對(duì)稱的M11和M12構(gòu)成共源共柵結(jié)構(gòu),減少了溝道長(zhǎng)度調(diào)制效應(yīng)造成的電流誤差。在提供偏置電流的同時(shí),還為M14柵極提供偏置電壓。相位補(bǔ)償電路由M14和Cc組成,M14工作在線性區(qū),可等效為一個(gè)電阻,與電容Cc一起跨接在第二級(jí)輸入輸出之間,構(gòu)成RC密勒補(bǔ)償。3:兩級(jí)運(yùn)放主體電路設(shè)計(jì)由于第一級(jí)差分輸入對(duì)管M1與M2相同,有R1表示第一級(jí)輸出電阻,其值為則第一級(jí)的電壓增益對(duì)第二級(jí),有第二級(jí)的電壓增益故總的直流開環(huán)電壓增益為所以4：偏置電路設(shè)計(jì)偏置電路由M8~M13構(gòu)成,其中包括兩個(gè)故意失配的晶體管M12和M13,電阻RB串聯(lián)在M12的源極,它決定著偏置電流和gm12,所以一般為片外電阻以保證其精確穩(wěn)定。為了最大程度的降低M12的溝道長(zhǎng)度調(diào)制效應(yīng),采用了Cascode連接的M10以與用與其匹配的二極管連接的M11來提供M10的偏置電壓。最后,由匹配的PMOS器件M8和M9構(gòu)成的鏡像電流源將電流IB復(fù)制到M11和M13,同時(shí)也為M5和M7提供偏置。下面進(jìn)行具體計(jì)算。鏡像電流源M8和M9使得M13的電流與M12的電流相等,都為IB,從而有而由電路可知聯(lián)立上式可以得到：整理得：可以看到,IB僅以電阻RB和M12,M13的尺寸有關(guān),不受電源電壓的影響。二：計(jì)算參數(shù)對(duì)于MOS管寬長(zhǎng)比的設(shè)計(jì),可以先選擇合適的過驅(qū)動(dòng)電壓,然后分配合理的電流,最后再計(jì)算寬長(zhǎng)比。通常先選擇過驅(qū)動(dòng)電壓為0.1V~0.2V,如果是已知跨導(dǎo),就可以計(jì)算其電流和寬長(zhǎng)比,如果是預(yù)先分配電流,也可以計(jì)算其跨導(dǎo)和寬長(zhǎng)比。設(shè)計(jì)步驟：1：選擇Cc的大小。與Cc相關(guān)的是單位增益帶寬、輸入積分噪聲、z1位置和壓擺率。Cc增大大有幾個(gè)好處,增強(qiáng)極點(diǎn)分裂功能,降低輸入積分噪聲,降低第二級(jí)功耗,提高相位裕度,但缺點(diǎn)是降低了GBW和壓擺率。而且Cc的選擇和負(fù)載取值有關(guān),所以我們盡量增大Cc,前提是滿足壓擺率指標(biāo),然后增加gm1以提高GBW。在IDS1不變的前提下,gm1的提高可以通過降低VDSAT1得到。本設(shè)計(jì)中負(fù)載是3pF,考慮寄生電容存在,選取Cc初值為1.8pF,在后面的步驟中可以通過迭代調(diào)整Cc的值。2：相位補(bǔ)償,選取gm6＝3.2gm1。3：選擇過驅(qū)動(dòng)電壓,VDSAT1降低有助于提高共模輸入X圍,增大輸出擺幅,降低輸入失調(diào)電壓,提高電壓增益,提高共模抑制比,提高負(fù)電源抑制比。另外,在同等電流前提下,過驅(qū)動(dòng)越小,跨導(dǎo)越大。所以VDSAT1盡量取小比如0.1V。4：分配電流。第一級(jí)電流增大有助于提高gm1,提高SRint,這里取IDS6＝4IDS1。取偏置電流IDS8＝10μA,k1＝12,k2＝24,即IDS5＝120μA,IDS7＝240μA,總電流為380μA。5：計(jì)算M1,2寬長(zhǎng)比。已知IDS1＝60μA,VDSAT1＝0.1V,得到<W/L>1＝347.8。當(dāng)α＝2時(shí),W1L1≥64.4μm2,由此得到L1>0.43μm。由于要加上2LD即0.4μm的擴(kuò)散長(zhǎng)度,預(yù)先取L1＝0.8μm,得到W1為140μm。因此得到<W/L>1,2＝140μm/0.8μm。要注意的是,W1L1乘積不能太大,否則3點(diǎn)寄生電容會(huì)很大。6：計(jì)算M3,4、M6、M5和M7的寬長(zhǎng)比。由于α＝2,取L3,4＝2L1即為1.2μm。為保證小的失調(diào),取L6＝L3,4＝1.2μm〔在Level1模型中反映不出〕。對(duì)于L5和L7,為保證小寄生電容取最小長(zhǎng)度0.4μm即可,因此得到L5,7＝0.8μm。由于gm6＝3.2gm1,IDS6＝4IDS1,得到VDSAT6＝0.125V,進(jìn)而得到W6＝240μm。再由k1和k2得W3,4＝60μm。M5和M7是偏置管,為保證小的寄生電容,取過驅(qū)動(dòng)為0.4V。IDS5＝120μA,得到W5＝18μm,因此有W7＝k2/k1×W7＝36μm。從而得到<W/L>3,4＝10/1.2,<W/L>6＝240/1.2,<W/L>5＝18/0.8,<W/L>7＝36/0.8。7：計(jì)算M8,9、M10,11、M12、M13的寬長(zhǎng)比和RB的阻值。要滿足式<2.39>,同時(shí)取<W/L>12＝4<W/L>13。IDS13＝10μA,由式<2.44>和VDSAT13＝VDSAT13＝0.125V得RB＝6.25k。取L13＝L6＝1.2μm,得<W/L>13＝<W/L>6/k2＝10μm/1.2μm。也得到<W/L>12＝40μm/1.2μm,取<W/L>10＝<W/L>11＝<W/L>13＝10μm/1.2μm。取L8,9＝L7＝0.8μm,得<W/L>8,9＝1/k2*<W/L>7＝1.5μm/0.8μm。8：計(jì)算M14的寬長(zhǎng)比。由式取這個(gè)比例為3.7,得到<W/L>14＝65μm/1.2μm。最終得到的器件參數(shù)如下M1140/0.8M91.5/0.8M2140/0.8M1010/1.2M360/1.2M1110/1.2M460/1.2M1240/1.2M518/0.8M1310/1.2M6240/1.2M1465/1.2M736/0.8Cc1.8pFM81.5/0.8RB6.25kΩ注意這里有幾個(gè)關(guān)系式要保證嚴(yán)格成立,即式<2.39>和式<3.7>。至此,完成了電路中各器件參數(shù)的手工計(jì)算。三：設(shè)計(jì)運(yùn)放的性能指標(biāo)。運(yùn)放性能指標(biāo)：性能單位數(shù)值小信號(hào)低頻電壓增益〔DCGain〕dB83.75單位增益帶寬〔Unit-GainBandwidth〕MHz94相位裕度〔PhaseMargin〕度61轉(zhuǎn)換速率〔SlewRate〕V/μS30.5建立時(shí)間1%〔SettlingTime〕ns52共模抑制比〔CommonModeRejectionRatio〕dB85.5電源電壓〔PowerSupply〕V2輸入共模X圍〔InputCommonModeRange〕V0.1~1.9電壓輸出X圍〔OutputRange〕V0.02~1.95負(fù)載電容〔LoadCapacitance〕pF3功耗〔PowerConsumption〕mW0.640電源電壓抑制比〔PowerSupplyRejectionRange〕dB12運(yùn)放性能指標(biāo)解釋：〔1〕小信號(hào)低頻電壓增益：運(yùn)放在小信號(hào)低頻輸入信號(hào)狀態(tài)下的電壓放大倍數(shù)。〔2〕單位增益帶寬：運(yùn)放在開環(huán)狀態(tài)下,當(dāng)放大倍數(shù)為0dB時(shí)的頻率X圍。〔3〕相位裕度：運(yùn)放在開環(huán)狀態(tài)下,當(dāng)放大倍數(shù)為0dB時(shí)所對(duì)應(yīng)的相位和180度的差值?！?〕轉(zhuǎn)換速率：運(yùn)放在開環(huán)狀態(tài),輸入信號(hào)為大信號(hào)激勵(lì)條件下,運(yùn)放由非線性進(jìn)入線性所需要的時(shí)間。〔5〕建立時(shí)間〔1%〕：運(yùn)放在開環(huán)狀態(tài)下,輸入信號(hào)為大信號(hào)激勵(lì),運(yùn)放由進(jìn)入線性的開始點(diǎn)到輸出穩(wěn)定到穩(wěn)定值的〔1%〕X圍內(nèi)所需要的時(shí)間?！?〕共模抑制比：運(yùn)放在開環(huán)狀態(tài)下,對(duì)共模信號(hào)或共模噪聲的抑制能力,其表達(dá)式為〔7〕電源電壓:提供給運(yùn)放的工作電壓。〔8〕輸入共模X圍:運(yùn)放在開環(huán)狀態(tài)下允許的輸入共模電壓X圍?！?〕輸出X圍:運(yùn)放在開環(huán)狀態(tài)下,輸出電壓能夠達(dá)到的最大X圍?！?0〕負(fù)載電容:運(yùn)放在開環(huán)狀態(tài)下,所能帶動(dòng)的最大電容負(fù)載?！?1〕功耗:運(yùn)放在開環(huán)狀態(tài)下允許消耗的最大靜態(tài)功耗?！?2〕電源電壓抑制比:運(yùn)放在開環(huán)狀態(tài)下對(duì)電源電壓波動(dòng)或電源電壓噪聲的抑制能力。四：運(yùn)算放大器的仿真結(jié)果與分析本次二級(jí)運(yùn)算放大器的設(shè)計(jì)采用華潤(rùn)上華.18工藝,電壓采用2V。頂層文件電路圖:1:運(yùn)放的小信號(hào)相頻和幅頻特性〔AC〕運(yùn)放的小信號(hào)相頻和幅頻特性是仿真運(yùn)放的開環(huán)小信號(hào)放大倍數(shù)與其相位隨頻率的變化趨勢(shì),從而得到運(yùn)放的相位裕度和單位增益帶寬指標(biāo),并進(jìn)一步鑒別運(yùn)放的放大能力、穩(wěn)定性和工作帶寬。運(yùn)放的輸出端接3pF的負(fù)載電容,電源電壓為2V,共模輸入電壓為1V,差模輸入幅度為1V的交流信號(hào),即兩輸入端的輸入交流信號(hào)相位相反。做交流小信號(hào)分析,可以得到運(yùn)放的小信號(hào)相頻和幅頻特性如圖所示。從仿真結(jié)果可以看出,運(yùn)放采用RC補(bǔ)償,在滿足單位增益帶寬的同時(shí),能很好的調(diào)節(jié)相位裕度。測(cè)試電路圖：仿真圖：從AC仿真圖可以看出：該運(yùn)放增益為83.75dB,單位增益帶寬為94.14M。從圖可知,該運(yùn)放相位裕度為：-119+180=61度。2：運(yùn)放的轉(zhuǎn)換速率分析〔SR〕運(yùn)放的轉(zhuǎn)換速率是分析運(yùn)放在大信號(hào)作用下的反應(yīng)速度。仿真運(yùn)放的轉(zhuǎn)換速率可將運(yùn)放的輸出端和反相輸入端相連構(gòu)成單位增益結(jié)構(gòu)。運(yùn)放的同相輸入端輸入0V到2V的階躍信號(hào),利用仿真軟件對(duì)該電路做瞬態(tài)分析得到的輸出波形。測(cè)試電路圖：仿真圖：從仿真波形得到：在輸出上升曲線的10%和90%處,其電壓分別為0.20254V和1.80029V；時(shí)間分別為2.00613us和2.0586us。運(yùn)放的轉(zhuǎn)換速率SR=〔1.80029V-0.20254V〕/〔2.0586us—2.00613us〕=30.47V/μs。3：運(yùn)放的共模抑制比分析〔CMRR〕運(yùn)放的共模抑制比是測(cè)試運(yùn)放對(duì)共模信號(hào)的抑制能力。仿真方法是在運(yùn)放的開環(huán)狀態(tài)下,在運(yùn)放的同相和反相輸入端同時(shí)加入一個(gè)幅度為1V的交流小信號(hào)源,對(duì)電路進(jìn)行交流小信號(hào)分析。測(cè)試電路圖：仿真圖：從仿真結(jié)果可得,運(yùn)放的低頻共模電壓增益為-1.73103dB。因?yàn)檫\(yùn)放的共模抑制比〔dB單位〕等于其差模電壓增益〔dB〕減去共模電壓增益〔dB〕,差模電壓增益是83.7589dB,所以運(yùn)放的共模抑制比近似為：83.7589dB-〔-1.73103dB〕=85.4899dB。4:運(yùn)放的電源電壓抑制比分析〔PSRR〕運(yùn)放的電源電壓抑制比是測(cè)試運(yùn)放的抗電源電壓波動(dòng)或噪聲能力。仿真運(yùn)放的電源抑制比的方法：將運(yùn)放接成單位增益結(jié)構(gòu),運(yùn)放的正輸入端設(shè)置1V的直流電壓,在2V的運(yùn)放供電電源串聯(lián)一個(gè)1V的交流小信號(hào)源。測(cè)試電路：仿真圖：通過交流小信號(hào)分析得到運(yùn)放的電源抑制比特性曲線如圖,所以運(yùn)放的電源抑制比為-11.34dB。5：運(yùn)放的靜態(tài)功耗運(yùn)放的靜態(tài)功耗是指當(dāng)運(yùn)放在輸入平衡狀態(tài)下電路消耗的總電流和總電壓的乘積。在電源電壓2V,運(yùn)放的兩輸入端輸入共模電壓1V時(shí),運(yùn)放各支路的靜態(tài)電流之和為0.320mA,則運(yùn)放的靜態(tài)功耗為0.640mW。6：運(yùn)放的共模輸入X圍運(yùn)放的共模輸入X圍是運(yùn)放的輸入輸