ps2鍵盤解碼基礎(chǔ)實驗與串口通信進階實驗_第1頁
ps2鍵盤解碼基礎(chǔ)實驗與串口通信進階實驗_第2頁
ps2鍵盤解碼基礎(chǔ)實驗與串口通信進階實驗_第3頁
ps2鍵盤解碼基礎(chǔ)實驗與串口通信進階實驗_第4頁
ps2鍵盤解碼基礎(chǔ)實驗與串口通信進階實驗_第5頁
已閱讀5頁,還剩6頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

PS2鍵盤解碼實驗基礎(chǔ)實驗:ps2鍵盤通過ps2接口和FPGA相連,通過在開發(fā)板上對接收到的鍵盤掃描碼進行接收和解碼,將鍵盤值在數(shù)碼管上進行顯示。進階實驗:串口通信實驗,ps2鍵盤作為輸入,通過FPGA和電腦進行串行通信,將鍵盤值顯示在電腦屏幕上。(1)基礎(chǔ)實驗:moduleps2(rst_n,clk,ps2clk,ps2data,sw,seg);inputrst_n;//高電平復(fù)位信號inputclk;1/50M固有時鐘inputps2data;//ps2數(shù)據(jù)線output[3:0]sw;//數(shù)碼output[7:0]seg;//數(shù)碼管段選擇reg[5:0]num;//用于循環(huán)寄存器regps2clk_r0,ps2clk_rl;1/用于檢測ps2clk時鐘下降沿11***********檢測ps2clk時鐘下降沿并存于neg_ps2clk寄存器中************//ps2clk_r1<=ps2clk_rassignneg_ps2clk=~ps2clk_r0&ps2clk_r1;temp_data[0]<=ps2data;//bit0temp_data[2]<=ps2data;//bit2temp_data[6]<=ps2data;//bit6moduletop(clk,rst,__clk;[7:0]dout;//暫存按鍵的ASSIC碼值bps_start;//發(fā)送啟動信號m1(.rst(rst),clk(clk),.ps2clk(ps2clk),.ps2data(ps2data),.ps2_state(ps2_stabotem2(.bps_start(bps_start),.clk(clk),.rst(rst),.clk_bps(clm3(.clk(clk),rst(rst),.clk_bps(clk_bps),rx_int(ps2_state),,rx_data(dout),.bmoduledfps2(rst,clk,ps2clk,psassignneg_ps2clkps2_state<=1'b0;ps2_state<=1'b0;1/******************將輸出鍵值通碼轉(zhuǎn)換成ASSIC碼值******************//8'h2B:dout<=8'd70modulebote(bps_start,clk,rst,clk_bpsbps_start;//波特率轉(zhuǎn)換啟動信號outputclk_bps;//轉(zhuǎn)換后輸出信號reg[11:0]i;//用于分頻計數(shù)parameterspeed=2603;//波特率控制50M/9600/21/**********************960Obps波特率產(chǎn)生模塊*********************//chuangkou(clk,rst,clk_bps,rx_int,rx_data,bpclk_bps;//波特率變換后信號 rxint;//接收準備好信號 [7:0]rx_data;//暫存鍵值的ASSIC碼值rs232_tx;//串口輸出端口[3:0j;//用于循環(huán)寄存器j<=1'b0:j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;assignposedge_clk_bps=clk_bps_r0&~clk_bNET"clk"NET"rst"NET"ps2clk"NET"ps2data"p123456789ABCDEFGH5555666677772222p123456789ABCDEFGH5555666677772222NET"rs232_tx"LOC="P9";卜早串口調(diào)試助手V9.29設(shè)置波特率校驗位數(shù)據(jù)位停止位關(guān)閉串口Ps2鍵盤解碼實驗持續(xù)了近一周,在這一周的實驗中,我失敗的很多次,但首先,這次試驗讓我對verilog語言有了更加系統(tǒng)的認識,對verilog語言進行編程也更加熟練,培訓(xùn)初剛開始學(xué)verilog時,只會一些基本的語法和進行一些簡單的小模塊編程,對這些小模塊的作用沒有系統(tǒng)的更高層次的認識,只要求它能實現(xiàn)功能而沒有考慮到一些細節(jié)的影響。然而通過這次實驗,我認識到編寫程序要完成一定的功能要注意很多細節(jié)問題,即使有很多方法可以實現(xiàn)同一個功能,但我們也要最優(yōu)化,盡量減少它對其他模塊產(chǎn)生的負作用。還有就是編程時要考慮到所有可能出現(xiàn)的情況,要對實驗的整個時序工作情況有特別清楚地認串行通信協(xié)議,了解的鍵盤的工作原理并開始嘗試著讀懂其協(xié)議,開始看師兄們給的ps2協(xié)議資料時,看的很迷糊,后來通過師兄們的講解后,對鍵盤工作的整個時序才有了較清晰的認識。對于串行通信協(xié)議,我只了解了本次實驗所需的發(fā)送方面,在以后的學(xué)習(xí)中還要全面理

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論