計算機結構與邏輯設計（第十次課）測驗評述設計一個2bits乘法電路

F=A（2bits）×B（2bits）1.組合電路設計方法A1P3A0P2B1P1B0P0A1A0B1B0P3P2

P1P0000

000

0

0000100

0

00010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001

B1B0A1A0000111100001111

10

B1B0A1A000011110000111110

11

B1B0

A1A000011110000111111110

11

B1B0

A1A000011110000111111110P3P2P1P0P3=A1A0B1B0P2=A1A0B1+A1B1B0P1=A1B1B0+A1A0B0+A0B1B0+A1A0B1P0=A0B0&1A0B0P0MSI標準化設計方法P3=Σm(15)P2=Σm(10,11,14)P1=Σm(6,7,9,11,13,14)P0=Σm(5,7,13,15)BIN/HEX0132324516708910111213EN1415A1A0B1B0&1P3P0571315&P1679111314&P2101114

B1B0A1A0000111100001111

10

B1B0A1A000011110000111110

11

B1B0

A1A000011110000111111110

11

B1B0

A1A000011110000111111110P3P2P1P0

MUX10012

3ENG--03

MUX10012

3ENG--03

MUX10012

3ENG--03

MUX10012

3ENG--03A1A00

000&B1B0P3P1P2P0A1A00

0B10A1A00

B1B00A1A00

0B0B00&B1B0=1B1B0三、用全加器實現

A1

A0

×

B1

B0

A1B0

A0B0+A1B1

A0B1A1B1+C

A1B0+A0B1A0B0C是（A1B0+A0B1）的進位COΣ

CIPQCOΣ

CIPQ&&&&A1B1A1B0A0B1A0B0

P3P2P1P0全加器COΣ

P

QCOΣ

P

Q&&&&A1B1

A1B0A0B1A0B0

P3P2P1P0半加器加法器&&&A1B1A1B0

A0B1A0B0P3P2P1P0

3210COΣPQ32103210CI&本題要設計的是乘法器，并非乘法ALU，因此只要用組合電路實現。乘法器：速度快,成本高，因而只適用于位數少，功能低的電路。ALU：速度低，成本低，適用于位數多，功能強的電路。3210COΣ74283P

Q32103210CI加法器是組合電路，一旦其輸入發(fā)生變化，其輸出立刻跟隨變化（只有一小段延遲），相當于電路中的即時系統(tǒng)，所以該電路的輸出將不停地變化下去。要實現累加功能，在加法器的輸入與輸出之間必須有受時鐘信號控制的寄存器。3210COΣ74283P

Q32103210CI

Q3Q2Q1Q0END3D2D1D0

計數器、移存皆可（用于置數狀態(tài)），如不需移動，用普通數據寄存器即可?？考佑诩拇嫫鞯臅r鐘控制,每個周期改變一次數據。3210COΣ74283P

Q32103210CI

Q3Q2Q1Q0END3D2D1D0

置被加數CP

Q3Q2Q1Q0END3D2D1D0

A1A0B1B01VccQ3Q2Q1Q0QCB

74190MEND3D2D1D0LD當遞減計數器等于0以后，應控制運算電路的什么功能？控制清0——沒有觀察的時間，須安排存數操作，待運算結果被存起來以后方可清除?？刂剖鼓堋屵\算器停止運行，等待處理（欲使電路重新操作，只要對計數器置數即可）另一種思路將A1A0B1B0組成一組代碼，通過譯碼器變成16個對應的信號，分別選擇一個寄存器使之激活（該寄存器可以輸出代碼，其他寄存器輸出全為0），每個寄存器中存放的是該輸入信號A1A0B1B0對應的結果，最后將個寄存器所存儲的代碼通過4個或門輸出。

譯碼器A1A0B1B0≥1P3≥1P0線邏輯ABCDABCD（線與）ABCDA+B+C+D并非所有的電路都能線與（或），普通TTL與CMOS嚴禁線與，只有OC門和TS門方可線與

譯碼器A1A0B1B0P3P0這是什么？ROM365+817Σ321302312010CICO1DC1移位寄存器百位十位個位

000011110101

100001001011CP01001010011101

101110000000110

0

000001011010010000000001001010011000

01

1

00000000100100100000000010Q1Q2Q3Q4DSD1D2D3D4

Q1Q2Q3Q40000001101100101

0

365CPQ1Q2Q3Q4DSD1D2D3D4

CPQ1Q2Q3Q4

0101

0110

0011CPCP

實驗評述

報告嚴謹的作風波形圖——方格紙，標度明確（縱、橫），時間對準。邏輯圖——符號標準，標出型號，框出芯片，標明引腳。

用直尺畫方案討論與結果

——測試電路與記錄工程觀念血型題用1個與非門，3個4選1數據選擇器，共用3片芯片。不光是電路本身，還要考慮總體成本，印制板面積，連線長短、加工方便等因素，故只要2片。

自學檢查

一，復習題主存儲器的基本結構是怎樣的？所配之寄存器各有什么用途？圖中存儲矩陣的容量多大？有多少字？有多少位？

存貯矩陣MARMDR8bits16bits何謂線性譯碼？其特點如何？雙向譯碼與線性譯碼的區(qū)別何在？其存儲單元的結構有何不同？圖5.3與圖5.6所示存儲器個是幾字幾位？其模為多少？RAM的位擴展方法的要領是什么？RAM的字擴展方法的要領是什么？該方法與譯碼器的擴展方法有何共同處？為什么？解讀圖5.14與圖5.16

DRAM與SRAM有何區(qū)別？其優(yōu)、缺點如何？DRAMSRAM機理性能讀寫