第7章數(shù)字電路基礎(chǔ)7.1脈沖數(shù)字電路的基本概念及二進(jìn)制數(shù)7.1.1數(shù)字信號(hào)與數(shù)字電路7.1.2數(shù)制與碼制7.2門電路7.2.1基本邏輯門電路7.2.2復(fù)合邏輯門電路7.2.3組合邏輯電路的分析與設(shè)計(jì)7.2.4TTL集成門電路7.3集成觸發(fā)器7.3.1RS觸發(fā)器7.3.2邊沿JK觸發(fā)器認(rèn)識(shí)與功能測試7.3.3邊沿D觸發(fā)器認(rèn)識(shí)與功能測試7.1脈沖數(shù)字電路的基本概念及二進(jìn)制數(shù)7.1.1數(shù)字信號(hào)與數(shù)字電路電子電路中的信號(hào)

模擬信號(hào)

隨時(shí)間連續(xù)變化的信號(hào)

數(shù)字信號(hào)

時(shí)間和幅度都是離散的

模擬信號(hào)：在時(shí)間上或數(shù)值上是連續(xù)的模擬電路：分析信號(hào)的幅值、相位、頻率的變化和關(guān)系等

數(shù)字信號(hào)：

在時(shí)間上和數(shù)值上都是離散的

應(yīng)用于：產(chǎn)品數(shù)量統(tǒng)計(jì)

數(shù)字表盤的讀數(shù)

數(shù)字電路：

只關(guān)心輸入和輸出的邏輯關(guān)系數(shù)字電路的特點(diǎn)

電路抗干擾能力強(qiáng)，傳輸可靠；

信息便于長期存儲(chǔ)，易于控制精度

集成度高、容易小型化。

通訊技術(shù)

數(shù)字化測量；

數(shù)控化生產(chǎn)；數(shù)字電路的應(yīng)用7.1脈沖數(shù)字電路的基本概念及二進(jìn)制數(shù)7.1.1數(shù)制與碼制1.十進(jìn)制（1）

表示數(shù)的數(shù)碼有十個(gè)：0

~9；

特點(diǎn)：以10為基數(shù)，“逢十進(jìn)一”；

表示方法：10的冪相加一、數(shù)制十進(jìn)制（2）2.二進(jìn)制

表示數(shù)的數(shù)碼有2個(gè)：0和1；

特點(diǎn)：以2為基數(shù)，“逢二進(jìn)一”；

表示方法：10的冪相加3.十-二進(jìn)制轉(zhuǎn)換

二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：按權(quán)展開，逐個(gè)相加

十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

整數(shù)部分：除2取余，由下而上；小數(shù)部分：乘2取整，由上而下二、碼制BCD碼是用四位二進(jìn)制碼來表示相應(yīng)的十進(jìn)制數(shù)的一種碼制，稱二—十進(jìn)制碼。其中常用的8421BCD碼是一種有權(quán)碼，各位的位權(quán)分別是：8、4、2、1；8421BCD碼與相應(yīng)十進(jìn)制數(shù)的關(guān)系如下表所示：7.2門電路7.2.1基本邏輯門電路“與”門實(shí)驗(yàn)電路與邏輯符號(hào)圖1.與邏輯：“與”邏輯可用下圖所示的電路來說明。1.只有開關(guān)SA1和SA2都閉和時(shí)，燈才會(huì)亮。這種燈亮與開關(guān)的關(guān)系就是“與”邏輯關(guān)系。2.可表述為：只有當(dāng)決定一件事情的所有條件都具備時(shí)，事件才能發(fā)生。這種因果關(guān)系稱與邏輯關(guān)系，3.可以表示為Y=A·B。

ABY000010100111“與”門真值表基本門電路“或”門實(shí)驗(yàn)電路與邏輯符號(hào)圖2.或邏輯：開關(guān)SA1和SA2只要有一個(gè)閉和時(shí)，燈就會(huì)亮。這種燈亮與開關(guān)的關(guān)系就是“或”邏輯關(guān)系。可表述為：當(dāng)決定一件事情的所有條件中，只要具備一個(gè)條件時(shí)，這件事就會(huì)發(fā)生。這種因果關(guān)系稱或邏輯關(guān)系，可以表示為Y=A+B。ABY000011101111“或”門真值表“非”門實(shí)驗(yàn)電路與邏輯符號(hào)圖3.非邏輯：當(dāng)決定事件的條件具備了，事件沒有發(fā)生；反而當(dāng)決定事件的條件不具備時(shí)，事件發(fā)生了。這種因果關(guān)系稱非邏輯關(guān)系，可以表示為Y=AY0110“非”門真值表7.2門電路7.2.2復(fù)合邏輯門電路1.與非門邏輯關(guān)系可總結(jié)為“見0輸出1，全1輸出0”，邏輯表達(dá)式為

常用的集成芯片74LS00（2輸入四與非門）。ABY000011101110“與非”門邏輯符號(hào)圖“與非”門真值表2.或非門邏輯表達(dá)式為

常用的集成芯片74LS02（2輸入四或非門）。ABY001010100110“或非”門邏輯符號(hào)圖“或非”門真值表3.異或門異或門的邏輯表達(dá)式為

邏輯關(guān)系可描述為：“相異出1，相同為0"集成芯片74LS86（2輸入四異或門）；ABY000011101110“異或”門邏輯符號(hào)圖“異或”門真值表4.同或門同或門的邏輯表達(dá)式為

邏輯關(guān)系可描述為“相同出1，相異為0”

ABY001010100111“同或”門邏輯符號(hào)圖“同或”門真值表7.2門電路7.2.3組合電路分析與設(shè)計(jì)

一、邏輯函數(shù)的表示方法

1.真值表

2.函數(shù)表達(dá)式

3.邏輯圖

4.卡諾圖【例7.1】畫出實(shí)現(xiàn)函數(shù)F=AB+BC+CA的邏輯圖?！纠?.2】根據(jù)真值表寫出函數(shù)表達(dá)式。ABCY000

0001

1010

1011

0100

0101

1110

1111

0

二、邏輯函數(shù)的化簡方法：公式法和卡諾圖1.公式法基本公式

基本定律

最小項(xiàng)的概念與性質(zhì)

※最小項(xiàng)的定義和編號(hào)

2.卡諾圖法

n個(gè)變量有2n種組合，可對應(yīng)寫出2n個(gè)乘積項(xiàng)，這些乘積項(xiàng)均具有下列特點(diǎn)：包含全部變量每個(gè)變量在該乘積項(xiàng)中(以原變量或反變量)只出現(xiàn)一次這樣的乘積項(xiàng)稱為這n個(gè)變量的最小項(xiàng)，也稱為n變量邏輯函數(shù)的最小項(xiàng)。

卡諾圖法的性質(zhì)事例說明如何根據(jù)輸入變量組合寫出相應(yīng)最小項(xiàng)？

將輸入變量取值為1的代以原變量，取值為0的代以反變量，則得相應(yīng)最小項(xiàng)。

最小項(xiàng)的基本性質(zhì)

※對任意一最小項(xiàng)，只有一組變量取值使它的值為1，而其余各種變量取值均使其值為0。※不同的最小項(xiàng)，使其值為1的那組變量取值也不同?！鶎τ谧兞康娜我唤M取值，任意兩個(gè)最小項(xiàng)的乘積為0。※對于變量的任一組取值，全體最小項(xiàng)的和為1。

④卡諾圖法化簡方法（1）將n變量的2n個(gè)最小項(xiàng)用2n個(gè)小方格表示，并且使相鄰最小項(xiàng)在幾何位置上也相鄰且循環(huán)相鄰，這樣排列得到的方格圖稱為n變量最小項(xiàng)卡諾圖，簡稱為變量卡諾圖。④卡諾圖法化簡方法（2）④卡諾圖法化簡方法（3）已知最小項(xiàng)如何找相應(yīng)小方格？例如：

原變量取1，反變量取0。如何寫出卡諾圖方格對應(yīng)的最小項(xiàng)？⑤利用卡諾圖法化簡三人表決邏輯表達(dá)式7.2門電路7.2.4TTL集成門電路1.TTL集成門電路認(rèn)識(shí)（1）TTL集成門的類型很多,那么如何識(shí)別它們?各類型之間有何異同?如何選用合適的門?（1）各系列

TTL集成門的比較與選用用于民品用于軍品

具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，CT74系列溫度范圍：0~70OC，CT54系列溫度范圍：-55~+125OC，因此CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。

※按工作溫度和電源允許變化范圍不同分為CT74系列

CT54系列1.TTL集成門電路認(rèn)識(shí)（2）（2）按平均傳輸延遲時(shí)間和平均功耗不同分

CT74系列CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進(jìn)肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進(jìn)低功耗肖特基TTL簡稱LSTTL)

2.TTL集成門電路的使用要點(diǎn)（1）電源電壓用+5V,74系列應(yīng)滿足5V

5%。

（2）輸出端的連接：

普通TTL門輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。

集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。

輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊上規(guī)定的最大值。

3.多余輸入端的處理4.TTL集成OC門電路OC門應(yīng)用—實(shí)現(xiàn)線與兩個(gè)或多個(gè)OC門的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱為線與。

5.TTL集成三態(tài)門電路※應(yīng)用（1）構(gòu)成單向總線（2）構(gòu)成雙向總線6.CMOS集成門電路認(rèn)識(shí)7.3集成觸發(fā)器7.3.1RS觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器一種具有記憶功能的邏輯單元電路，能儲(chǔ)存一位二進(jìn)制碼。特點(diǎn)：1.有兩個(gè)穩(wěn)定狀態(tài)：

“0”態(tài)和“1”態(tài)；2.能根據(jù)輸入信號(hào)將觸發(fā)器的輸出狀態(tài)置成“1”或“0”態(tài)。3.具有記憶功能，即：撤銷輸入信號(hào)后，輸出的“0”或“1”態(tài)能保存下來。該觸發(fā)器由兩個(gè)與非門A和B構(gòu)成。1.基本R-S觸發(fā)器通常情況下，兩個(gè)輸出端的狀態(tài)保持相反。

Q=1，Q=0時(shí)，稱為“1”態(tài)。

Q=0，Q=1時(shí)，稱為“0”態(tài)。基本R-S觸發(fā)器原理圖邏輯符號(hào)2.工作原理及邏輯功能（觸發(fā)器被置0）2.工作原理及邏輯功能（觸發(fā)器被置1）3.觸發(fā)器基礎(chǔ)知識(shí)7.3集成觸發(fā)器7.3.2邊沿JK觸發(fā)器1.邊沿觸發(fā)器的優(yōu)點(diǎn)

邊沿觸發(fā)器僅在上升沿觸發(fā)或下降沿觸發(fā)

激勵(lì)端的信號(hào)在觸發(fā)信號(hào)的前后幾個(gè)延遲時(shí)間內(nèi)保持不變，便可以穩(wěn)定地根據(jù)特征表工作。

邊沿觸發(fā)器具有較強(qiáng)的抗干擾能力，可靠性高。2.邊沿JK觸發(fā)器邊沿JK觸發(fā)器邏輯電路特征方程（CP下降沿時(shí)刻有效）（1）邏輯電路和符號(hào)（1）CP=0時(shí)，觸發(fā)器的狀態(tài)不變。（2）CP由0跳變到1時(shí)，觸發(fā)器狀態(tài)不變。（3）CP由1跳變到0時(shí)，觸發(fā)器的狀態(tài)根據(jù)J、K端的輸入信號(hào)確定：

①J=0、K=0時(shí)，觸發(fā)器保持原狀態(tài)不變。

②J=0、K=1時(shí)，觸發(fā)器置0狀態(tài)。

③J=1、K=0時(shí)，觸發(fā)器置1狀態(tài)。

④J=1、K=1時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。若原為0狀態(tài)，則翻轉(zhuǎn)為1狀態(tài)；若原為1狀態(tài)，則翻轉(zhuǎn)為0狀態(tài)。（2）工作原理（3）邊沿JK觸發(fā)器的特點(diǎn)邊沿JK觸發(fā)器的邏輯符號(hào)邊沿JK觸發(fā)器的特點(diǎn)①邊沿觸發(fā)，即CP邊沿到來時(shí)，狀態(tài)發(fā)生翻轉(zhuǎn)。無同步觸發(fā)器的空翻現(xiàn)象。②功能與同步JK觸發(fā)器相同。使用方便靈活。③抗干擾能力極強(qiáng)，工作速度很高。曾用符號(hào)國際符號(hào)（4）邊沿JK觸發(fā)器集成芯片引腳圖74LS112芯片引腳圖74LS112屬于雙JK觸發(fā)器,以CP下降沿觸發(fā)。⑴能夠根據(jù)圖示學(xué)會(huì)測試JK觸發(fā)器功能；⑵根據(jù)測試結(jié)果，寫出特征表（真值表）。7.3集成觸發(fā)器7.3.3邊沿D觸發(fā)器1邊沿D觸發(fā)器功能測試(1)電路結(jié)構(gòu)、邏輯符號(hào)和邏輯功能

D觸發(fā)器功能表

(2)邊沿D觸發(fā)器波形圖試對應(yīng)輸入波形畫出下圖中

Q端波形(設(shè)觸發(fā)器初始狀態(tài)為

0)。同步觸發(fā)器在CP=1期間能發(fā)生多次翻轉(zhuǎn)，這種現(xiàn)象稱為空翻。CP

=

1，同步

D

觸發(fā)器次態(tài)跟隨

D

信號(hào)（3）D觸發(fā)器的特性表、特性方程、驅(qū)動(dòng)表和狀態(tài)轉(zhuǎn)換圖

特性方程同步D觸發(fā)器