第7章

半導(dǎo)體存儲(chǔ)器和可編程邏輯器件7.1半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值信息（或數(shù)據(jù)）的半導(dǎo)體器件。半導(dǎo)體存儲(chǔ)類(lèi)種類(lèi)很多，從存、取功能上可以分為只讀存儲(chǔ)器（ReadOnlyMemory,ROM）和隨機(jī)存儲(chǔ)器（RandAccessMemory，RAM）兩大類(lèi)。只讀存儲(chǔ)器中的信息數(shù)據(jù)可以長(zhǎng)期掉電保存。根據(jù)數(shù)據(jù)的寫(xiě)入方式，只讀存儲(chǔ)器分為固定ROM（又稱(chēng)有掩模ROM）可編程ROM（ProgrammableRead-only，Memory,PROM）和可擦除的可編程的ROM（ErasableProgrammableRead-OnlyMemory，EPROM）幾種不同類(lèi)型。隨機(jī)存取存儲(chǔ)器可以隨時(shí)讀出或?qū)懭霐?shù)據(jù)，但斷電后，數(shù)據(jù)將會(huì)丟失。隨機(jī)存儲(chǔ)器根據(jù)存儲(chǔ)單元工作原理的不同，可分為靜態(tài)存儲(chǔ)器（StaricRandomAccessMemory，SRAM）和動(dòng)態(tài)存儲(chǔ)器（DynamicRandomAccessMemory，DRAM）。7.2只讀存儲(chǔ)器

7.2.1掩模只讀存儲(chǔ)器（ROM）固定ROM，也稱(chēng)掩模型ROM，它是在生產(chǎn)過(guò)程最后一道掩模工藝是按照用戶(hù)的要求寫(xiě)入信息，一旦生產(chǎn)完畢，就不可能再改變。ROM的電路結(jié)構(gòu)包含存儲(chǔ)矩陣（Storagematrix）、地址譯碼器（AddressDecoder）和輸出緩沖器（OutputBuffer）三個(gè)組成部分。

7.2.2可編程只讀存儲(chǔ)器（PROM）

PROM不是由廠家生產(chǎn)時(shí)寫(xiě)入信息，而是由開(kāi)發(fā)設(shè)計(jì)人員根據(jù)自己的需要，用電的方法寫(xiě)入，一旦寫(xiě)入后信息不再改變，這類(lèi)PROM只能寫(xiě)入一次。PROM的總體結(jié)構(gòu)與掩模ROM一樣，同樣由存儲(chǔ)矩陣、地址譯碼器和輸出電路組成。不過(guò)在出廠時(shí)已經(jīng)在存儲(chǔ)矩陣的所有交叉點(diǎn)上全部制作了存儲(chǔ)元件，即相當(dāng)于在所有存儲(chǔ)單元中都存入了1。7.2.3可擦的可編程只讀存儲(chǔ)器（EPROM）可擦除的可編程ROM中存儲(chǔ)的數(shù)據(jù)不僅可以由設(shè)計(jì)人員寫(xiě)入信息，而且可以擦除重寫(xiě)幾百次，因而在需要經(jīng)常修改ROM中內(nèi)容的場(chǎng)合它便成為一種比較理想的器件。7.3.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）SRAM電路通常由存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控制電路（也稱(chēng)為輸入／輸出電路）三部分組成。7.3.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）

DRAM動(dòng)態(tài)存儲(chǔ)單元單管動(dòng)態(tài)MOS存儲(chǔ)單元的電路DRAM總體結(jié)構(gòu)為了提高集成度的同時(shí)減少器件引腳的數(shù)目，目前的大容量DRAM多半都采用1位輸入、1位輸出和地址分時(shí)輸出的方式。7.4可編程邏輯器件可編程邏輯器件（PLD）是作為一種通用型器件生產(chǎn)的，然而它的邏輯功能又是由用戶(hù)通過(guò)對(duì)器件編程來(lái)自行設(shè)定。它可以把一個(gè)數(shù)字系統(tǒng)集成在片PLD上，而不必由芯片制造廠去設(shè)計(jì)和制作專(zhuān)用集成芯片。PLD具有通用型器件批量大、成本低和專(zhuān)用型器件構(gòu)成系統(tǒng)體積小、電路可靠等優(yōu)點(diǎn)。7.4.1可編程陣列邏輯器件可編程陣列邏輯器件（PAL），是20世紀(jì)70年代末出現(xiàn)的一種低密度、一次性可編程邏輯器件。最簡(jiǎn)單的PAL電路結(jié)構(gòu)形式包含一個(gè)可編程的與邏輯陣列和一個(gè)固定的或邏輯陣列。7.4.2通用陣列邏輯器件通用陣列邏輯器件（GAL）是繼PAL器件之后，在20世紀(jì)80年代中期推出的一種低密度可編程邏輯器件。它在結(jié)構(gòu)上采用了輸出邏輯宏單元（OLMC）結(jié)構(gòu)形式。在工藝上吸收了E2PROM的浮柵技術(shù)，從而使GAL器件具有可擦除、可重新編程、數(shù)據(jù)可長(zhǎng)期保存和可重新組合結(jié)構(gòu)的特點(diǎn)。因此GAL器件比PAL器件功能更加全面，結(jié)構(gòu)更加靈活，它可取代大部分中、小規(guī)模的數(shù)字成電路和PAL器件，增加了數(shù)字系統(tǒng)設(shè)計(jì)的靈活性。7.4.3復(fù)雜可編程邏輯器件與現(xiàn)場(chǎng)可編程門(mén)陣列復(fù)雜可編程邏輯器件（CPLD）采用CMOSEPROM、E2PROM、FLASH存儲(chǔ)器和SRAM等編程技術(shù)，從而構(gòu)成了高密度、高速度和低功耗的可編程邏輯器件。CPLD的I/O端數(shù)和內(nèi)含觸發(fā)器多達(dá)數(shù)百個(gè)，其集成度遠(yuǎn)遠(yuǎn)高于可編程邏輯器件PAL和GAL。因此，采用CPLD設(shè)計(jì)數(shù)字系統(tǒng)，體積小、功耗低、可靠性高，且有更大的靈活性。CPLD大致可分為兩類(lèi)，一類(lèi)是由GAL器件發(fā)展而來(lái)的，其主體仍是與陣列和宏單元結(jié)構(gòu)，稱(chēng)為CPLD的基本結(jié)構(gòu)；另一類(lèi)是分區(qū)陣列結(jié)構(gòu)的CPLD。生產(chǎn)廠商主要有Xilinx、Altera和Lattice3家公司，其它廠商還有Cypress、Actel等公司。7.5可編程邏輯器件的開(kāi)發(fā)可編程邏輯器件集成度高、速度快、功耗低，結(jié)構(gòu)靈活、使用方便，具有用戶(hù)可定義邏輯功能和加密功能，可以實(shí)現(xiàn)各種邏輯設(shè)計(jì)，是數(shù)字系統(tǒng)設(shè)計(jì)的理想集成電路器件。然而，要使PLD實(shí)現(xiàn)設(shè)計(jì)要求的邏輯功