第12章邏輯門與組合邏輯電路12.1邏輯門電路12.2組合邏輯電路的分析與設(shè)計(jì)方法退出12.3典型組合邏輯電路及其應(yīng)用12.1邏輯門電路12.1.1半導(dǎo)體器件的開關(guān)特性12.1.2基本邏輯門電路電路退出12.1.3TTL集成門電路12.1.4CMOS集成門電路用于實(shí)現(xiàn)基本邏輯功能和某些復(fù)合邏輯功能的單元電路稱為邏輯門電路，簡(jiǎn)稱門電路。12.1.1半導(dǎo)體器件的開關(guān)特性1．半導(dǎo)體二極管的開關(guān)特性當(dāng)輸入電壓UI為高電平UIH時(shí)，二極管VD上所加電壓為正向電壓，二極管導(dǎo)通，導(dǎo)通電壓UD約為0.7v，回路接通。當(dāng)輸入電壓UI為低電平UIL時(shí)，二極管VD上所加電壓小于PN結(jié)的閾值電壓0.5v，二極管截止，回路斷開。2．半導(dǎo)體三極管的開關(guān)特性≥iB≥iBS飽和條件：即：截止條件：Ube≤

0.5

v3．MOS管的開關(guān)特性導(dǎo)通條件：UI

=UIH≥

UtH

截止條件：UI

=UIL≤

UtH

12.1.2基本邏輯門電路1．二極管與門1113.7330010.7030100.7300000.700YBAVY(v)VB(v)VA(v)真值表功能表電路和邏輯符號(hào)表12-1功能表和真值表2．二極管或門1112.7331012.7031102.730000000YBAVY(v)VB(v)VA(v)真值表功能表電路和邏輯符號(hào)表12-2功能表和真值表3．三極管非門（反相器）電路和邏輯符號(hào)表12-3功能表和真值表010.33.61050.3YAUo(v)UI(v)真值表功能表12.1.3TTL集成門電路TTL集成門電路是一種應(yīng)用十分廣泛的數(shù)字集成電路，因其結(jié)構(gòu)中輸入-輸出部分均采用了晶體管，所以稱為晶體管-晶體管邏輯電路（Transistor-TransistorLogic），簡(jiǎn)稱TTL電路。目前應(yīng)用最廣泛的TTL集成門電路是74/54系列，74/54系列數(shù)字集成電路型號(hào)通常由五個(gè)部分組成，如下所示，組成型號(hào)的符號(hào)及含義如表12-4所示。表12-474/54系列數(shù)字集成電路型號(hào)各部分含義快速肖特基FAS快速F日立電器公司HD先進(jìn)低功耗肖特基ALS黑陶雙列直插J先進(jìn)肖特基AS摩托羅拉公司MC塑料雙列直插P低功耗肖特基LS陶瓷雙列直插D肖特基S美國(guó)德州儀器公司SN全密封扁平F低功耗L塑封扁平B高速H陶瓷扁平W器件功能阿拉伯?dāng)?shù)字標(biāo)準(zhǔn)0~+70℃-55~+125℃7454中國(guó)產(chǎn)TTL數(shù)字集成電路CT含義符號(hào)含義符號(hào)含義符號(hào)含義符號(hào)含義符號(hào)封裝形式器件品種器件系列工作溫度范圍廠家（產(chǎn)地）標(biāo)志第5部分第4部分第3部分第2部分第1部分1．TTL與非門1）內(nèi)部電路結(jié)構(gòu)與工作原理多發(fā)射極晶體管VT1和電阻R1構(gòu)成輸入級(jí)，VT2和R2、R3構(gòu)成中間級(jí)，VT3、VT4、VT5和R4、R5構(gòu)成輸出級(jí)。A、B、C為輸入端，其額定輸入高電平為3.6v，低電平為0.3v。表12-5TTL與非門的功能表和真值表01110.33.63.63.6全為高電平10113.60.33.63.611013.63.60.33.610013.60.30.33.611103.63.63.60.310103.60.33.60.311003.63.60.30.310003.60.30.30.3一個(gè)以上輸入為低電平Y(jié)CBAUY(v)UC(v)UB(v)UA(v)真值表功能表輸入情況2）電路型號(hào)與引腳排列常用的74系列集成TTL與非門的型號(hào)有74LS00、74LS10和74LS20，它們分別是4-2輸入與非門、3-3輸入與非門和2-4輸入與非門。上述三種集成電路均為雙列直插14腳封裝，每個(gè)集成電路內(nèi)部的各個(gè)邏輯門相互獨(dú)立，可以單獨(dú)使用，互不影響，全部門電路共用一個(gè)電源端和接地端。2．其它TTL門電路1）TTL與、或、非門和其它復(fù)合邏輯門電路2）TTL集電極開路門和三態(tài)門將兩個(gè)以上門電路的輸出端直接相連的做法稱為“線與”。所以普通的TTL門電路是不允許“線與”的。為此，將傳統(tǒng)的TTL與非門電路輸出級(jí)的負(fù)載管取消，便可以直接“線與”。三態(tài)門又簡(jiǎn)稱為TSL（Three-StateLogic）門，所謂三態(tài)就是指這種類型門電路的輸出在正常的0和1之外，還有一個(gè)高阻狀態(tài)。當(dāng)三態(tài)門為高阻狀態(tài)時(shí)，其輸出端相當(dāng)于完全脫離電路，對(duì)電路上的其它元器件不產(chǎn)生任何影響。3．TTL數(shù)字集成電路主要參數(shù)及使用注意事項(xiàng)1）TTL集成電路主要參數(shù)與技術(shù)指標(biāo)（1）TTL與非門電壓傳輸特性2）TTL與非門主要參數(shù)輸出高電平UOH與非門處于截止?fàn)顟B(tài)（AB段）時(shí)的輸出電平，典型值為3.6v。輸出低電平UOL與非門處于導(dǎo)通狀態(tài)（DE段）時(shí)的輸出電平，典型值為0.3v。開門電平UON保證與非門能夠穩(wěn)定可靠地工作于導(dǎo)通狀態(tài)時(shí)的最低輸入電平值，典型值為1.8v。關(guān)門電平UOFF保證與非門輸出高電平不低于額定高電平UOH的90%時(shí)，輸入電壓的最高電平值，典型值為0.8v。高電平噪聲容限UNH額定輸入高電平UIH和開門電平UON之間的差值。低電平噪聲容限UNL關(guān)門電平UOFF和額定輸入低電平UIL之間的差值。高電平噪聲容限UNH和低電平噪聲容限UNL反映了與非門輸入端的抗干擾能力。其值越大，表明抗干擾能力越強(qiáng)。輸入端短路電流IIL也稱為輸入低電平電流。當(dāng)與非門的全部輸入端并聯(lián)接地，流出門電路輸入端的電流值。典型值為1.6mA。輸入漏電流IIH也稱為輸入高電平電流。當(dāng)與非門的任意一個(gè)輸入端接高電平，其余輸入端懸空時(shí)，流過該輸入端的電流值。典型值為40μA。輸出高電平電流IOH當(dāng)與非門工作在關(guān)門狀態(tài)，保證與非門輸出高電平不低于額定高電平UOH的90%時(shí)，可以流出門電路輸出端的最大電流。典型值為0.4mA。該參數(shù)表明了門電路帶拉電流負(fù)載的能力。輸出低電平電流IOL當(dāng)與非門工作在開門狀態(tài)，保證與非門穩(wěn)定輸出為額定低電平時(shí)，可以流入門電路輸出端的最大電流。典型值為16mA。該參數(shù)表明了門電路帶灌電流負(fù)載的能力。從數(shù)值上可以看出，標(biāo)準(zhǔn)系列與非門帶灌電流負(fù)載的能力要遠(yuǎn)大于帶拉電流負(fù)載的能力。扇出系數(shù)N在保證能夠正常工作的前提下，門電路的輸出端可以連接的同型號(hào)門電路的數(shù)目。平均傳輸延遲時(shí)間tpd與非門的輸入和輸出信號(hào)之間有一定的時(shí)間延遲，圖中tPHL稱為導(dǎo)通延遲時(shí)間，tPLH稱為截止延遲時(shí)間，兩者的平均值就是平均傳輸延遲時(shí)間tpd。平均傳輸延遲時(shí)間tpd反映了門電路的開關(guān)速度，其值越小，開關(guān)速度越快。典型值為10nS。平均功耗P平均功耗是指門電路在輸出端空載的情況下，處于開門狀態(tài)和關(guān)門狀態(tài)功耗的平均值。該參數(shù)表明了門電路的靜態(tài)功率消耗，其值越小越好。典型值為10mW。我們希望門電路既能夠延遲時(shí)間短又能平均功耗低，但在現(xiàn)實(shí)中這往往是矛盾的，高速門電路往往功耗大，功耗小則延遲時(shí)間長(zhǎng)。所以在應(yīng)用中應(yīng)該根據(jù)實(shí)際需要考慮其綜合性能。2）TTL數(shù)字集成電路使用注意事項(xiàng)首先要注意根據(jù)使用的環(huán)境溫度選擇合適的系列，一般民用產(chǎn)品選74系列即可，對(duì)使用環(huán)境溫度變化較大，超出0~+70℃范圍的，則需要選擇54系列。其次應(yīng)注意門電路的扇出系數(shù)，門電路的輸出端所接負(fù)載不能超過規(guī)定的扇出系數(shù)。最后尤其需要注意多余輸入端的處理，對(duì)于不同種類的TTL門電路，多余輸入端的處理方法不盡相同。12.1.4CMOS集成門電路

MOS管是金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管的簡(jiǎn)稱。根據(jù)導(dǎo)電溝道的不同，MOS管分為NMOS管和PMOS管，所謂CMOS是由增強(qiáng)型NMOS管和PMOS采用并聯(lián)或串聯(lián)的方式構(gòu)成的互補(bǔ)型（Complementary）MOS器件，簡(jiǎn)稱為CMOS器件。CMOS工藝具有工藝簡(jiǎn)單、功耗低、集成度高、電源適應(yīng)范圍寬和抗干擾能力強(qiáng)等特點(diǎn)，非常適合制作大規(guī)模集成電路。1．CMOS反相器CMOS反相器是最典型的CMOS單元電路，由一個(gè)N溝道增強(qiáng)型MOS管VT1和一個(gè)P溝道增強(qiáng)型MOS管VT2構(gòu)成，其中VT1作為開關(guān)管，VT2作為負(fù)載管。從圖中的電壓傳輸特性曲線可以看出，該電路具有反相器的邏輯功能。由于該曲線中沒有線性區(qū)，和TTL與非門相比具有較強(qiáng)的抗干擾能力。2．CMOS與非門兩輸入CMOS與非門由兩個(gè)CMOS反相器構(gòu)成，圖中VT1和VT3兩個(gè)NMOS管串聯(lián)作為開關(guān)管，VT2和VT4兩個(gè)PMOS并聯(lián)作為負(fù)載管，只有當(dāng)兩個(gè)輸入端均輸入高電平時(shí)，VT1和VT3才能同時(shí)導(dǎo)通，輸出為低電平，其余情況下VT1和VT3不能同時(shí)導(dǎo)通，輸出為高電平，實(shí)現(xiàn)與非邏輯功能。3．CMOS傳輸門傳輸門是CMOS電路特有的一種類型，由NMOS管VT1和PMOS管VT2并聯(lián)組成。因?yàn)镸OS管的結(jié)構(gòu)是對(duì)稱的，源極和漏極可以互換使用，所以CMOS傳輸門具有雙向性，又稱為雙向開關(guān)。傳輸門不僅可以傳輸數(shù)字信號(hào)，亦可以傳輸模擬信號(hào)，所以傳輸門也可以做成模擬開關(guān)。4．CMOS邏輯門系列與使用注意事項(xiàng)表12-64000系列數(shù)字集成電路型號(hào)各部分含義例如：-55~+125℃M日本東芝公司TC-55~+85℃R摩托羅拉公司MC-40~+85℃E美國(guó)RCA公司CD0~+70℃C器件功能阿拉伯?dāng)?shù)字系列代號(hào)4045145中國(guó)產(chǎn)CMOS數(shù)字集成電路CC含義符號(hào)含義符號(hào)含義符號(hào)含義符號(hào)工作溫度范圍器件品種器件系列廠家（產(chǎn)地）標(biāo)志第4部分第3部分第2部分第1部分54/74C系列是一種與TTL54/74系列相應(yīng)型號(hào)集成電路的邏輯功能、管腳排列相一致的CMOS數(shù)字集成電路，本系列器件的符號(hào)及意義與54/74系列TTL數(shù)字集成電路相同。其中又細(xì)分為普通系列54/74C××，高速系列54/74HC××和54/74HCT××，先進(jìn)系列54/74AC××和54/74ACT××等。CMOS數(shù)字集成電路由于其結(jié)構(gòu)的特殊性，在其柵極和襯底之間是一層很薄的SiO2絕緣層，很容易受到靜電的影響而被擊穿。所以在使用時(shí)一定要注意靜電的防護(hù)，對(duì)多余的輸入端一定要妥善處理，絕不允許懸空。12.2組合邏輯電路的分析與設(shè)計(jì)方法

12.2.1組合邏輯電路的分析方法12.2.2組合邏輯電路的設(shè)計(jì)方法退出12.2.1組合邏輯電路的分析方法

數(shù)字電路按照電路的邏輯功能特點(diǎn)可以分為組合邏輯電路和時(shí)序邏輯電路兩種基本類型。組合邏輯電路的輸出狀態(tài)在任何時(shí)候都僅取決于該時(shí)刻輸入信號(hào)的組合，而與此前電路的狀態(tài)無關(guān)。組合邏輯電路的分析就是通過分析找出給定電路的輸入輸出變量之間的邏輯關(guān)系，以說明其邏輯功能。其步驟為：（1）寫表達(dá)式。根據(jù)給定電路的邏輯圖寫出邏輯函數(shù)表達(dá)式。（2）化簡(jiǎn)。根據(jù)需要，對(duì)寫出的函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)或變換，得出習(xí)慣的最簡(jiǎn)表達(dá)式。（3）列真值表。根據(jù)表達(dá)式列出函數(shù)的真值表。（4）說明邏輯功能。根據(jù)真值表和邏輯函數(shù)表達(dá)式，用文字說明電路的邏輯功能。【例12-1】分析圖12-17所示組合邏輯電路的功能。解：（1）寫表達(dá)式根據(jù)邏輯圖寫出邏輯函數(shù)表達(dá)式：（2）化簡(jiǎn)Si的表達(dá)式不需要化簡(jiǎn)。將Ci的表達(dá)式化為最簡(jiǎn)與或式：（3）列真值表1111110011101010100110110010100110000000CiSiCi-1BiAi4）說明邏輯功能從真值表可以看出，該電路可以實(shí)現(xiàn)三個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算，Si為本位和，Ci為進(jìn)位。如果把Ci-1看成是低位的進(jìn)位，則該電路就是一個(gè)一位二進(jìn)制全加器。12.2.2組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)是電路分析的逆過程。是根據(jù)給定的邏輯要求設(shè)計(jì)出合適的電路，其主要步驟如下：（1）分析要求根據(jù)課題給定的條件，決定輸入、輸出的邏輯變量的數(shù)量、名稱，并定義各變量為0和1時(shí)的邏輯意義。（2）列真值表根據(jù)設(shè)定的輸入、輸出變量和給定的邏輯關(guān)系，列出真值表。（3）寫表達(dá)式根據(jù)真值表列出邏輯函數(shù)的表達(dá)式。（4）化簡(jiǎn)根據(jù)要求，將所得表達(dá)式化為指定形式的最簡(jiǎn)式。（5）畫邏輯圖根據(jù)最后的表達(dá)式，畫出對(duì)應(yīng)的邏輯圖?！纠?2-2】用與非門設(shè)計(jì)一個(gè)三人表決電路。解：（1）分析要求令三個(gè)輸入變量分別為A、B、C，當(dāng)輸入1時(shí)表示同意，輸入0時(shí)表示不同意；輸出變量為Y，1表示被通過，0表示被否決。（2）列真值表11111011110100011110001001000000YCBA（3）寫表達(dá)式（4）化簡(jiǎn)將最簡(jiǎn)與或式化成最簡(jiǎn)與非—與非表達(dá)式：（5）畫邏輯圖12.3典型組合邏輯電路及其應(yīng)用

12.3.1編碼器12.3.2譯碼器退出12.3.3數(shù)據(jù)選擇器12.3.4設(shè)計(jì)一般組合邏輯電路的方法12.3.1編碼器在數(shù)字系統(tǒng)中，用一組二進(jìn)制代碼表示某一信息的過程稱為編碼，實(shí)現(xiàn)編碼功能的組合邏輯電路稱為編碼器。1．二進(jìn)制編碼器二進(jìn)制編碼器是將2n個(gè)信號(hào)進(jìn)行編碼，變成n位二進(jìn)制代碼的電路。表12-9三位二進(jìn)制編碼器編碼表111011101001110010100000Y0Y1Y2輸出輸入2．優(yōu)先編碼器所謂優(yōu)先編碼就是當(dāng)編碼器的輸入端發(fā)生多個(gè)信號(hào)同時(shí)輸入的情況時(shí)，電路只對(duì)其中優(yōu)先級(jí)別最高的一個(gè)信號(hào)進(jìn)行編碼，而對(duì)其余信號(hào)不予理會(huì)。具有這種功能的編碼器稱為優(yōu)先編碼器。圖示即為集成優(yōu)先編碼器74LS148的引腳排列和邏輯功能。表12-10集成8線-3線優(yōu)先編碼器74LS148真值表1011101111111010011×0111111010101××011111010001×××01111010110××××0111010010×××××011010100××××××01010000×××××××000111111111111011111××××××××1輸出輸入3．二—十進(jìn)制編碼器將十進(jìn)制數(shù)的十個(gè)數(shù)碼0~9編成二進(jìn)制代碼的邏輯電路稱為二—十進(jìn)制編碼器。其工作原理與二進(jìn)制編碼器的工作原理相似。與二進(jìn)制編碼器一樣，集成二—十進(jìn)制編碼器基本上都是優(yōu)先編碼器。集成8421BCD碼優(yōu)先編碼器74LS147的引腳排列如圖12-21所示。12.3.2譯碼器譯碼是編碼的逆過程，將二進(jìn)制代碼的特定含義翻譯過來的過程稱為譯碼，實(shí)現(xiàn)譯碼的電路稱為譯碼器。1．二進(jìn)制譯碼器常用的3位二進(jìn)制集成TTL譯碼器的型號(hào)有74LS138，其引腳排列和邏輯功能如圖12-22所示。表12-1174LS138真值表0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×A0A1A2數(shù)據(jù)輸入選通控制輸出輸入2．二—十進(jìn)制譯碼器把二—十進(jìn)制代碼翻譯成對(duì)應(yīng)的10個(gè)十進(jìn)制輸出信號(hào)的電路稱為二—十進(jìn)制譯碼器。常見的二—十進(jìn)制譯碼器是8421BCD碼譯碼器，這類譯碼器有4根輸入線、10根輸出線，所以又稱為4線-10線譯碼器。集成TTL8421BCD碼譯碼器有74LS42。表12-1274LS42邏輯功能真值表01111111111001101111111100011101111111111011101111110110111101111110101111101111001011111101111100111111101101001111111101100011111111100000A0A1A2A3輸出輸入3．顯示譯碼器1）數(shù)碼顯示器常見的數(shù)碼顯示器有發(fā)光半導(dǎo)體（LED）數(shù)碼顯示管和液晶（LCD）顯示器。LED數(shù)碼顯示管的常見形態(tài)是7段數(shù)碼顯示管，將需要顯示的十進(jìn)制數(shù)分成7段，用7個(gè)LED組合封裝在一起，字形如圖所示。2）集成顯示譯碼器集成顯示譯碼器的型號(hào)有很多，區(qū)別主要在于電路的結(jié)構(gòu)和驅(qū)動(dòng)方式、顯示字形等方面。TTL7段數(shù)碼顯示譯碼器74LS248的引腳排列及應(yīng)用電路如圖12-25所示。表12-13集成7段顯示譯碼器75LS248真值表00000000××××××0000000000000111111111×××××0000000011111×115111100010111×114110100111011×113110001010011×112100110011101×111101100010101×110110111111001×19111111110001×18000011111110×17111110110110×16110110111010×15110011010010×14100111111100×13101101110100×12000011011000×11011111110000110gfedcbaA0A1A2A3輸出輸入十進(jìn)制數(shù)及功能12.3.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱為多路開關(guān)，其作用是通過控制信號(hào)的作用，從多路輸入數(shù)據(jù)中選擇一路作為輸出數(shù)據(jù)。1．4選1數(shù)據(jù)選擇器4選1數(shù)據(jù)選擇器有4個(gè)數(shù)據(jù)輸入端D0、D1、D2和D3，一個(gè)數(shù)據(jù)輸出端Y，兩個(gè)選擇控制信號(hào)A1和A0。當(dāng)A1A0分別為00、01、10和11時(shí)，輸出端Y分別等于D0、D1、D2和D3。所以，A1和A0又稱為地址碼或地址控制信號(hào)。據(jù)此可列出4選1數(shù)據(jù)選擇器的真值表如表12-15所示，并根據(jù)真值表寫出4選1數(shù)據(jù)選擇器的邏輯表達(dá)式。表12-154選1數(shù)據(jù)選擇器真值表D311D3D201D2D110D1D000D0YA0A1D輸出輸入4選1數(shù)據(jù)選擇器的邏輯表達(dá)式：4選1數(shù)據(jù)選擇器的邏輯圖2．集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器的規(guī)格品種較多，常用的有集成4選1數(shù)據(jù)選擇器74LS153和集成8選1數(shù)據(jù)選擇器74LS151，圖12-27所示為引腳排列圖。74LS153是集成雙4選1數(shù)據(jù)選擇器，74LS151是集成8選1數(shù)據(jù)選擇器。12.3.4設(shè)計(jì)一般組合邏輯電路的方法大規(guī)模集成電路（LSI）和中規(guī)模集成電路（MSI）具有體積小、可靠性高等優(yōu)點(diǎn)。在設(shè)計(jì)一般組合邏輯電路時(shí)，使用現(xiàn)有的中規(guī)模集成電路進(jìn)行設(shè)計(jì)，將使電路所需的集成電路用量減少，連線簡(jiǎn)化，從而使電路的成本降低、可靠性提高。1．利用譯碼器設(shè)計(jì)一般組合邏輯電路任何邏輯函數(shù)都可以寫成標(biāo)準(zhǔn)與或式，即最小項(xiàng)之和的形式。而n位二進(jìn)制譯碼器實(shí)際上一個(gè)n變量最小項(xiàng)輸出器。這樣我們就可以利用集成n位二進(jìn)制譯碼器實(shí)現(xiàn)任意n變量的組合邏輯函數(shù)?！纠?2-3】用74LS138設(shè)計(jì)一個(gè)實(shí)現(xiàn)邏輯函數(shù)的組合邏輯電路。解：首先將所需邏輯函數(shù)化為標(biāo)準(zhǔn)與或式。確定所設(shè)計(jì)電路的輸入變量A、B、C與74LS138的輸入端A2、A1、A0的關(guān)系。令A(yù)2=A、A1=B、A0=C。因?yàn)?4LS138的輸出為低電平有效，無法直接實(shí)現(xiàn)標(biāo)準(zhǔn)與或式，所以要先將標(biāo)準(zhǔn)與或式兩次求反，變換成“與非—與