CAN總線智能傳感器節(jié)點的設(shè)計方法，并給出其硬件原理圖和初始化程序。局域網(wǎng)（CAN）的國際標準（ISO11898）。CAN總線系統(tǒng)中現(xiàn)場數(shù)傳感器完成，目前，帶有CAN總線接口的點電路，在普通傳感器基礎(chǔ)上形成可接收8路模擬量輸入和智能傳感器節(jié)點。82527是Intel公司生產(chǎn)的獨立CAN總線控制器，可通過并行總線與Intel可完成報文濾波。82527采用CHM度為-44～+125℃,其引腳的排列和定義參見參考文獻[1]。（1）82527的時鐘信號（2）82527的工作模式82527的寄存器地址為00～FFH.下面根據(jù)需要對寄存器給予介紹?！蹩刂萍拇嫫鳎?0H）：76543210000IE——中斷允許位，高電平有效。□CPU接口寄存器（02H）：765432100RSTST——硬件復位狀態(tài)位。該位由82527寫入，為1不允許對82527訪問；為0時允許對82527訪問。MCLK=SCLK。PWD——掉電模式使能位，高電平有效。SLEEP——睡眠模式使能位，高電平有效。CEN——時鐘輸出允許位，高電平有效。識符的相應(yīng)位必須匹配；為0時，不必匹配。置1的報文寄存器，其作用與□相同。76543210000□總線配置寄存器（2FH）：COBY——旁路輸入比較器標志位，高電平有效。器同相端。76543210）；BRP——波特率分頻位場，編程值0～63。76543210）：SPL——采樣模式標志位。1表示每位采樣3次；TSEG1——時間段1位場，編程值2～15。波特率=XTAL/[(DSC+1)*(BRP+1)*（3+TSEG1+TSEG2）]□報文寄存器（把每個寄存器的第1字節(jié)地址作為基址BASE）。7654321001NEWDATMSGVAL——報文寄存器有效標志位，高電平有效。10置位，01復位。TXIE——發(fā)送中斷允許標志位，高電平有效。10置位，01復位。RXIE——接收中斷允許標志位，高電平有效，10置位，01復位。INTPND——中斷申請標志位，高電平有效。10置位，01復位。RMTPND——遠程幀申請標志位，高電平有效。10置位，01復位。TXRQST——請求發(fā)送標志位，高電平有效。10置位，01復位。被新報文覆蓋，01表示未覆蓋。01報文可發(fā)送。NEWDAT——新數(shù)據(jù)標志位。10表示向寄存器寫入了新數(shù)據(jù)，01表示無新數(shù)據(jù)寫入。存儲報文標識符。76543210保留□報文配置寄存器（BASE+6）DLC——數(shù)據(jù)長度編碼，編程值0～8。DIR——方向標志位。1發(fā)送，0接收。XTD——標準/擴展標識符標志位。1擴展標識符，0標準標識符。□數(shù)據(jù)寄存器（BASE+7-BASE+14）82527存儲報文時，8個數(shù)據(jù)字節(jié)均被寫入，未用到的字節(jié)數(shù)據(jù)是隨機的。智能節(jié)點的電路如圖1所示（圖中6264在硬件設(shè)計中，由ADC0809完成對8路模擬線間的接口，提高接收和發(fā)送能力?？筛鶕?jù)需要儲器。82527的初始化程序如下：MOVA00HMOVDPTR0FF00HMOVA41HMOVDPTR0FF2FHMOVA48H效MOVDPTR0FF3FH；MOVA43H；MOVDPTR0FF4FHMOVA0EAHMOVA01HMOVDPTR0FF10H；MOVA55H；···MOVDPTR0FFF0H；MOVA55H；MOVR006H；MOVDPTR0FF06H；MOVA0FFH；MOVDPTR0FF16H；MOVDPTR0FF00H；MOVA00H；通信等特點，在工業(yè)控制領(lǐng)域得到了廣泛響應(yīng)。目前已絡(luò)通信協(xié)議（LonTalk協(xié)議）為一體的芯片。采用該芯片構(gòu)成的Lonworks現(xiàn)場總線控制網(wǎng)絡(luò)中起著舉足輕重的作用，它能使現(xiàn)場通信，快速地交換信息，以滿足系統(tǒng)實時監(jiān)控的要因此研究和開發(fā)基于神經(jīng)元芯片的多點I/O的智能節(jié)點，是一項有意義的工作。NeuronC芯片既是Lonworks技術(shù)的核心也是智能時具有通信和控制功能?；谏窠?jīng)元芯片開發(fā)的智能節(jié)點具有結(jié)構(gòu)簡單、成本低等優(yōu)勢法可分為兩種1）基于控制模塊的硬件設(shè)計方法。采用這一方法的優(yōu)勢是可縮短產(chǎn)品的開發(fā)周期，因為控制模塊通常都集成了神經(jīng)元芯片、F器、收發(fā)器以及RAM等，用戶只需設(shè)計自己的應(yīng)用電路即可完成節(jié)點開發(fā)。（2）基于收發(fā)器的硬件電路設(shè)計方法。采用這一方法可以降低節(jié)點成本，提高要求都較高。節(jié)點采用主、背板結(jié)構(gòu)。主板上集成有控制電路、通信電路和大增強，對于節(jié)點應(yīng)用程序的開發(fā)也更為靈活?？刂齐娐分饕缮窠?jīng)元芯片，主背板接口電路和片外存儲器等器件功能如下：節(jié)點的控制、實施與Lon網(wǎng)的通信、支持對現(xiàn)場信息的輸（2）片外存儲器采用Atmel公司生產(chǎn)的AT29C256（FLASH（3）主、背板接口電路用于主板與多點I/O模塊的電氣連接。Echelon公司和其他開發(fā)商均提供了用于多種通信介質(zhì)的收發(fā)器點采用Echelon公司生產(chǎn)的適用于雙絞線傳輸介質(zhì)的FTT-1晶振電路為3150神經(jīng)元芯片提供工作時鐘。復位電路用于在智能節(jié)點上電時產(chǎn)生復位操作。另外節(jié)點的可靠性和穩(wěn)定性。固件狀態(tài)有指示作用。包括多點模擬模塊設(shè)計和多點數(shù)字模塊設(shè)計。 CLK是維持模/數(shù)轉(zhuǎn)換正常工作的時鐘。值得注意的是，時鐘信號頻率較高，任何一點干擾都可能影響模塊的正常工作。在CLK故在模/數(shù)芯片的參考電壓邊上接了一支0.1μ展，模塊具16路數(shù)字輸入通道、15路數(shù)字輸出通道和3NeuronC3150的IO0～IO3定義為NibbleOutput方式，即半字節(jié)輸IO_0outputnibbleio_mIO_4inputbitio_tWhen(timer_expires(t_cir{inti;bitI_num,temp[15];//定義循環(huán)變量通道狀態(tài)數(shù)組初始化通道號temp[i]=(io_in(io_tmp)==ON)?1:0)}}//讀通道狀態(tài)并存入以保持，直到下一次電平轉(zhuǎn)換。為了滿足15路并信號加以協(xié)調(diào)。通過實驗，證明此電路能夠完全滿足設(shè)計要求。在NeuronC源時鐘信號，IO9輸出串