FPGA數(shù)字系統(tǒng)設(shè)計(jì)（FPGADigitalSystemDesign）課程基本信息課程編號(hào)：04021556課程總學(xué)時(shí)：48實(shí)驗(yàn)學(xué)時(shí)：14學(xué)時(shí)課程性質(zhì)：必修課程屬性:專業(yè)類開設(shè)學(xué)期：第7學(xué)期適用專業(yè)：電子信息工程對(duì)先修的要求：電路、數(shù)字電子技術(shù)對(duì)后續(xù)的支撐：FPGA數(shù)字系統(tǒng)課程設(shè)計(jì)，畢業(yè)設(shè)計(jì)一、課程的教學(xué)理念、性質(zhì)、目標(biāo)和任務(wù)現(xiàn)場(chǎng)可編程門陣列（FPGA）是主要的可編程硬件平臺(tái)之一，在工農(nóng)業(yè)、國(guó)防、交通、民用等各個(gè)領(lǐng)域得到廣泛應(yīng)用?！禙PGA數(shù)字系統(tǒng)設(shè)計(jì)》是電子信息工程專業(yè)的必修專業(yè)課程，本課程以FPGA系列產(chǎn)品為對(duì)象，講授FPGA數(shù)字系統(tǒng)設(shè)計(jì)基本概念、常用EDA軟件及可編程邏輯器件、VHDL硬件描述語言的基本語法規(guī)則、基本數(shù)字電路的VHDL語言描述、基于VHDL語言的數(shù)字系統(tǒng)設(shè)計(jì)。通過本課程的學(xué)習(xí)，使學(xué)生熟悉基于FPGA的電子系統(tǒng)設(shè)計(jì)方法，掌握相關(guān)設(shè)計(jì)語言、開發(fā)流程及工具，獲得FPGA設(shè)計(jì)的基本知識(shí)和基本技能，培養(yǎng)學(xué)生利用FPGA進(jìn)行電子系統(tǒng)設(shè)計(jì)和開發(fā)的能力，培養(yǎng)學(xué)生理論聯(lián)系實(shí)際的能力，培養(yǎng)學(xué)生的創(chuàng)新能力以及綜合運(yùn)用基礎(chǔ)知識(shí)的實(shí)踐動(dòng)手能力，為后續(xù)其它課程、畢業(yè)設(shè)計(jì)，以及將來工作奠定堅(jiān)實(shí)的基礎(chǔ)。本課程的任務(wù)主要是通過理論教學(xué)和實(shí)驗(yàn)教學(xué)相結(jié)合的方式，使學(xué)生熟悉基于FPGA設(shè)計(jì)數(shù)字硬件電路系統(tǒng)的相關(guān)概念、原理和技術(shù)，熟練掌握常用FPGA技術(shù)的設(shè)計(jì)思想和方法，并具有動(dòng)手設(shè)計(jì)簡(jiǎn)單數(shù)字電子系統(tǒng)的能力。二、課程目標(biāo)及對(duì)畢業(yè)要求指標(biāo)點(diǎn)的支撐序號(hào)課程目標(biāo)支撐畢業(yè)要求指標(biāo)點(diǎn)畢業(yè)要求1理解FPGA概念，掌握FPGA的結(jié)構(gòu)和工作原理。熟悉FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。指標(biāo)點(diǎn)11.122掌握VHDL語言的基本架構(gòu)、語法規(guī)則，學(xué)會(huì)使用VHDL語言設(shè)計(jì)基本數(shù)字電路。掌握基于QuartusII軟件的常用數(shù)字電路仿真及實(shí)現(xiàn)。指標(biāo)點(diǎn)3.133掌握FPGA的開發(fā)與設(shè)計(jì)方法，掌握QuartusII等專業(yè)軟件的綜合運(yùn)用，熟悉軟件的使用局限性。指標(biāo)點(diǎn)4.144具備簡(jiǎn)單FPGA數(shù)字應(yīng)用系統(tǒng)設(shè)計(jì)能力。能根據(jù)具體指標(biāo)要求，設(shè)計(jì)系統(tǒng)實(shí)現(xiàn)方案。指標(biāo)點(diǎn)2.311三、教學(xué)內(nèi)容及進(jìn)度安排（一）理論教學(xué)序號(hào)教學(xué)內(nèi)容學(xué)生學(xué)習(xí)預(yù)期成果課內(nèi)學(xué)時(shí)教學(xué)方式支撐課程目標(biāo)1FPGA技術(shù)的涵義、FPGA技術(shù)的發(fā)展歷程、FPGA技術(shù)的主要內(nèi)容、FPGA軟件系統(tǒng)的構(gòu)成、FPGA發(fā)展趨勢(shì)、FPGA的工程設(shè)計(jì)流程。了解可編程邏輯器件的發(fā)展歷程、應(yīng)用領(lǐng)域、及未來發(fā)展方向；掌握FPGA基本概念和結(jié)構(gòu)特點(diǎn)。4課堂教學(xué)和學(xué)生課外學(xué)習(xí)相結(jié)合，學(xué)生課外查閱資料，了解FPGA的最新技術(shù)，了解SoC、SOPC開發(fā)的基本概念。目標(biāo)12可編程邏輯器件概述、CPLD、FPGA、ISP邏輯器件、FPGA和CPLD的開發(fā)應(yīng)用選擇。熟悉FPGA器件的基本結(jié)構(gòu)及主要性能指標(biāo)。4課堂教學(xué)，PPT為主，結(jié)合各大主流公司網(wǎng)站材料講解目標(biāo)13VHDL程序基本結(jié)構(gòu)、VHDL語言要素掌握VHDL可編程邏輯設(shè)計(jì)的基本概念和方法。6課堂PPT講解+代碼演示目標(biāo)24VHDL順序語句掌握VHDL硬件描述語言的基本語法結(jié)構(gòu)。4課堂PPT講解+代碼演示目標(biāo)25VHDL并行語句掌握VHDL硬件描述語言的基本語法結(jié)構(gòu)。4課堂PPT講解+代碼演示目標(biāo)26子程序、庫(kù)、程序包及其他、VHDL描述風(fēng)格了解VHDL的描述風(fēng)格，掌握VHDL的基本結(jié)構(gòu)2課堂PPT講解+代碼演示目標(biāo)27組合邏輯電路設(shè)計(jì)方法；典型組合邏輯電路的分析與設(shè)計(jì)；組合邏輯電路設(shè)計(jì)實(shí)例。理解組合邏輯電路的概念和特點(diǎn)；掌握典型組合邏輯電路的設(shè)計(jì)方法。3課堂案例教學(xué)，課后學(xué)生完成組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)內(nèi)容的預(yù)習(xí)和VHDL程序編寫工作。目標(biāo)28時(shí)序邏輯電路設(shè)計(jì)方法；典型時(shí)序邏輯電路的分析與設(shè)計(jì)；電路設(shè)計(jì)中的時(shí)序問題；時(shí)序邏輯電路設(shè)計(jì)實(shí)例掌握典型時(shí)序邏輯電路的設(shè)計(jì)方法；熟悉毛刺消除的方法。3課堂案例教學(xué)，課后學(xué)生完成時(shí)序邏輯電路設(shè)計(jì)實(shí)驗(yàn)內(nèi)容預(yù)習(xí)，完成實(shí)驗(yàn)程序編寫和初步調(diào)試、仿真。目標(biāo)29開發(fā)環(huán)境QuartusⅡ；仿真軟件ModelSim；采用QuartusⅡ進(jìn)行系統(tǒng)設(shè)計(jì)的流程；QuartusⅡ的設(shè)計(jì)實(shí)例。熟悉QuartusⅡ開發(fā)環(huán)境和仿真工具；掌握基于QuartusⅡ進(jìn)行系統(tǒng)設(shè)計(jì)的方法和流程。2課堂講解QuartusⅡ使用方法；學(xué)生課后練習(xí)使用QuartusⅡ，查閱資料了解ModelSim功能及使用方法。目標(biāo)310FPGA綜合應(yīng)用實(shí)例熟悉FPGA的綜合開發(fā)流程，能進(jìn)行簡(jiǎn)單系統(tǒng)的開發(fā)設(shè)計(jì)。2案例教學(xué)目標(biāo)4（二）實(shí)驗(yàn)教學(xué)序號(hào)實(shí)驗(yàn)名稱學(xué)時(shí)實(shí)驗(yàn)教學(xué)內(nèi)容學(xué)習(xí)要求支撐課程目標(biāo)1實(shí)驗(yàn)1：FPGA工具基本操作與應(yīng)用2運(yùn)行QUARTUSII軟件，設(shè)計(jì)D觸發(fā)器通過D觸發(fā)器的設(shè)計(jì)，掌握QuartusII設(shè)計(jì)工具進(jìn)行電子設(shè)計(jì)的基本流程；了解可編程器件設(shè)計(jì)的全過程。目標(biāo)32實(shí)驗(yàn)2：8位加法器的設(shè)計(jì)3設(shè)計(jì)并調(diào)試一個(gè)由兩個(gè)4位二進(jìn)制并行加法器級(jí)聯(lián)而成的8位二進(jìn)制并行加法器，并用實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證。學(xué)習(xí)QuartusⅡ軟件的基本使用方法；學(xué)習(xí)FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)的基本使用方法；了解VHDL程序的基本結(jié)構(gòu)。目標(biāo)43實(shí)驗(yàn)3：序列檢測(cè)器的設(shè)計(jì)3設(shè)計(jì)一個(gè)8位的序列檢測(cè)器，在檢測(cè)過程中，任何一位不相等都將回到初始狀態(tài)重新開始檢測(cè)；當(dāng)一串待檢測(cè)的串行數(shù)據(jù)進(jìn)入檢測(cè)器后，若此數(shù)在每一位的連續(xù)檢測(cè)中都與預(yù)置的密碼數(shù)相同，則輸出“A”，否則輸出“B”。用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證。熟悉QuartusⅡ軟件的基本使用方法；掌握FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)的基本使用方法；學(xué)習(xí)VHDL程序中數(shù)據(jù)對(duì)象、數(shù)據(jù)類型、順序語句和并行語句的綜合使用。目標(biāo)44實(shí)驗(yàn)4：7段數(shù)碼顯示譯碼器設(shè)計(jì)3寫出七段譯碼器和具有清除端、使能端，計(jì)數(shù)范圍為0~999的計(jì)數(shù)器的VHDL源程序，編譯通過；進(jìn)行波形仿真；選定器件、映射管腳、編譯、下載。掌握VHDL進(jìn)行EDA設(shè)計(jì)的基本步驟；掌握用QuartusⅡ進(jìn)行時(shí)序仿真；了解FPGA實(shí)驗(yàn)箱的基本功能。目標(biāo)45實(shí)驗(yàn)5：數(shù)字秒表的設(shè)計(jì)3設(shè)計(jì)并調(diào)試好一個(gè)計(jì)時(shí)范圍為0.01?s～1?h的數(shù)字秒表，并用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件驗(yàn)證。熟悉QuartusⅡ軟件的基本使用方法；熟悉FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)的基本使用方法；掌握VHDL基本邏輯電路的綜合設(shè)計(jì)應(yīng)用。目標(biāo)4四、課程思政本課程融合課程思政內(nèi)容，將德育內(nèi)容融入課程體系。通過融入學(xué)科前沿信息和社會(huì)發(fā)展需求動(dòng)態(tài)，培養(yǎng)學(xué)生的使命感和愛國(guó)主義精神。通過課程任務(wù)驅(qū)動(dòng)項(xiàng)目化訓(xùn)練，培養(yǎng)學(xué)生理論聯(lián)系實(shí)踐能力和實(shí)事求是、科學(xué)嚴(yán)謹(jǐn)?shù)穆殬I(yè)道德感。通過思政教育的有機(jī)融入，使學(xué)生在具備專業(yè)能力的基礎(chǔ)上，樹立正確的人生觀和價(jià)值觀，堅(jiān)定積極健康的理想信念，不忘初心，為祖國(guó)科技發(fā)展而努力學(xué)習(xí)。主要從以下幾個(gè)方面開展課程思政教學(xué)：（1）FPGA的國(guó)產(chǎn)化能力介紹，與發(fā)達(dá)國(guó)家的差距，培養(yǎng)學(xué)生的愛國(guó)情報(bào)國(guó)心。（2）實(shí)驗(yàn)數(shù)據(jù)的客觀記錄與分析，培養(yǎng)學(xué)生的實(shí)事求是科學(xué)態(tài)度。（3）計(jì)數(shù)器設(shè)計(jì)，去抖動(dòng)電路的作用，在做學(xué)問過程中要慮除干擾，排除干擾。（4）數(shù)字時(shí)鐘設(shè)計(jì)，分頻電路的作用，分頻系數(shù)的合適值。欲速則不達(dá)。（5）常用電路設(shè)計(jì)，我國(guó)數(shù)據(jù)傳輸技術(shù)概況，與發(fā)達(dá)國(guó)家對(duì)比，文化自信、道路自信和制度自信。（6）交通燈設(shè)計(jì)，每年交通事故數(shù)據(jù)，遵守規(guī)則的重要性。五、教材及參考資料1.選用教材：（1）理論課教材：EDA技術(shù)及應(yīng)用，第四版，譚會(huì)生編著，西安電子科技大學(xué)出版社，2023年，9787560642499（2）實(shí)驗(yàn)課教材：自編2.參考書：（1）EDA技術(shù)及應(yīng)用，第三版，朱正偉編著，清華大學(xué)出版社，2022年，9787302610458（2）深入淺出玩轉(zhuǎn)FPGA，第四版，吳厚航編著，\o"北京航空航天大學(xué)出版社"北京航空航天大學(xué)出版社，2023年，9787512435476（3）EDA技術(shù)實(shí)用教程-VHDL版，第六版，潘松編著，科學(xué)出版社，2018年，9787030579096（4）VHDL數(shù)字電路設(shè)計(jì)教程，佩德羅尼(VolneiA.Pedroni)，電子工業(yè)出版社，2013，97871211867213.推薦網(wǎng)站（線上資源）：（1）杭州電子科技大學(xué)EDA技術(shù)，/video/av64519516/（2）（3）/content/www/us/en/products/programmable.html六、教學(xué)條件計(jì)算機(jī)、FPGA開發(fā)板、編程下載器、QuartusII軟件等。七、課程考核、考核方式及成績(jī)?cè)u(píng)定序號(hào)課程目標(biāo)（支撐畢業(yè)要求指標(biāo)點(diǎn)）考核內(nèi)容評(píng)價(jià)依據(jù)及成績(jī)比例(%)成績(jī)比例(%)課堂表現(xiàn)作業(yè)實(shí)驗(yàn)期末考試1目標(biāo)1：（支撐畢業(yè)要求指標(biāo)點(diǎn)1.1）FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。20013152目標(biāo)2：（支撐畢業(yè)要求指標(biāo)點(diǎn)3.1）VHDL語言的基本架構(gòu)、語法規(guī)則，VHDL語言設(shè)計(jì)基本數(shù)字電路。基于QuartusII軟件的常用數(shù)字電路仿真及實(shí)現(xiàn)。410214303目標(biāo)3：（支撐畢業(yè)要求指標(biāo)點(diǎn)4.1）FPGA的開發(fā)與設(shè)計(jì)方法，QuartusII等專業(yè)軟件的綜合運(yùn)用，軟件的使用局限性。25221304目標(biāo)4：（支撐畢業(yè)要求指標(biāo)點(diǎn)2.3）FPGA數(shù)字系統(tǒng)設(shè)計(jì)開發(fā)。2561225合計(jì)10201060100（1）課堂表現(xiàn)考核內(nèi)容及評(píng)分標(biāo)準(zhǔn)課程目標(biāo)考核內(nèi)容評(píng)分標(biāo)準(zhǔn)90-100分80-89分70-79分60-69分<60分課程目標(biāo)1（2%）考核學(xué)生預(yù)習(xí)、復(fù)習(xí)、課堂參與情況。遵守課堂紀(jì)律，積極參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于90%；或能回答老師提出的問題，準(zhǔn)確率大于90%遵守課堂紀(jì)律，認(rèn)真參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于80%；或能回答老師提出的問題，準(zhǔn)確率大于80%；遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于70%。遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于60%。遵守課堂紀(jì)律，但不能正常參與課堂教學(xué)活動(dòng)，不能回答老師提出的問題。課程目標(biāo)2（4%）考核學(xué)生預(yù)習(xí)、復(fù)習(xí)、課堂參與情況。遵守課堂紀(jì)律，積極參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于90%；或能回答老師提出的問題，準(zhǔn)確率大于90%遵守課堂紀(jì)律，認(rèn)真參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于80%；或能回答老師提出的問題，準(zhǔn)確率大于80%；遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于70%。遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于60%。遵守課堂紀(jì)律，但不能正常參與課堂教學(xué)活動(dòng)，不能回答老師提出的問題。課程目標(biāo)3（2%）考核學(xué)生預(yù)習(xí)、復(fù)習(xí)、課堂參與情況。遵守課堂紀(jì)律，積極參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于90%；或能回答老師提出的問題，準(zhǔn)確率大于90%遵守課堂紀(jì)律，認(rèn)真參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于80%；或能回答老師提出的問題，準(zhǔn)確率大于80%；遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于70%。遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于60%。遵守課堂紀(jì)律，但不能正常參與課堂教學(xué)活動(dòng)，不能回答老師提出的問題。課程目標(biāo)4（2%）考核學(xué)生預(yù)習(xí)、復(fù)習(xí)、課堂參與情況。遵守課堂紀(jì)律，積極參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于90%；或能回答老師提出的問題，準(zhǔn)確率大于90%遵守課堂紀(jì)律，認(rèn)真參與教學(xué)活動(dòng)，踴躍回答問題，準(zhǔn)確率大于80%；或能回答老師提出的問題，準(zhǔn)確率大于80%；遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于70%。遵守課堂紀(jì)律，上課狀態(tài)一般，能回答老師提出的問題，準(zhǔn)確率大于60%。遵守課堂紀(jì)律，但不能正常參與課堂教學(xué)活動(dòng)，不能回答老師提出的問題。（2）作業(yè)評(píng)分標(biāo)準(zhǔn)成績(jī)課程目標(biāo)優(yōu)秀（90-100分）良好（80-89分）中等（70-79分）及格（60-69分）不及格（<60分）課程目標(biāo)2（10%）按時(shí)上交，書寫規(guī)范工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫較工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果基本正確。按時(shí)上交，書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式基本正確，計(jì)算步驟簡(jiǎn)單，計(jì)算結(jié)果基本正確。不按時(shí)上交書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式不正確，計(jì)算步驟較少，計(jì)算結(jié)果不正確。課程目標(biāo)3（5%）按時(shí)上交，書寫規(guī)范工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫較工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果基本正確。按時(shí)上交，書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式基本正確，計(jì)算步驟簡(jiǎn)單，計(jì)算結(jié)果基本正確。不按時(shí)上交書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式不正確，計(jì)算步驟較少，計(jì)算結(jié)果不正確。課程目標(biāo)4（5%）按時(shí)上交，書寫規(guī)范工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果正確。按時(shí)上交，書寫較工整；運(yùn)用所學(xué)理論知識(shí)和公式正確，計(jì)算步驟較完整，計(jì)算結(jié)果基本正確。按時(shí)上交，書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式基本正確，計(jì)算步驟簡(jiǎn)單，計(jì)算結(jié)果基本正確。不按時(shí)上交書寫潦草；運(yùn)用所學(xué)理論知識(shí)和公式不正確，計(jì)算步驟較少，計(jì)算結(jié)果不正確。每次作業(yè)按百分制評(píng)分，以所有作業(yè)的平均成績(jī)計(jì)入總成績(jī)。（3）實(shí)驗(yàn)環(huán)節(jié)評(píng)分標(biāo)準(zhǔn)成績(jī)課程目標(biāo)優(yōu)秀（90-100分）良好（80-89分）中等（70-79分）及格（60-69分）不及格（<60分）課程目標(biāo)2（2%）實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范、整潔、全面。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能基本準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范整潔。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度較端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果基本正確；考核中能準(zhǔn)確地回答部分問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度不端正；無法獨(dú)立完成實(shí)驗(yàn)操作，實(shí)驗(yàn)結(jié)果不正確；考核中不能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告書寫不規(guī)范。課程目標(biāo)3（2%）實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范、整潔、全面。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能基本準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范整潔。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度較端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果基本正確；考核中能準(zhǔn)確地回答部分問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度不端正；無法獨(dú)立完成實(shí)驗(yàn)操作，實(shí)驗(yàn)結(jié)果不正確；考核中不能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告書寫不規(guī)范。課程目標(biāo)4（6%）實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范、整潔、全面。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作規(guī)范、實(shí)驗(yàn)結(jié)果正確；考核中能基本準(zhǔn)確地回答全部問題；實(shí)驗(yàn)報(bào)告撰寫規(guī)范整潔。實(shí)驗(yàn)態(tài)度端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果正確；考核中能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度較端正；實(shí)驗(yàn)操作基本規(guī)范，實(shí)驗(yàn)結(jié)果基本正確；考核中能準(zhǔn)確地回答部分問題；實(shí)驗(yàn)報(bào)告撰寫基本規(guī)范。實(shí)驗(yàn)態(tài)度不端正；無法獨(dú)立完成實(shí)驗(yàn)操作，實(shí)驗(yàn)結(jié)果不正確；考核中不能準(zhǔn)確地回答主要問題；實(shí)驗(yàn)報(bào)告書寫不規(guī)范。（4）期末考核內(nèi)容及評(píng)分標(biāo)準(zhǔn)課程目標(biāo)考核內(nèi)容評(píng)分標(biāo)準(zhǔn)90-100分80-89分70-79分60-69分<60分課程目標(biāo)1（13%）FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。熟練掌握FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。熟練掌握FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。掌握FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。掌握FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。掌握FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用?；菊莆誇PGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。基本掌握FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。了解FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。了解FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。不了解FPGA基本概念，F(xiàn)PGA的結(jié)構(gòu)和工作原理。不了解FPGA目前主要技術(shù)的發(fā)展及其應(yīng)用。課程目標(biāo)2（14%）VHDL語言的基本架構(gòu)、語法規(guī)則，VHDL語言設(shè)計(jì)基本數(shù)字電路?；赒uartusII軟件的常用數(shù)字電路仿真及實(shí)現(xiàn)。熟練掌握VHDL語言的基本架構(gòu)、語法規(guī)則，熟練應(yīng)用VHDL語言設(shè)計(jì)基本數(shù)字電路。熟練掌握基于QuartusII軟件的常用數(shù)字電路仿真及實(shí)現(xiàn)。掌握VHDL語言的基本架構(gòu)、語法規(guī)則，