數(shù)碼比較電路的裝調(diào)四、鞏固與拓展

一、任務(wù)目標二、任務(wù)描述

三、程序與方法

數(shù)碼比較電路的裝調(diào)熟悉OC門、TS門等復(fù)合門的邏輯功能；熟悉與非門、或非門、異或門等的邏輯功能；掌握一位數(shù)碼比較器的安裝與調(diào)試。一、任務(wù)目標

數(shù)碼比較電路的裝調(diào)二、任務(wù)描述本次任務(wù)是利用邏輯門裝配一位數(shù)碼比較器電路。具體用兩個按鈕的狀態(tài)分別代表兩個輸入量A、B，按鈕按下或不按分別代表兩種輸入數(shù)碼，用三個發(fā)光二極管分別指示比較的結(jié)果。比較結(jié)果有A>B、A=B及A<B三種情況。如圖所示。當A>B時，紅燈亮；當A<B時，綠燈亮；兩個按鈕A和B都按下或都不按，即當A=B時，黃燈亮。1位數(shù)碼比較器示意框圖

數(shù)碼比較電路的裝調(diào)一位數(shù)碼比較器電路圖

數(shù)碼比較電路的裝調(diào)一位數(shù)碼比較器電路電子元件明細表代號名稱型號與規(guī)格數(shù)量V1紅發(fā)光二極管1V2黃發(fā)光二極管1V3綠發(fā)光二極管1IC1六反相器CD40691IC22輸入四與非門CD40111IC32輸入四或非門CD40011IC4OC門ULN2003AN1S1、S2按鈕開關(guān)1R1～R4電阻器47ΚΩ1R5～R7電阻器27ΚΩ1R8～R10電阻器1ΚΩ1C1、C2電容器0.01μF1

數(shù)碼比較電路的裝調(diào)

門電路的概念：實現(xiàn)基本和常用邏輯運算的電子電路，叫邏輯門電路。實現(xiàn)與運算的叫與門，實現(xiàn)或運算的叫或門，實現(xiàn)非運算的叫非門，也叫做反相器，等等。

分立元件門電路和集成門電路:

分立元件門電路：用分立的元件和導(dǎo)線連接起來構(gòu)成的門電路。簡單、經(jīng)濟、功耗低，負載差。集成門電路：把構(gòu)成門電路的元器件和連線都制作在一塊半導(dǎo)體芯片上，再封裝起來，便構(gòu)成了集成門電路?，F(xiàn)在使用最多的是CMOS和TTL集成門電路。基本邏輯門電路二極管與門電路

1.電路2.工作原理A、B為輸入信號（+3V或0V）F為輸出信號VCC＝+5V電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V用邏輯1表示高電平（此例為≥+3V）用邏輯0表示低電平（此例為≤0.7V）ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規(guī)定高低電平4.真值表ABF000010100111二極管與門的真值表A、B全1，F(xiàn)才為1?？梢妼崿F(xiàn)了與邏輯5.邏輯符號6.工作波形(又一種表示邏輯功能的方法）7.邏輯表達式F＝AB二極管與門（a）電路（b）邏輯符號（c）工作波形二極管或門電路1.電路2.工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)BF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）F為輸出信號4.真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實現(xiàn)了或邏輯3.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+2.3V）用邏輯0表示低電平（此例為≤0V）ABF000011101111A、B有1，F(xiàn)就1。二極管或門的真值表二極管或門（a）電路（b）邏輯符號（c）工作波形5.邏輯符號6.工作波形7.邏輯表達式F＝A+B關(guān)于高低電平的概念及狀態(tài)賦值

電位指絕對電壓的大??；電平指一定的電壓范圍。高電平和低電平：在數(shù)字電路中分別表示兩段電壓范圍。例：上面二極管與門電路中規(guī)定高電平為≥3V，低電平≤0.7V。又如，TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1.關(guān)于高低電平的概念2.邏輯狀態(tài)賦值

在數(shù)字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。經(jīng)過邏輯賦值之后可以得到邏輯電路的真值表，便于進行邏輯分析。非門（反相器）非門(a)電路（b）邏輯符號1.電路2.工作原理A為輸入信號（+3.6V或0.3V）

F為輸出信號AF0.3V+VCC3.6V0.3V3.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+3.6V）用邏輯0表示低電平（此例為≤0.3V）4.真值表AF0.3V+VCC3.6V0.3VAF0110表2-4三極管非門的真值表A與F相反可見實現(xiàn)了非邏輯Y=A關(guān)于正邏輯和負邏輯的概念正邏輯體系：用1表示高電平，用0表示低電平。負邏輯體系：用1表示低電平，用0表示高電平。1.正負邏輯的規(guī)定2.正負邏輯的轉(zhuǎn)換對于同一個門電路，可以采用正邏輯，也可以采用負邏輯。一般情況下若無特殊說明，一律采用正邏輯體制。同一個門電路，對正、負邏輯而言，其邏輯功能是不同的。ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V正與門相當于負或門二極管與門電路用正邏輯ABF000010100111正與門用負邏輯負或門ABF1111010110002025/3/11202.3.1

TTL反相器的工作原理2.3.2TTL反相器的電壓傳輸特性及參數(shù)

2.3TTL反相器2.3.4TTL反相器的其它參數(shù)

2.3.3

TTL反相器的輸入特性和輸出特性

2025/3/11212.3TTL反相器

TTL集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱晶體管—晶體管邏輯門電路，簡稱TTL電路。

TTL電路的基本環(huán)節(jié)是反相器。簡單了解TTL反相器的電路及工作原理，重點掌握其特性曲線和主要參數(shù)（應(yīng)用所需知識）。2025/3/11222.3.1TTL反相器的工作原理1.電路組成圖2-9TTL反相器的基本電路

2025/3/1123(1)輸入級NPN當輸入低電平時，uI=0.3V，發(fā)射結(jié)正向?qū)?，uB1=1.0V當輸入高電平時，uI=3.6V，發(fā)射結(jié)受后級電路的影響將反向截止。uB1由后級電路決定。NNP2025/3/1124(2)中間級反相器VT2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止2025/3/1125(3)輸出級（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通2025/3/11262.工作原理（1）當輸入高電平時，uI=3.6V，VT1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V×3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V2025/3/1127（2）當輸入低電平時，uI=0.3V，VT1發(fā)射結(jié)導(dǎo)通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導(dǎo)通。輸出高電平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2025/3/1128(3)采用推拉式輸出級利于提高開關(guān)速度和負載能力VT3組成射極輸出器，優(yōu)點是既能提高開關(guān)速度，又能提高負載能力。當輸入高電平時，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來驅(qū)動負載。當輸入低電平時，VT4截止，VT3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負載能力很強。可見，無論輸入如何，VT3和VT4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負載能力很強。

2025/3/11292.3.2TTL反相器的電壓傳輸特性及參數(shù)

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線。圖2-10TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)1.曲線分析VT4截止，稱關(guān)門VT4飽和，稱開門2025/3/11302.結(jié)合電壓傳輸特性介紹幾個參數(shù)

(1)輸出高電平UOH典型值為3V。(2)輸出低電平UOL

典型值為0.3V。2025/3/1131(3)開門電平UON一般要求UON≥1.8V(4)關(guān)門電平UOFF一般要求UOFF≤0.8V

在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關(guān)門電平UOFF。UOFFUON2025/3/1132

(5)閾值電壓UTH

電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點所對應(yīng)的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。

(6)噪聲容限（UNL和UNH

）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。

UNL和UNH越大，電路的抗干擾能力越強。2025/3/1133UOFFUNLUILUONUNHUIH2025/3/1134①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UILUIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)②高電平噪聲容限（高電平負向干擾范圍）

UNH=UIH-UON

UIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)2025/3/11352.3.3TTL反相器的輸入特性和輸出特性

1.

輸入伏安特性輸入電壓和輸入電流之間的關(guān)系曲線。圖2-11TTL反相器的輸入伏安特性（a）測試電路（b）輸入伏安特性曲線2025/3/1136

兩個重要參數(shù)：

(1)輸入短路電流IIS當uI=0V時，iI從輸入端流出。

iI=－(VCC－UBE1)/R1=－(5－0.7)/4≈－1.1mA

(2)高電平輸入電流IIH

當輸入為高電平時，VT1的發(fā)射結(jié)反偏，集電結(jié)正偏，處于倒置工作狀態(tài)，倒置工作的三極管電流放大系數(shù)β反很小(約在0.01以下)，所以

iI=IIH=β反

iB2IIH很小，約為10μA左右。2025/3/1137圖2-12輸入負載特性曲線（a）測試電路（b）輸入負載特性曲線

TTL反相器的輸入端對地接上電阻RI時，uI隨RI

的變化而變化的關(guān)系曲線。2.輸入負載特性2025/3/1138在一定范圍內(nèi)，uI隨RI的增大而升高。但當輸入電壓uI達到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時VT2和VT4飽和導(dǎo)通，輸出為低電平。虛框內(nèi)為TTL反相器的部分內(nèi)部電路

2025/3/1139RI不大不小時，工作在線性區(qū)或轉(zhuǎn)折區(qū)。RI較小時，關(guān)門，輸出高電平；RI

較大時，開門，輸出低電平；ROFFRONRI→∞懸空時？2025/3/1140

(1)

關(guān)門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數(shù)字電路中要求輸入負載電阻RI≥RON或RI≤ROFF

，否則輸入信號將不在高低電平范圍內(nèi)。振蕩電路則令ROFF≤RI≤RON使電路處于轉(zhuǎn)折區(qū)。2025/3/11413.輸出特性

指輸出電壓與輸出電流之間的關(guān)系曲線。

(1)輸出高電平時的輸出特性負載電流iL不可過大，否則輸出高電平會降低。圖2-13輸出高電平時的輸出特性（a）電路（b）特性曲線拉電流負載2025/3/1142圖2-14輸出低電平時的輸出特性（a）電路（b）特性曲線(2)輸出低電平時的輸出特性負載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20mA以下時，電路可以正常工作。典型TTL門電路的灌電流負載為12.8mA。灌電流負載2025/3/1143

2.3.4TTL反相器的其它參數(shù)

1.平均傳輸延遲時間tpd

平均傳輸延遲時間tpd表征了門電路的開關(guān)速度。tpd=（tpLH+tpHL）/2圖2-15TTL反相器的平均延遲時間

2025/3/11442．TTL門電路主要參數(shù)的典型數(shù)據(jù)表2-574系列TTL門電路主要參數(shù)的典型數(shù)據(jù)參數(shù)名稱典型數(shù)據(jù)

導(dǎo)通電源電流ICCL≤10mA

截止電源電流ICCH≤5mA

輸出高電平UOH≥3V

輸出低電平UOL≤0.35V

輸入短路電流IIS≤2.2mA

輸入漏電流IIH≤70μA

開門電平UON≤1.8V

關(guān)門電平UOFF≥0.8V

平均傳輸時間tpd≤30nsTTL與非門每一個發(fā)射極能各自獨立形成正向偏置的發(fā)射結(jié)，并可使三極管進入放大或飽和區(qū)。 多發(fā)射極三極管

1．TTL與非門的電路結(jié)構(gòu)及工作原理有0.3V箝位于1.0V全為3.6V集電結(jié)導(dǎo)通

數(shù)碼比較電路的裝調(diào)三輸入TTL與非門電路(a)電路(b)邏輯符號

數(shù)碼比較電路的裝調(diào)集電極開路門（OC門）為何要采用集電極開路門呢？首先，輸出端不能并聯(lián)使用。若兩個門的輸出一高一低，當兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數(shù)值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實現(xiàn)應(yīng)有的邏輯功能。

數(shù)碼比較電路的裝調(diào)輸出級并聯(lián)的情況01很大的電流不高不低的電平：1/0?

數(shù)碼比較電路的裝調(diào)

其次，在采用推拉式輸出級的門電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。

集電極開路門（簡稱OC門）就是為克服以上局限性而設(shè)計的一種TTL門電路。

數(shù)碼比較電路的裝調(diào)(1)電路結(jié)構(gòu)：輸出級是集電極開路的。1．集電極開路門的電路結(jié)構(gòu)(2)邏輯符號：用“

”表示集電極開路。集電極開路的TTL與非門（a）電路（b）邏輯符號集電極開路

數(shù)碼比較電路的裝調(diào)當VT3飽和，輸出低電平UOL＝0.3V；當VT3截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。因此，OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。

數(shù)碼比較電路的裝調(diào)

(1)OC門的輸出端并聯(lián)，實現(xiàn)線與功能。

RL為外接負載電阻。OC門的輸出端并聯(lián)實現(xiàn)線與功能Y1Y