C語(yǔ)言程序設(shè)計(jì)一、試卷滿分及考試時(shí)間試卷滿分為100分，考試時(shí)間為120分鐘.二、答題方式答題方式為閉卷、筆試.三、試卷內(nèi)容結(jié)構(gòu)1.簡(jiǎn)單的順序語(yǔ)句函數(shù)編程2.結(jié)構(gòu)體、指針、數(shù)組3.循環(huán)、條件表達(dá)式4.經(jīng)典算法、函數(shù)四、試卷題型結(jié)構(gòu)1.單選題10小題，每題2分，共20分2.填空題10空，每空2分，共20分3.編程題5小題，共60分.考試內(nèi)容及要求：一、C語(yǔ)言程序的基本結(jié)構(gòu)1.程序的構(gòu)成、main函數(shù)和其他函數(shù)2.頭文件、數(shù)據(jù)說(shuō)明、函數(shù)的開(kāi)始和結(jié)束標(biāo)志以及程序中的注釋3.源程序的書(shū)寫(xiě)格式二、數(shù)據(jù)類(lèi)型及其運(yùn)算1.C的數(shù)據(jù)類(lèi)型(基本類(lèi)型、構(gòu)造類(lèi)型、指針類(lèi)型)及其定義方法2.C運(yùn)算符的種類(lèi)、運(yùn)算優(yōu)先級(jí)3.不同類(lèi)型數(shù)據(jù)間的轉(zhuǎn)換與運(yùn)算4.C表達(dá)式類(lèi)型(賦值表達(dá)式、算術(shù)表達(dá)式、關(guān)系表達(dá)式、邏輯表達(dá)式、條件表達(dá)式)三、基本語(yǔ)句1.輸入輸出函數(shù)的調(diào)用，正確輸入數(shù)據(jù)并正確設(shè)計(jì)輸出格式2.表達(dá)式語(yǔ)句、復(fù)合語(yǔ)句四、程序結(jié)構(gòu)設(shè)計(jì)1.選擇結(jié)構(gòu)的關(guān)鍵字選擇及其嵌套(if、switch)2.循環(huán)結(jié)構(gòu)的關(guān)鍵字選擇及其嵌套(for、while、do-while、continue語(yǔ)句和break語(yǔ)句)五、數(shù)組的定義和引用以及與指針的相結(jié)合1.一維數(shù)組和二維數(shù)組的定義、初始化和數(shù)組元素的引用2.字符串與字符數(shù)組3.一維、二維數(shù)組和字符串的地址以及指向變量、數(shù)組、字符串的指針的使用六、函數(shù)1.庫(kù)函數(shù)的調(diào)用2.函數(shù)的原型聲明、函數(shù)調(diào)用、函數(shù)定義3.形式參數(shù)與實(shí)際參數(shù)以及參數(shù)的傳遞4.函數(shù)的嵌套調(diào)用，遞歸調(diào)用5.局部變量和全局變量6.變量的存儲(chǔ)類(lèi)別(自動(dòng)，靜態(tài)，寄存器，外部)，變量的作用域和生存期七、編譯預(yù)處理1.宏定義和調(diào)用(不帶參數(shù)的宏，帶參數(shù)的宏)2.文件包含八、結(jié)構(gòu)體1.結(jié)構(gòu)體類(lèi)型數(shù)據(jù)的定義和成員的引用2.結(jié)構(gòu)體的指針的使用九、位運(yùn)算1.位運(yùn)算的含義和使用2.簡(jiǎn)單的位運(yùn)算考試要求1.熟悉C語(yǔ)言編程環(huán)境和基本的上機(jī)調(diào)試2.熟練掌握變量、數(shù)據(jù)類(lèi)型、表達(dá)式、賦值等3.了解數(shù)據(jù)在內(nèi)存中的存儲(chǔ)位置和表示4.熟悉C語(yǔ)言的基本語(yǔ)法和語(yǔ)義5.熟悉使用C語(yǔ)言中的條件和循環(huán)結(jié)構(gòu)6.熟練使用數(shù)組、指針和字符串的處理7.熟練使用函數(shù)的原型聲明、函數(shù)調(diào)用、函數(shù)定義8.理解掌握預(yù)處理命令(宏定義、文件包含)9.學(xué)會(huì)使用位運(yùn)算進(jìn)行程序的開(kāi)發(fā)編寫(xiě)10.了解并熟悉經(jīng)典的算法，能夠使用C語(yǔ)言實(shí)現(xiàn)硬件描述語(yǔ)言一、試卷滿分及考試時(shí)間試卷滿分為100分，考試時(shí)間為120分鐘。二、答題方式答題方式為閉卷、筆試。三、試卷內(nèi)容結(jié)構(gòu)1.Verilog的基本語(yǔ)法和語(yǔ)句2.設(shè)計(jì)流程、不同層次建模的應(yīng)用場(chǎng)合、驗(yàn)證、綜合的概念及意義3.采用適當(dāng)語(yǔ)句對(duì)電路進(jìn)行門(mén)級(jí)、數(shù)據(jù)流級(jí)、行為級(jí)建模并驗(yàn)證四、試卷題型結(jié)構(gòu)1.填空題10空，每空2分，共20分2.簡(jiǎn)述題4小題，每題5分，共20分3.編程題5小題，共60分.考試內(nèi)容：一、設(shè)計(jì)方法學(xué)1.自頂向下（Top_Down）設(shè)計(jì)的基本概念2.采用硬件描述語(yǔ)言的設(shè)計(jì)流程二、VerilogHDL基本語(yǔ)法1.VerilogHDL語(yǔ)法要素，包括標(biāo)識(shí)符、格式、編譯指令、數(shù)值表示、數(shù)據(jù)類(lèi)型、參數(shù)定義等2.VerilogHDL表達(dá)式構(gòu)成，包括操作符、操作數(shù)、表達(dá)式構(gòu)成等三、VerilogHDL門(mén)級(jí)建模1.VerilogHDL門(mén)級(jí)原語(yǔ)使用2.使用可綜合原語(yǔ)對(duì)電路進(jìn)行門(mén)級(jí)建模四、Verilog的層次化建模方法1.層次化建模方法，層次化命名2.實(shí)例化語(yǔ)句，順序端口連接、命名端口連接五、VerilogHDL數(shù)據(jù)流建模1.連續(xù)性賦值語(yǔ)句（assign）2.使用assign語(yǔ)句對(duì)組合邏輯電路建模六、VerilogHDL行為級(jí)建模1.行為級(jí)描述語(yǔ)句，包括過(guò)程語(yǔ)句、時(shí)序控制、塊語(yǔ)句、任務(wù)和函數(shù)、阻塞與非阻塞、條件分支語(yǔ)句。2.使用VerilogHDL對(duì)并行加法器、乘法器、計(jì)數(shù)器等簡(jiǎn)單組合邏輯電路進(jìn)行行為級(jí)建模七、驗(yàn)證1.采用激勵(lì)、響應(yīng)的驗(yàn)證方法。2.編寫(xiě)testbench對(duì)待測(cè)設(shè)計(jì)進(jìn)行驗(yàn)證。八、綜合1.綜合的概念及意義2.可綜合編碼風(fēng)格考試要求：1.掌握采用VerilogHDL的設(shè)計(jì)流程2.掌握Verilog基本語(yǔ)法3.掌握門(mén)級(jí)建模方法4.掌握層次化命名及實(shí)例化