集成計(jì)數(shù)器74LS192的使用74LS192是同步可擬計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能23同步十進(jìn)制計(jì)數(shù)器——74LS192集成計(jì)數(shù)器▲邏輯符號(hào)

▲74LS192功能表各引腳功能符號(hào)的意義：D0~D3：并行數(shù)據(jù)輸入端Q0~Q3：數(shù)據(jù)輸出端CU：加法計(jì)數(shù)脈沖輸入端CD：減法計(jì)數(shù)脈沖輸入端RD

：異步置0端（高電平有效）：置數(shù)控制端（低電平有效）

：加法計(jì)數(shù)時(shí)，進(jìn)位輸出端（低電平有效）

：減法計(jì)數(shù)時(shí)，借位輸出端（低電平有效）4▲74LS192的時(shí)序圖分析RD：異步置0端。計(jì)數(shù)器復(fù)位。置零0000

：置數(shù)控制端（低電平有效）。1110CD為高電平，計(jì)數(shù)脈沖從CU端輸入。:進(jìn)位輸出;:借位輸出。CU為高電平，計(jì)數(shù)脈沖從CD端輸入。10010000000010015三、實(shí)驗(yàn)內(nèi)容及步驟1、利用一塊74LS192作十進(jìn)制0～9加法計(jì)數(shù)。2、用兩塊74LS192組成二位計(jì)數(shù)脈沖上升沿觸發(fā)的計(jì)數(shù)電路，作十進(jìn)制數(shù)0～99計(jì)數(shù)。3、用計(jì)數(shù)器的預(yù)置BCD碼的輸入端和預(yù)置數(shù)裝入端設(shè)計(jì)一個(gè)22進(jìn)制和特殊15進(jìn)制（1-15）的計(jì)數(shù)器，并驗(yàn)證該電路的正確性。6

圖六進(jìn)制計(jì)數(shù)7用兩個(gè)74LS192構(gòu)成100進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的級(jí)聯(lián)使用利用進(jìn)位輸出控制高一位的CPU端構(gòu)成的加數(shù)級(jí)聯(lián)圖8大家有疑問的，可以詢問和交流可以互相討論下，但要小聲點(diǎn)9

計(jì)數(shù)開始時(shí)，先在RD

端輸入一個(gè)正脈沖，此時(shí)兩個(gè)計(jì)數(shù)器均被置為0狀態(tài)。此后在端輸入“1”，RD

端輸入“0”，則計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)。在個(gè)位的74LS192(1)的CU端逐個(gè)輸入計(jì)數(shù)脈沖CP，個(gè)位的74LS192開始進(jìn)行加法計(jì)數(shù)。在第10個(gè)CP脈沖上升沿到來后，個(gè)位74LS192的狀態(tài)從1001→0000，同時(shí)其進(jìn)位輸出從0→1。▲利用74LS192實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器(想一想)

將多個(gè)74LS192級(jí)聯(lián)可以構(gòu)成高位計(jì)數(shù)器。例如：用兩個(gè)74LS192可以組成100進(jìn)制計(jì)數(shù)器。

此上升沿使十位的74LS192(2)從0000開始計(jì)數(shù)，直到