“微電子工藝”簡(jiǎn)介電子科技大學(xué)微固學(xué)院鄧小川xcdeng@1課程總體介紹一、課程性質(zhì)和任務(wù)：“微電子工藝”這門課程是電子科學(xué)與技術(shù)專業(yè)（微電子技術(shù)方向）的專業(yè)選修課；對(duì)微電子器件和集成電路制造工藝及原理有一個(gè)比較完整和系統(tǒng)的概念及認(rèn)識(shí)；先修課程：半導(dǎo)體物理，普通物理，集成電路設(shè)計(jì)。2課程總體介紹二、教學(xué)內(nèi)容和要求理論教學(xué)（32學(xué)時(shí)）；系統(tǒng)學(xué)習(xí)硅集成電路平面工藝，包括硅片制備、氧化、淀積、光刻、刻蝕、離子注入、金屬化、化學(xué)機(jī)械平坦化等各工藝的基本原理和方法。實(shí)驗(yàn)教學(xué)（16學(xué)時(shí)）熟悉基本的半導(dǎo)體工藝（清洗、氧化以及光刻）；晶體管器件參數(shù)測(cè)試方法；版圖EDA工具L-Edit的使用。3三、課時(shí)分配課程總體介紹內(nèi)容講課內(nèi)容講課第1章：導(dǎo)論/半導(dǎo)體產(chǎn)業(yè)介紹2第13－15章：光刻7第4章：硅和硅片制備1第16章：刻蝕3第9章：集成電路制造工藝概況3第17章：離子注入/擴(kuò)散3第10章：氧化2第18章：化學(xué)機(jī)械平坦化2第11章：淀積3第20章：裝配與封裝3第12章：金屬化3其他內(nèi)容自學(xué)合計(jì)（學(xué)時(shí)）324第一章導(dǎo)論

半導(dǎo)體產(chǎn)業(yè)介紹微固學(xué)院鄧小川xcdeng@51.1引言本章主要內(nèi)容：集成電路產(chǎn)業(yè)的地位集成電路發(fā)展歷程和趨勢(shì)本章知識(shí)要點(diǎn)：掌握關(guān)鍵尺寸和Moore定律的定義及意義；了解集成電路制造發(fā)展的主要趨勢(shì)；知道集成電路的分類。61.1引言半導(dǎo)體（Semiconductor）；第一代半導(dǎo)體：Si、Ge等；第二代半導(dǎo)體：GaAs、InP等；第三代半導(dǎo)體：SiC、GaN等。微電子學(xué)（Microelectronics）；集成電路（IC，IntegratedCircuit）。概念71.1引言微電子學(xué)是研究在固體（主要是半導(dǎo)體）材料上構(gòu)成的微小型化電路及系統(tǒng)的電子學(xué)分支。微電子學(xué)：Microelectronics－微型電子學(xué)

核心：集成電路。電子學(xué)微電子學(xué)81.1引言通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體單晶片（如Si、GaAs）上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能。

集成電路：IC，IntegratedCircuit封裝后的集成電路9背景：機(jī)械技術(shù)的產(chǎn)品向電子技術(shù)變化的技術(shù)革命。半導(dǎo)體產(chǎn)業(yè)是這場(chǎng)技術(shù)革命的中心。微電子科學(xué)技術(shù)的戰(zhàn)略地位信息社會(huì)發(fā)展的基石，實(shí)現(xiàn)社會(huì)信息化的網(wǎng)絡(luò)及其關(guān)鍵部件不管是各種計(jì)算機(jī)和/或通訊終端，它們的基礎(chǔ)都是微電子。1.1引言10半導(dǎo)體產(chǎn)業(yè)對(duì)信息社會(huì)的重要性INTERNET基礎(chǔ)設(shè)施各種各樣的網(wǎng)絡(luò)：電纜、光纖(光電子)、無線...…路由和交換技術(shù)：路由器、交換機(jī)、防火墻、網(wǎng)關(guān)...…終端設(shè)備：PC、NetPC、WebTV...…網(wǎng)絡(luò)基礎(chǔ)軟件：TCP/IP、DNS、LDAP、DCE...…INTERNET服務(wù)信息服務(wù):極其大量的各種信息交易服務(wù):高可靠、高保密...…計(jì)算服務(wù):“網(wǎng)絡(luò)就是計(jì)算機(jī)!”，“計(jì)算機(jī)成了網(wǎng)絡(luò)的外部設(shè)備!”1.1引言11半導(dǎo)體產(chǎn)業(yè)的戰(zhàn)略重要性2020年世界最大的30個(gè)市場(chǎng)領(lǐng)域：其中與微電子相關(guān)的22個(gè)市場(chǎng)：5萬億美元（NikkeiBusiness1999）1.1引言12產(chǎn)品應(yīng)用基礎(chǔ)設(shè)施客戶：計(jì)算機(jī)汽車航天醫(yī)療其它工業(yè)客戶服務(wù)原創(chuàng)設(shè)備制造商印刷電路板業(yè)工業(yè)標(biāo)準(zhǔn)

(SIA,SEMI,NIST,etc.)生產(chǎn)工具設(shè)施材料和化學(xué)品計(jì)量工具分析實(shí)驗(yàn)室技術(shù)人員院校芯片制造商1.1引言131.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程14CPUROM1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程Wafer硅片晶圓15第一臺(tái)通用電子計(jì)算機(jī)：ENIAC（ElectronicNumericalIntegratorandCalculator）1946年2月14日MooreSchool，Univ.ofPennsylvania19,000個(gè)真空管組成大小：長(zhǎng)24m，寬6m，高2.5m速度：5000次/sec；重量：50噸；功率：140KW；平均無故障運(yùn)行時(shí)間：7min1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程16真空管缺點(diǎn)：體積大，可靠性差，耗能1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程171947年12月23日第一個(gè)晶體管，NPNGe晶體管。W.Schokley，J.Bardeen，W.Brattain晶體管的剖面圖獲得1956年Nobel物理獎(jiǎng)晶體管的剖面圖1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程特點(diǎn)：體積小，無真空，可靠，重量輕等。18肖克萊(WilliamShockley)巴丁(JohnBardeen)布拉頓(WalterBrattain)1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程191958年第一塊集成電路：TI公司的Kilby，12個(gè)器件（兩個(gè)晶體管、兩個(gè)電容和八個(gè)電阻），Ge晶片獲得2000年Nobel物理獎(jiǎng)Ti公司JackKilby（杰克.基爾比）1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程20RobertNoyce

(羅伯特.諾依斯)1959年美國(guó)仙童/飛兆公司（FairchildSemiconductor

）的R.Noicy（羅伯特.諾依斯）開發(fā)出用于IC的Si平面工藝技術(shù)，從而推動(dòng)了IC制造業(yè)的大發(fā)展。1960年仙童公司制造的IC1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程21半導(dǎo)體產(chǎn)業(yè)發(fā)展史上的幾個(gè)里程碑1962年Wanlass、C.T.Sah——CMOS技術(shù)

現(xiàn)在集成電路產(chǎn)業(yè)中占95%以上。1967年Kahng、S.Sze——非揮發(fā)存儲(chǔ)器1968年Dennard（登納德）——單晶體管DRAM1971年Intel公司微處理器——計(jì)算機(jī)的心臟第一個(gè)微處理器4004。4004規(guī)格為1/8英寸x1/16英寸，僅包含2000多個(gè)晶體管，采用英特爾10微米PMOS技術(shù)生產(chǎn)。1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程22器件結(jié)構(gòu)類型MOS，Bipolar，BiCMOS集成電路規(guī)模SSI，MSI，LSI，VLSI，ULSI，GSI電路形式

DigitalIC，AnalogIC，Digital-AnalogIC應(yīng)用領(lǐng)域集成電路的分類1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程23劃分集成電路規(guī)模的標(biāo)準(zhǔn)數(shù)字集成電路類

別MOSIC雙極IC模擬集成電路SSI＜102＜100＜30MSI102～103100～50030～100LSI103～105500～2000100～300VLSI105～107＞2000＞300ULSI107～109GSI＞109按集成電路規(guī)模分類1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程24按集成度劃分：每塊集成電路芯片中包含的元器件數(shù)目小規(guī)模集成電路(SmallScaleIC，SSI)中規(guī)模集成電路(MediumScaleIC，MSI)大規(guī)模集成電路(LargeScaleIC，LSI)超大規(guī)模集成電路(VeryLargeScaleIC，VLSI)甚大規(guī)模集成電路(UltraLargeScaleIC，ULSI)集成電路發(fā)展的五個(gè)時(shí)代1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程25Intel,PentiumIII45nmCPU,AMD1.2半導(dǎo)體產(chǎn)業(yè)發(fā)展歷程261.3芯片制造廠概況272000年1992年1987年1981年1975年1965年50mm100mm125mm150mm200mm300mm450mm2吋4吋5吋6吋 8吋 12吋18吋2008年1.3芯片制造廠概況硅片尺寸（WaferSize）的發(fā)展28硅芯片的器件和層

DevicesandLayersfromaSiliconChipSiliconsubstratedrain硅襯底Siliconsubstrate頂部保護(hù)層Topprotectivelayer金屬層－Metallayer絕緣層－Insulationlayers凹進(jìn)導(dǎo)電層Recessedconductivelayer導(dǎo)電層Conductivelayer1.3芯片制造廠概況29

集成電路制造步驟（5個(gè)階段）

硅片制備（Waferpreparation）

硅片制造（Waferfabrication）

硅片測(cè)試/揀選（Wafertest/sort）裝配與封裝（Assemblyandpackaging）終測(cè)（Finaltest）

1.3芯片制造廠概況30Defectivedie1.2.3.ScribelineAsingledieAssemblyPackaging4.5.WafersslicedfromingotSinglecrystalsilicon本課程主要學(xué)習(xí)第2和第3階段1.3芯片制造廠概況－主要階段1、硅片制備：晶體生長(zhǎng)，滾圓、切片、拋光。2、硅片制造：清洗、成膜、光刻、刻蝕、摻雜。3、硅片測(cè)試/揀選：測(cè)試、揀選每個(gè)芯片。4、裝配與封裝：沿著劃片槽切割成芯片、壓焊和包封。5、終測(cè)：電學(xué)和環(huán)境測(cè)試。31CrystalGrowth

單晶生長(zhǎng)2. SingleCrystalIngot單晶硅錠CrystalTrimmingandDiameterGrind單晶去頭和徑向研磨FlatGrinding

定位邊研磨WaferSlicing

硅片切割

6. EdgeRounding

倒角7. Lapping

粘片8. WaferEtching

硅片刻蝕9.Polishing

拋光WaferInspection

硅片檢查SlurryPolishingtablePolishingheadPolysiliconSeedcrystalHeaterCrucible1.3芯片制造廠概況－硅片制備32前部工序的主要工藝晶圓處理制程（WaferFabrication）

1.圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上

2.摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等

3.制膜：制作各種材料的薄膜。1.3芯片制造廠概況－硅片制造331.3芯片制造廠概況－硅片制造CMOS工藝流程中的主要制造步驟Oxidation(Fieldoxide)SiliconsubstrateSilicondioxideoxygenPhotoresistDevelopoxidePhotoresistCoatingphotoresistMask-WaferAlignmentandExposureMaskUVlightExposedPhotoresistexposedphotoresistGSDActiveRegionstopnitrideSDGsiliconnitrideNitrideDepositionContactholesSDGContactEtchIonImplantationresistoxDGScanningionbeamSMetalDepositionandEtchdrainSDGMetalcontactsPolysiliconDepositionpolysiliconSilanegasDopantgasOxidation(Gateoxide)gateoxideoxygenPhotoresistStripoxideRFPowerIonizedoxygengasOxideEtchphotoresistoxideRFPower

IonizedCF4gasPolysiliconMaskandEtchRFPoweroxideIonizedCCl4gaspolygateRFPower341.3芯片制造廠概況－芯片制造廠35芯片測(cè)試/揀選①第一次測(cè)試：在首次金屬刻蝕完進(jìn)行。此次測(cè)試特定器件的特定電學(xué)參數(shù)；②第二次測(cè)試：在芯片制造的最后一步工藝后進(jìn)行；③硅片通過測(cè)試揀選后要進(jìn)行背部減薄。這使得劃片更容易，更利于散熱。1.3芯片制造廠概況－測(cè)試/揀選36三、后部封裝（在另外廠房）（1）背面減?。?）劃片、掰片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）封裝（8）沾錫：保證管腳的電學(xué)接觸（9）老化（10）成測(cè)（11）打字、包裝芯片切割與封裝芯片封裝形式1.3芯片制造廠概況－裝配與封裝371.3芯片制造廠概況－終測(cè)封裝后芯片功能的測(cè)試成都的封裝測(cè)試廠Intel（成都）集成電路封裝測(cè)試廠SMIC（成都）集成電路封裝測(cè)試廠宇芯（成都）集成電路封裝測(cè)試有限公司381.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向391.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向

提高性能－IncreaseinChipPerformance關(guān)鍵尺寸(CriticalDimension，CD)或特征尺寸（FeatureSize）或線寬；每塊芯片的元件數(shù)(ComponentsperChip)

摩爾定律Moore’sLaw功耗(PowerConsumption)提高可靠性－IncreaseinChipReliability降低價(jià)格－ReductioninChipPriceIC技術(shù)發(fā)展的趨勢(shì)40CommonICFeaturesContactHoleLineWidthSpace關(guān)鍵尺寸(CD)：集成電路中半導(dǎo)體器件能夠加工的最小尺寸。它是衡量集成電路設(shè)計(jì)和制造水平的重要尺度，關(guān)鍵尺寸越小，芯片的集成度越高，速度越快，性能越好1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高性能41關(guān)鍵尺寸(CD)的發(fā)展1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高性能421971年，Intel的第一個(gè)微處理器4004：10微米工藝，僅包含2300多只晶體管；2010年，Intel的最新微處理器Corei7：32納米工藝，包含近20億只晶體管。晶體管集成數(shù)量的發(fā)展1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高性能43TheMoore’sLaw－摩爾定律Moore定律是在1965年由INTEL公司的GordonMoore提出的，其內(nèi)容是：硅集成電路按照4年為一代，每代的芯片集成度要翻兩番、工藝線寬約縮小30%，IC工作速度提高1.5倍等發(fā)展規(guī)律發(fā)展。主要有以下三種"版本"：1、芯片上所集成的晶體管的數(shù)目，每隔18個(gè)月就翻一番。

2、微處理器的性能每隔18個(gè)月提高一倍，而價(jià)格下降一倍。3、用一個(gè)美元所能買到的電腦性能，每隔18個(gè)月翻兩番。1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高性能44降低功耗的好處108642097990103060912AveragePowerinmicroWatts(10-6W)Year1.降低電源設(shè)計(jì)的要求；2.降低噪聲；3.降低工作溫度（器件工作溫度每升高10度，壽命縮短一半）；4.待機(jī)時(shí)間長(zhǎng)；…….1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高性能451.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－提高可靠性Year7276808488929600 7006005004003002001000Long-TermFailureRateGoalsinpartspermillion(PPM)芯片可靠性的提高提高設(shè)計(jì)、工藝制造技術(shù)，控制沾污等等。461.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－降低價(jià)格半導(dǎo)體芯片價(jià)格的降低1930 1940 1950 1960 1970 1980 19902000Year104102110-210-410-610-810-10RelativevalueDevicesize=Price=BipolartransistorMSILSIVLSIULSIStandardtubeElectrontubesSemiconductordevicesIntegratedcircuitsMiniaturetubeFromS.SZE47按此比率下降，小汽車價(jià)格不到1美分FromS.M.SZE1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－降低價(jià)格48怎么降低？提高集成度，縮小特征尺寸，同樣面積，更多的電路。規(guī)模經(jīng)濟(jì)：一次出很多芯片。投片成本高，量大＝》風(fēng)險(xiǎn)大??！設(shè)計(jì)??！

－SoC設(shè)計(jì)技術(shù)，SIP等。面積就是價(jià)格！電路設(shè)計(jì)、版圖設(shè)計(jì)?。≡诘谌澜鐕?guó)家建廠，人力成本低！大家好找工作！1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－降低價(jià)格

怎么降低價(jià)格？49摩爾定律的問題：

特征尺寸的縮小已經(jīng)接近原子量級(jí)，量子效應(yīng)越來越明顯。芯片功耗。由于越來越多的器件集成在更小的面積內(nèi)，單位面積的熱量也成倍增加。電流泄漏、熱噪。1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)TheMoore’sLaw－摩爾定律50ITRS國(guó)際半導(dǎo)體技術(shù)藍(lán)圖融合SiP＋3D集成1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)51“MoreMoore”－芯片特征尺寸的不斷縮小。從幾何學(xué)角度指的是為了提高密度、性能和可靠性在晶圓水平和垂直方向上的特征尺寸的繼續(xù)縮小與此關(guān)聯(lián)的3D結(jié)構(gòu)改善等非幾何學(xué)工藝技術(shù)和新材料的運(yùn)用來影響晶圓的電性能。MoreMoore1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)52MoreMoore1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)High-K材料：高介電常數(shù)，取代SiO2作柵介質(zhì)，降低漏電。High-K材料相對(duì)介電常數(shù)為25左右，甚至可以到37。Low-K材料：低介電常數(shù)，減少銅互連導(dǎo)線間的電容，提高信號(hào)速度。Low-K材料相對(duì)介電常數(shù)在3左右。5325nmFINFETMOStransistor1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)541.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)55ITRS國(guó)際半導(dǎo)體技術(shù)藍(lán)圖1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)56功能多樣化的“MoreThanMoore”指的是用各種方法給最終用戶提供附加價(jià)值，不一定要縮小特征尺寸，如從系統(tǒng)組件級(jí)向3D集成或精確的封裝級(jí)(SiP)或芯片級(jí)(SoC)轉(zhuǎn)移。MoreThanMoore1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)57功率器件功率系統(tǒng)集成芯片(PowerSoCorSiP)1.4半導(dǎo)體產(chǎn)業(yè)發(fā)展方向－發(fā)展趨勢(shì)581.5半導(dǎo)體制造業(yè)中的職業(yè)59◎集成電路IC企業(yè)大致上可分為以下幾類通用電路生產(chǎn)廠，典型—生產(chǎn)存儲(chǔ)器和CPU；集成器件制造商(IDM-IntegratedDeviceManufactoryCo.)，從晶圓之設(shè)計(jì)、制造到以自有品牌行銷全球皆一手包辦，如Intel，Mortorola；Foundry廠，標(biāo)準(zhǔn)工藝加工廠或稱專業(yè)代工廠商，如TSMC、SMIC；

Fabless：IC設(shè)計(jì)公司，只設(shè)計(jì)不生產(chǎn)。如AMD；

Chipless：既不生產(chǎn)也不設(shè)計(jì)芯片，而是設(shè)計(jì)IP內(nèi)核，授權(quán)給半導(dǎo)體公司使用。如RAM（AdvancedRISCMachines）；

Fablite：輕晶片廠，有少量晶圓制造廠的IC公司。1.5半導(dǎo)體制造業(yè)的職業(yè)－企業(yè)劃分60~19801980~1990IC(IDM)制造商通用電路制造商前兩類廠家，IDMIP模塊和ChiplessCo.出現(xiàn)與整機(jī)、系統(tǒng)用戶相結(jié)合，相對(duì)分散設(shè)計(jì)；以標(biāo)準(zhǔn)工藝為接口，相對(duì)集中加工。這就導(dǎo)致了Fabless和Foundry的出現(xiàn)。1.5半導(dǎo)體制造業(yè)的職業(yè)－企業(yè)劃分61硅片制造廠的啟動(dòng)成本1.5半導(dǎo)體制造業(yè)的職業(yè)－投資成本0.18μm一次投片費(fèi)用>100萬。常采用MPW－多項(xiàng)目晶圓（MultiProjectWafer）。根據(jù)SemaTech報(bào)告，“一套130nm邏輯器件工藝的掩膜大約需75萬美元，一套90nm的掩膜將需160萬美元，一套65nm的掩膜將高達(dá)300萬美元62ManufacturingTechnicianWaferFabTechnicianMaintenanceTechnicianLabTechnicianYield&FailureAnalysisTechnicianEquipmentTechnicianEquipmentEngineerAssociateEngineerProcessEngineerProductionSupervisorProductionManagerMaintenanceSupervisorFabManagerMaintenanceManagerProcessTechnicianEngineeringManagerProductionOperatorHS+AS+ASBSMSHSEducationBSET** BachelorofScienceinElectronicsTechnology1.5半導(dǎo)體制造業(yè)的職業(yè)－職位631.5半導(dǎo)體制造業(yè)的職業(yè)－職位

IC設(shè)計(jì)公司電路設(shè)計(jì)(ICdesignengineer)；版圖設(shè)計(jì)

(layoutengineer)；

測(cè)試設(shè)計(jì)

(Testengineer)IC制造廠技師找工作641.5半導(dǎo)體制造業(yè)的職業(yè)－職位長(zhǎng)江三角洲地區(qū)以上海、江浙為主，初步形成了設(shè)計(jì)、制造、封裝測(cè)試及支撐業(yè)和服務(wù)在內(nèi)的完整的IC產(chǎn)業(yè)鏈。京津環(huán)渤海灣地區(qū)珠江三角洲地區(qū)國(guó)內(nèi)乃至全球的電子制造業(yè)中心的珠江三角洲西部地區(qū)以成都、西安、重慶為主的西部第四極。西部有人才積淀和科研院所的集中優(yōu)勢(shì)，更有兩個(gè)國(guó)家集成電路設(shè)計(jì)產(chǎn)業(yè)化基地。正在形成設(shè)計(jì)、制造、封裝測(cè)試內(nèi)的較完整的IC產(chǎn)業(yè)鏈。集成電路產(chǎn)業(yè)的分布651.5半導(dǎo)體制造業(yè)的職業(yè)－職位1956年五校在北大聯(lián)合創(chuàng)建半導(dǎo)體專業(yè)：北京大學(xué)、南京大學(xué)、復(fù)旦大學(xué)、吉林大學(xué)、廈門大學(xué)。教師：黃昆、謝希德（女）、高鼎三、林蘭英（女）；學(xué)生：王陽元、許居衍、陳星弼、秦國(guó)剛…我國(guó)微電子學(xué)的歷史2003年9月成立：北大、清華、復(fù)旦、浙大、成電、上交大、西電、東南、華中科大。國(guó)家IC人才培養(yǎng)基地2001年成立：北京、上海、成都、