第1章緒論2025/7/231本章學(xué)習(xí)目標(biāo)和內(nèi)容目標(biāo)理解模擬與數(shù)字信號(hào)的區(qū)別與聯(lián)系，數(shù)字系統(tǒng)層次化設(shè)計(jì)方法掌握進(jìn)制轉(zhuǎn)換方法，模/數(shù)、數(shù)/模轉(zhuǎn)換原理和方法內(nèi)容模擬信號(hào)與數(shù)字信號(hào)模/數(shù)與數(shù)/模轉(zhuǎn)換信號(hào)與信息的數(shù)字化表征進(jìn)制轉(zhuǎn)換數(shù)字電路數(shù)字系統(tǒng)的層次化設(shè)計(jì)方法2025/7/2321.1模擬與數(shù)字模擬信號(hào)幅度域，時(shí)間域連續(xù)物理世界現(xiàn)實(shí)存在模擬電路對(duì)任何細(xì)微變化高度敏感難實(shí)現(xiàn)多輸入，多輸出的復(fù)雜功能數(shù)字信號(hào)幅度域，時(shí)間域離散理想化后的數(shù)字電路抗干擾能力強(qiáng)可實(shí)現(xiàn)復(fù)雜系統(tǒng)2025/7/233(a)模擬信號(hào)Ut(c)數(shù)字信號(hào)Ut010(b)脈沖信號(hào)UtAnalogversusDigitalNoise+NoiseAccumulationforanalogsignalsNoise+Noise+Noise+SignalRestorationfordigitalsignalsUaε1Ua+ε1Ua+ε1+ε2ε2Ua+ε1Ua+ε2UaUaUaε1ε24衰減放大HighLow1010數(shù)字信號(hào)的約定數(shù)字0，較低的電壓范圍輸出的電壓比負(fù)載輸入的電壓更低噪聲容限ΔUL=UILMAX-UOLMAX數(shù)字1，較高的電壓范圍輸出的電壓比負(fù)載輸入的電壓更高噪聲容限ΔUH=UOHmin-UIHmin更高區(qū)分度和容錯(cuò)，隔離區(qū)，無效區(qū)ΔOUT=UOHmin-UOLMAX，ΔIN=UIHmin-UILMAX2025/7/235高電平高電平低電平低電平UOHminUOLMAXUIHminUILMAX輸入輸出電壓無效無

效反過來約定——0為高電平，1為低電平，行嗎？11數(shù)的表示

2025/7/236思考：1K=1k？進(jìn)制轉(zhuǎn)換其他進(jìn)制到十進(jìn)制

直接套公式，指數(shù)、相乘、再相加(10110)2=1×24+1×22+1×21=(22)10

(627)8=6×82+2×81+7×80

=(407)10

十進(jìn)制到二進(jìn)制(117.375)10=？十進(jìn)制到其他進(jìn)制？(315.479)10=？2025/7/237(a)整數(shù)部分的轉(zhuǎn)換11725822921427232余數(shù)1010112110LSBMSB整數(shù)0.375×2=0.750.75×2=1.50.5×2=1.0011(b)小數(shù)部分的轉(zhuǎn)換MSBLSB

(0.479)10=(0.3651…)8MSD33.832←0.479×866.656←0.832×855.248←0.656×8LSD11.984←0.248×8…(0.479)10=(0.7A9…)16MSD77.664←0.479×16

A10.624←0.664×16

LSD99.984←0.624×16

…(117.375)10=(1110101.011)2進(jìn)制之間為冪次方關(guān)系：A=Bk

A進(jìn)制

B進(jìn)制A進(jìn)制的每個(gè)數(shù)符直接寫為B進(jìn)制數(shù)，最前/最后的0可省略例：(256.7)8=(010101110.111)2=(10101110.111)2B進(jìn)制A進(jìn)制小數(shù)點(diǎn)為起點(diǎn)，向前/向后k位分組。首/末不夠k位時(shí)，在數(shù)據(jù)的最前/最后添0補(bǔ)足為k位例：(1111101.11)2=？8=？16(001111101.110)2

=(175.6)8(8進(jìn)制按3位分組)(01111101.1100)2

=(7D.C)16(16進(jìn)制按4位分組)進(jìn)制轉(zhuǎn)換2025/7/238表1-2

二、八、十六進(jìn)制數(shù)對(duì)照表二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)0000000000101100100220011033010004401010550110066011107710001081001119101012A101113B110014C110115D111016E111117F轉(zhuǎn)換精度

2025/7/2392-n≤

<10-2

n=7舉例實(shí)際系統(tǒng)，說明哪些是模擬，哪些是數(shù)字？教材示例以外的？2025/7/2310放大與濾波電路模擬信號(hào)模擬信號(hào)模擬信號(hào)模擬信號(hào)數(shù)字信號(hào)數(shù)字信號(hào)麥克風(fēng)模/數(shù)轉(zhuǎn)換器數(shù)/模轉(zhuǎn)換器微處理器系統(tǒng)濾波與功放電路揚(yáng)聲器存儲(chǔ)器人機(jī)交互模擬信號(hào)轉(zhuǎn)換為數(shù)字的方法有哪些？，反之呢？注意幾對(duì)概念：1.模擬信號(hào)和數(shù)字信號(hào)；模擬信號(hào)和脈沖信號(hào)；脈沖信號(hào)和數(shù)字信號(hào)；2.連續(xù)時(shí)間信號(hào)：時(shí)間是連續(xù)的，幅值連續(xù)或離散tt數(shù)字信號(hào)時(shí)間離散幅值離散—量化（每個(gè)量化的數(shù)可由編碼表示）模擬信號(hào)，脈沖信號(hào)，數(shù)字信號(hào)的轉(zhuǎn)換Analogsignal離散時(shí)間序列/信號(hào)時(shí)間離散幅值連續(xù)PulsesignalsamplingDigitalsignal模擬信號(hào)時(shí)間連續(xù)幅值連續(xù)quantizationSampling

&ReconstructionNyquist采樣定理t11t1t2t3t4t5t1t2t3t4t5t1:0.85

11011001t2:0.81

11001111t3:0.65

10100110t4:0.49

01111101t5:0.39

01100011……模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)模擬信號(hào)采樣高/低電平(二進(jìn)制)12Analog

Digital0.85×2=1.70.7×2=1.40.4×2=0.80.8×2=1.60.6×2=1.20.2×2=0.40.4×2=0.80.8×2=1.6…小數(shù)點(diǎn)位置1101100111001111101001100111110101100011Moredetail1.2.1模/數(shù)轉(zhuǎn)換模擬量uI與轉(zhuǎn)換的數(shù)字量D之關(guān)系：UREF是參考電壓，是模擬/數(shù)字轉(zhuǎn)換時(shí)的基準(zhǔn)電壓，k是比例常數(shù)例：3.3V時(shí)的數(shù)字量為(127)10，問1.5V時(shí)的數(shù)字量應(yīng)該是多少？解：3.3:127=1.5：？采樣定理fS≥2fIMAX，采樣頻率fS不小于輸入模擬信號(hào)uI的最高有效頻率fIMAX的兩倍不滿足呢？不能采樣？部分信號(hào)漏采，相當(dāng)于低通濾波2025/7/2313

模/數(shù)轉(zhuǎn)換采樣/保持為何要采樣/保持？避免轉(zhuǎn)換過程中，輸入信號(hào)變化，而導(dǎo)致輸出數(shù)值的不確定時(shí)間域離散化2025/7/2314(a)輸入模擬信號(hào)uIt0t1t2t3t4t5s(t)t0t1t2t3t4t5uSt0t1t2t3t4t5(b)采樣脈沖信號(hào)(c)采樣/保持信號(hào)TSTC采樣期保持期采/保電路主要參數(shù)輸入電壓范圍輸入阻抗擺率：輸出電壓變化的最大速率截獲時(shí)間tac孔徑時(shí)間tap保持值的衰減或下降采樣控制脈沖的極性和幅度等采樣保持TCR2R1TCuIuSs(t)-+∞+模/數(shù)轉(zhuǎn)換量化/編碼幅度域離散化編碼位數(shù)量化等級(jí)量化誤差編碼方法二進(jìn)制…2025/7/2315(a)截?cái)嗔炕╱S(V)01/82/83/84/85/86/87/81t1t2t3t4t5t6t量化舍去011100001110111100b2b1b0編碼(b)四舍五入量化法uS(V)01/82/83/84/85/86/87/81t1t2t3t4t5t6t1/163/165/167/169/1611/1613/1615/16量化舍去量化進(jìn)入100101010110111100b2b1b0編碼Analogis0~5V,Digitalis8bits,thenifinputanalogisx,what’sdigital?5/x=11111111/DExample,x=3.4V,D=10101101分辨率:Digitalsystemis1LSB,Analogis5V/255=0.0196V

模/數(shù)轉(zhuǎn)換2025/7/2316+-+-+-+-+-+-+-UREFRRRRRRRUSR優(yōu)先編碼器C6Q6C5Q5C4Q4C3Q3C2Q2C1Q1C0Q0b2b1b0abcdefg∞∞∞∞∞∞∞寄存器電阻分壓鏈電壓比較器寄存器優(yōu)先編碼器比較器輸出值UREF

>uS

>7UREF

/87UREF/8>uS>6UREF/86UREF/8>uS>5UREF/85UREF/8>uS>4UREF/84UREF/8>uS>3UREF/83UREF/8>uS>2UREF/82UREF/8>uS>UREF/8UREF/8>uS

>0C0C1C2C3C4C5C6b2b0b1編碼器輸出輸入電壓uS11111111111111110000111110000000000000000000000000000000001111111111111111111000思考：8位A/D轉(zhuǎn)換芯片，若已知1.52V模擬量輸入對(duì)應(yīng)的數(shù)字量(二進(jìn)制)為01010100，那么10110111(二進(jìn)制)對(duì)應(yīng)的模擬量應(yīng)該是多少？主要參數(shù)指標(biāo)有：分辨率轉(zhuǎn)換誤差轉(zhuǎn)換速度模擬輸入電壓范圍輸出數(shù)據(jù)格式參考電壓值UREF1.2.2數(shù)/模轉(zhuǎn)換數(shù)值量D(m位二進(jìn)制)轉(zhuǎn)換為多大的模擬量？電路原理分析運(yùn)放的虛短、虛斷？模擬開關(guān)—數(shù)字量控制模擬信號(hào)斷/合高位數(shù)字權(quán)值大（電流大）2025/7/2317I∑Uo8RI0S0b04RI1S1b12RI2S2b2RI3S3b3UREFRF=R/210-+∞+

位數(shù)多了，有什么問題？數(shù)/模轉(zhuǎn)換

2025/7/2318UREFI∑UoRF=R102RI0S0b0R2RI1S1b1R2RI2S2b2R2RI3S3b32RRRRRI-+∞+主要參數(shù)包括：輸出量程轉(zhuǎn)換精度分辨率轉(zhuǎn)換誤差又分為動(dòng)態(tài)誤差和靜態(tài)誤差轉(zhuǎn)換時(shí)間

其他信息的數(shù)字化模擬信號(hào)——模/數(shù)轉(zhuǎn)換文字——點(diǎn)陣圖像——像素物理量——傳感器——模擬量（數(shù)字量）2025/7/23190000000110000000000000011000000000000001100000000111111111111110011111111111111001100001100001100110000110000110011000011000011001100001100001100111111111111110011111111111111000000001100000000000000110000000000000011000000000000001100000000000000110000000數(shù)字電路MOS管——導(dǎo)通/截止

高電平/低電平

數(shù)字0/1門電路——基本邏輯運(yùn)算

非其他邏輯運(yùn)算？與，或，…MOS管

門

模塊

系統(tǒng)系統(tǒng)設(shè)計(jì)自底往上自頂往下2025/7/2320UIUOUDDTPTNUIUOUDDTPTN數(shù)字系統(tǒng)層次化設(shè)計(jì)方法2025/7/2321確定系統(tǒng)的功能和指標(biāo)數(shù)字系統(tǒng)自底往上設(shè)計(jì)方法基本流程劃分子系統(tǒng)或模塊，確定其功能和指標(biāo)要求模塊1設(shè)計(jì)系統(tǒng)整合與聯(lián)調(diào)模塊2設(shè)計(jì)模塊n設(shè)計(jì)FPGA實(shí)現(xiàn)或后端設(shè)計(jì)完成設(shè)計(jì)？YN部分或全部模塊系統(tǒng)分析，確定設(shè)計(jì)規(guī)范RTL級(jí)模型建立、設(shè)計(jì)輸入系統(tǒng)功能仿真邏輯綜合和可測(cè)性設(shè)計(jì)時(shí)序分析、功耗優(yōu)化、形式驗(yàn)證版圖預(yù)布局布線、時(shí)鐘樹建立版圖設(shè)計(jì)確定系統(tǒng)的功能和指標(biāo)參數(shù)提取、時(shí)序驗(yàn)證和形式驗(yàn)證版圖驗(yàn)證系統(tǒng)版圖數(shù)據(jù)提交(Tapeout)確定行為級(jí)模型和系統(tǒng)時(shí)序要求完成可綜合HDL代碼設(shè)計(jì)完成系統(tǒng)功能驗(yàn)證生成門級(jí)網(wǎng)表和測(cè)試圖形完成綜合后仿真、驗(yàn)證與優(yōu)化完成后端初步設(shè)計(jì)完成布局和布線設(shè)計(jì)完成后端設(shè)計(jì)仿真與驗(yàn)證完成DRC、ERC、LVS等集成電路自頂向下設(shè)計(jì)方法基本流程BuidingDigitalSystemLogicsynthesisusingaHardwareDescriptionLanguage(HDL)automatesthemosttediousanderror-proneaspectsofdesign22BuidingDigitalSystem設(shè)計(jì)創(chuàng)意+仿真驗(yàn)證功能要求是行為仿真綜合、優(yōu)化——網(wǎng)表時(shí)序仿真布局布線——版圖后仿真否是否否是行為設(shè)計(jì)（VHDL）程序燒寫23集成電路設(shè)計(jì)軟件3巨頭：synopsys，cadence,mentorgraphics自主化？！第2章邏輯代數(shù)基礎(chǔ)6學(xué)時(shí)2025/7/2324本章學(xué)習(xí)目標(biāo)和內(nèi)容學(xué)習(xí)目標(biāo)掌握數(shù)字電路的理論基礎(chǔ)——邏輯代數(shù)掌握并靈活運(yùn)用邏輯代數(shù)的公理、定理和公式理解邏輯關(guān)系的描述方法掌握邏輯函數(shù)的化簡方法學(xué)習(xí)內(nèi)容邏輯運(yùn)算與邏輯門公理與定理變換規(guī)則描述邏輯關(guān)系的方法公式法化簡邏輯函數(shù)卡諾圖的構(gòu)建卡諾圖化簡邏輯函數(shù)的方法完全描述與非完全描述邏輯函數(shù)非完全描述邏輯函數(shù)的化簡2025/7/2325邏輯代數(shù)（布爾代數(shù)、開關(guān)代數(shù)）2025/7/2326BasicValue：0,1二進(jìn)制數(shù)符對(duì)應(yīng)于電壓（電平）的低，高。斷言的真，假。磁場(chǎng)的南，北?！瑽asicOperation:AND OR NOT白非白即黑？灰色，彩色怎么辦？FAB&FAB≥1AF1邏輯運(yùn)算——與基本邏輯運(yùn)算——與、或、非與：條件都具備，結(jié)果才發(fā)生，條件之間“與”關(guān)系書寫運(yùn)算符：“.”或省略表達(dá)式：F=A?BVerilog運(yùn)算符：“&”或“&&”電路符號(hào)2025/7/2327“與”運(yùn)算真值表輸入輸出ABF000010100111FAB&ABFABFSwitch:1-on,0-offLamp:1-Light,0-outIfassume:1=off,0=on,what’sthelogic??電路模型開關(guān)燈ABFoffoff滅offon滅onoff滅onon亮邏輯運(yùn)算——或或：任一條件具備，結(jié)果即發(fā)生，條件之間“或”關(guān)系書寫運(yùn)算符：“+”表達(dá)式：F=A+BVerilog運(yùn)算符：“|”或“||”電路符號(hào)2025/7/2328“或”運(yùn)算真值表輸入輸出ABF000011101111FAB≥1ABFABFSwitch:1-on,0-offLamp:1-Light,0-out邏輯運(yùn)算——非

2025/7/2329AF1“非”運(yùn)算真值表輸入輸出AF0110AFAFRSwitch:1-on,0-offLamp:1-Light,0-out非門有時(shí)也稱為反相器與、或、非門2025/7/2330與、或、非運(yùn)算關(guān)系復(fù)合邏輯運(yùn)算與、或、非基本邏輯運(yùn)算復(fù)合而成的與非：F=(A?B)’或非：F=(A+B)’異或：F=A⊕B（=A’?B+A?B’）同或(異或非)：F=A⊙B（=A?B+A’?B’）與或非：F=(A?B+C?D)’注意：無“除法”，無“減法”，無“冪次”如果A·B=A·C成立，并不能說明一定有B=C如果A+B=A+C成立，也不能說明B=CA·A·A

A3還可以更復(fù)雜的復(fù)合嗎？2025/7/2331&≥1=1=1ABCD&≥1FABFCDABFABF同或、異或運(yùn)算真值表？完備運(yùn)算集集合：在某方面有相似性質(zhì)項(xiàng)的總稱十進(jìn)制數(shù)符集合D={0,1,2,3,4,5,6,7,8,9}二進(jìn)制數(shù)符集合B={0,1}基本邏輯運(yùn)算集合與、或、非完全運(yùn)算集：能實(shí)現(xiàn)任一組合邏輯運(yùn)算的運(yùn)算集FS1={與，或，非}FS2={與非}FS3={或非}FS4={與，異或}2025/7/2332證明FS2A?B=((A?B)’)’=((A?B)’?(A?B)’)’A+B=(A’?B’)’=((A?A)’?(B?B)’)’A’=(A?A)’——僅用“與非”電路實(shí)現(xiàn)的多樣性任何邏輯電路都可以用與、或、非門實(shí)現(xiàn)也可以僅用與非門就可實(shí)現(xiàn)也可以僅用或非門即可實(shí)現(xiàn)也可以用與、異或門實(shí)現(xiàn)2.1.2公理與定理公理(axiom)是設(shè)定其為真的基本定義的最小集，公理無需證明！2025/7/2333邏輯代數(shù)的公理公理對(duì)偶公理A1如果A≠1，則A=0A1D如果A≠0，則A=1A20’=1A2D1’=0A30?0=0A3D1+1=1A41?1=1A4D0+0=0A50?1=1?0=0A5D1+0=0+1=1對(duì)偶邏輯變量的取值，基本邏輯運(yùn)算關(guān)系單變量定理枚舉法證明T1：A=0時(shí)，左邊=0?1=0，右邊=0

A=1時(shí)，左邊=1?1=1，右邊=1所有各種情況下，左邊等于右邊。等式成立2025/7/2334單變量邏輯代數(shù)定理名稱定理對(duì)偶定理自等律T1A?1=AT1DA+0=A0-1律T2A?0=0T2DA+1=1重疊律T3A?A=AT3DA+A=A還原律T4(A’)’=A

互補(bǔ)律T5A?A’=0T5DA+A’=1變量的數(shù)目有限，變量的取值可一一列舉兩變量和三變量定理等效門等效門電路結(jié)構(gòu)不同，但實(shí)現(xiàn)了相同的邏輯功能2025/7/2335二變量和三變量邏輯代數(shù)定理名稱定理對(duì)偶定理交換律T6A?B=B?AT6DA+B=B+A結(jié)合律T7(A?B)?C=A?(B?C)T7D(A+B)+C=A+(B+C)分配律T8A?(B+C)=A?B+A?CT8DA+(B?C)=(A+B)?(A+C)吸收律T9A?(A+B)=AT9DA+A?B=A合并律T10A?B+A?B’=AT10D(A+B)?(A+B’)=A一致律T11A·B+A’·C+B·C=A·B+A’·CT11D(A+B)?(A’+C)?(B+C)=(A+B)?(A’+C)德·摩根定理T12(A?B)’=A’+B’T12D(A+B)’=A’?B’&1≥1&≥11≥1&≥1&11多變量定理完全歸納法證明T13證明：左邊只有一個(gè)變量(變量數(shù)n=1)時(shí)，等式顯然成立若k個(gè)變量時(shí)成立，即A?A?…?A=A，那么k+1個(gè)變量時(shí)，左邊=(A?A?…)?A=A?A=A=右邊，等式也成立。證畢2025/7/2336多變量邏輯代數(shù)定理名稱定理廣義同一律T13A?A?…?A=AT13DA+A+…+A=A多變量德·摩根定理T14(A1?A2?…?Ak)’=A1’+A2’+…+Ak’T14D(A1+A2+…+Ak)’=A1’?A2’?…?Ak’廣義德·摩根定理T15(F(A1,A2,…,Ak,+,?))’=F(A1’,A2’,…,Ak’,?,+)香農(nóng)展開定理T16F(A1,A2,…,Ak)=A1?F(1,A2,…,Ak)+A1’?F(0,A2,…,Ak)T16DF(A1,A2,…,Ak)=[A1+F(0,A2,…,Ak)]?[A1’+F(1,A2,…,Ak)]異或和同或運(yùn)算律偶數(shù)個(gè)變量的異或運(yùn)算

結(jié)果相反

該偶數(shù)個(gè)變量的同或運(yùn)算A⊕B=(A⊙B)’，A⊕B⊕C⊕D=(A⊙B⊙C⊙D)’奇數(shù)個(gè)變量的異或運(yùn)算==該奇數(shù)個(gè)變量的同或運(yùn)算A⊕B⊕C=A⊙B⊙C異或與同或之間的轉(zhuǎn)換A⊕B=A’⊙B=A⊙B’=(A⊙B)’，A⊙B=A’⊕B=A⊕B’=(A⊕B)’因果互換關(guān)系若A⊕B=C，則有A⊕C=B，B⊕C=A。若A⊙B=C，則有A⊙C=B，B⊙C=A2025/7/2337異或和同或運(yùn)算律運(yùn)算關(guān)系2025/7/2338同或-異或運(yùn)算律名稱同或異或自等律T1A⊙1=AT1DA⊕0=A取反律T2A⊙0=A’T2DA⊕1=A’0-1律T3A⊙A’=0T3DA⊕A’=1重疊律T4A⊙A=1T4DA⊕A=0交換律T5A⊙B=B⊙AT5DA⊕B=B⊕A結(jié)合律T7(A⊙B)⊙C=A⊙(B⊙C)T7D(A⊕B)⊕C=A⊕(B⊕C)分配律T8A+(B⊙C)=(A+B)⊙(A+C)T8DA?(B⊕C)=(A?B)⊕(A?C)反演律T12(A⊙B)’=A⊕BT12D(A⊕B)’=A⊙B異或和同或運(yùn)算律異或運(yùn)算：其中1的個(gè)數(shù)為奇數(shù)時(shí)，則結(jié)果為1；其中1的個(gè)數(shù)為偶數(shù)時(shí)，則結(jié)果為0同或運(yùn)算：其中0的個(gè)數(shù)為奇數(shù)時(shí)，則結(jié)果為0；其中0的個(gè)數(shù)為偶數(shù)時(shí)，則結(jié)果為12025/7/23390,1序列0的個(gè)數(shù)，1的個(gè)數(shù)同或運(yùn)算結(jié)果異或運(yùn)算結(jié)果00101奇數(shù)個(gè)0，偶數(shù)個(gè)10⊙0⊙1⊙0⊙1=00⊕0⊕1⊕0⊕1=000100偶數(shù)個(gè)0，奇數(shù)個(gè)10⊙0⊙1⊙0⊙0=10⊕0⊕1⊕0⊕0=1011000偶數(shù)個(gè)0，偶數(shù)個(gè)10⊙1⊙1⊙0⊙0⊙0=10⊕1⊕1⊕0⊕0⊕0=0011010奇數(shù)個(gè)0，奇數(shù)個(gè)10⊙1⊙1⊙0⊙1⊙0=00⊕1⊕1⊕0⊕1⊕0=1A0

A1…An

=

1變量為1的個(gè)數(shù)是奇數(shù)0變量為1的個(gè)數(shù)是偶數(shù)A0⊙A1⊙…⊙An

=

1變量為0的個(gè)數(shù)是偶數(shù)0變量為0的個(gè)數(shù)是奇數(shù)公理、定理小結(jié)熟練記憶，靈活運(yùn)用注意對(duì)偶性、對(duì)稱性或相似性，不能混淆本課程乃至數(shù)字芯片設(shè)計(jì)，自始至終都可能會(huì)使用到2025/7/2340活學(xué)活用2.1.3邏輯變換規(guī)則代入規(guī)則：邏輯等式中的某變量A用另外一個(gè)邏輯函數(shù)表達(dá)式F替換后，邏輯函數(shù)等式仍然成立有A?B+A?B’=A。則(W+Z)·B+(W+Z)·B’=W+Z反演規(guī)則：“?”

“+”，“+”

“·”；“0”

“1”，“1”

“0”；原變量

反變量，反變量

原變量；運(yùn)算優(yōu)先級(jí)不變。得到原函數(shù)的反函數(shù)若F=((A+B)’?C)’+C?D’，則F’=((A’?B’)’+C’)’?(C’+D)對(duì)偶規(guī)則：“?”

“+”，“+”

“?”；“0”

“1”，“1”

“0”；運(yùn)算優(yōu)先級(jí)不變。得到原函數(shù)的對(duì)偶函數(shù)若F=A+(B+C’?(D+E’)’)’，則FD=A?(B?(C’+(D?E’)’))’2025/7/2341驗(yàn)證前面各“定理對(duì)”的對(duì)偶關(guān)系！F’=(((A+B)’?C)’+C?D’)’=((A+B)’?C)’’?(C?D’)’=((A+B)’’+C’)’?(C’+D)=((A’?B’)’+C’)’?(C’+D)摩根定理反函數(shù)，對(duì)偶函數(shù)舉例例：求解函數(shù)F=((A+B)’?C)’+C?D’的對(duì)偶函數(shù)FDFD=((A?B)’+C)’?(C+D’)例：已知邏輯函數(shù)F=A+(B+C’?(D+E’)’)’，求該函數(shù)的反函數(shù)F’F’=A’?(B’?(C+(D’?E)’))’例：F=(A’·B)’+A’·(C·D+B·(A+C’·D)’)，求該函數(shù)的反函數(shù)和對(duì)偶函數(shù)F=(A’·B)’+(A’·((C·D)+(B·(A+(C’·D))’)))——加括號(hào)F’=(A+B’)’·(A+((C’+D’)·(B’+(A’·(C+D’))’)))——變換=(A+B’)’·(A+(C’+D’)·(B’+(A’·(C+D’))’))——去掉冗余括號(hào)’前面和新增加的括號(hào)保留，而其他原有括號(hào)去掉FD=(A’+B)’·(A’+(C+D)·(B+(A·(C’+D))’))2025/7/2342邏輯約定2025/7/2343FABVDDElectricalFunctionTable(電氣功能表)ABFLLLLH

LH

L

LH

HHPositive-LogicConventionABF000010100111Negative-LogicConventionABF111101011000L:LowLevelH:HighLevelABFTpye1Tpye1ABFF=A·

BF=A+

BHigh:1,Low:0High:0,Low:143(正邏輯約定和負(fù)邏輯約定互為對(duì)偶關(guān)系)閾值電路電壓高/低電平邏輯約定0,1數(shù)值前置條件2.2邏輯關(guān)系的描述輸出與輸入之間的關(guān)系，不是電壓、電流關(guān)系。而是邏輯運(yùn)算關(guān)系！由邏輯運(yùn)算進(jìn)一步可實(shí)現(xiàn)數(shù)字運(yùn)算（算術(shù)運(yùn)算）電路結(jié)構(gòu)如何？電信號(hào)如何？邏輯狀態(tài)0/1與數(shù)字0/1有什么區(qū)別與聯(lián)系？描述方法：邏輯函數(shù)表達(dá)式、真值表、積之和（最小項(xiàng)列表）、和之積（最大項(xiàng)列表）、卡諾圖、時(shí)序波形圖、電路圖和硬件描述語言2025/7/2344ABC?F表示方法的多樣性邏輯關(guān)系——邏輯函數(shù)表達(dá)式簡單形式與或式：F=A?B+A’?C或與式：F=(A+C)?(A’+B)?(B+C)與非-與非：F=((A?B)’?(A’?C)’)’或非-或非：F=((A+C)’+(A’+B)’+(B+C)’)’與或非：F=(A’C’+AB’+B’C’)’混合式：多輸入變量的任意邏輯運(yùn)算疊加組合，得到單輸出/多輸出邏輯函數(shù)2025/7/2345邏輯關(guān)系——真值表真值表是將所有變量的全部取值組合及其對(duì)應(yīng)的函數(shù)值羅列出來，而構(gòu)成的表格。K個(gè)變量2k行三人投票，多數(shù)表決結(jié)果的真值表變量的取值組合？8種邏輯函數(shù)與或表達(dá)式與項(xiàng)再相或，與項(xiàng)的個(gè)數(shù)=函數(shù)值1的個(gè)數(shù)；每個(gè)與項(xiàng)：變量取值為0

反變量，1原變量邏輯函數(shù)或與表達(dá)式或項(xiàng)再相與，或項(xiàng)的數(shù)量=函數(shù)值0的個(gè)數(shù)；每個(gè)或項(xiàng)：變量取值為0

原變量，1

反變量F=A’BC+AB’C+ABC’+ABC=(A+B+C)(A+B+C’)(A+B’+C)(A’+B+C)2025/7/2346三人表決的真值表輸入變量函數(shù)ABCF00000010010001111000101111011111最小項(xiàng)最小項(xiàng)：任一變量以原變量或反變量出現(xiàn)且只出現(xiàn)一次的與項(xiàng)列舉不是最小項(xiàng)的示例？AC’,ABCB’最小項(xiàng)序號(hào)？使最小項(xiàng)為1時(shí)，各變量取值的二進(jìn)制數(shù)轉(zhuǎn)換的十進(jìn)制2025/7/23473變量邏輯函數(shù)的最小項(xiàng)序號(hào)表最小項(xiàng)使最小項(xiàng)為1對(duì)應(yīng)的變量取值對(duì)應(yīng)的十進(jìn)制數(shù)最小項(xiàng)序號(hào)

A’?B’?C’0000m0

A’?B’?C0011m1

A’?B?C’0102m2

A’?B?C0113m3

A?B’?C’1004m4

A?B’?C1015m5

A?B?C’1106m6

A?B?C1117m7

最小項(xiàng)特性：有且只有一組變量取值，使得該最小項(xiàng)的值為1任何2個(gè)最小項(xiàng)相與，結(jié)果必為0所有最小項(xiàng)相或，結(jié)果必為1例：F(A,B,C)=m5+m4+m7+m3=Σm(3,4,5,7)，該函數(shù)的邏輯函數(shù)表達(dá)式？變量的排列！部分變量取值組合，邏輯函數(shù)值為1；變量的其他取值組合，邏輯函數(shù)值為0最小項(xiàng)之和表示的邏輯函數(shù)，需要標(biāo)明邏輯變量邏輯關(guān)系——標(biāo)準(zhǔn)和邏輯函數(shù)F(A,B,C)=A+B’·C+A’·B·C’=A·(B+B’)·(C+C’)+(A+A’)·B’·C+A’·B·C’=A·B·C+A·B·C’+A·B’·C+A·B’·C’+A·B’·C+A’·B’·C+A’·B·C’=A·B·C+A·B·C’+A·B’·C+A·B’·C’+A’·B’·C+A’·B·C’=m7+m6+m5+m4+m1+m2=Σm(1,2,4,5,6,7)2025/7/2348標(biāo)準(zhǔn)和最小項(xiàng)之和積之和與項(xiàng)(3個(gè))最大項(xiàng)最大項(xiàng)：各變量以原變量或反變量僅出現(xiàn)一次的或項(xiàng)最大項(xiàng)的示例？不是最大項(xiàng)的示例？A+B’最大項(xiàng)序號(hào)：使最大項(xiàng)為0時(shí)，各變量取值的二進(jìn)制數(shù)轉(zhuǎn)換的十進(jìn)制最大項(xiàng)特性：2025/7/23494變量邏輯函數(shù)的最大項(xiàng)序號(hào)表最大項(xiàng)使最大項(xiàng)為0對(duì)應(yīng)的變量取值對(duì)應(yīng)的十進(jìn)制數(shù)最大項(xiàng)序號(hào)

A+B+C+D00000M0

A+B+C+D’00011M1

A+B+C’+D00102M2

A+B+C’+D’00113M3

A+B’+C+D01004M4

A+B’+C+D’01015M5

A+B’+C’+D01106M6

A+B’+C’+D’01117M7

A’+B+C+D10008M8

A’+B+C+D’10019M9

A’+B+C’+D101010M10

A’+B+C’+D’101111M11

A’+B’+C+D110012M12

A’+B’+C+D’110113M13

A’+B’+C’+D111014M14

A’+B’+C’+D’111115M15

只有一組變量取值，使得該最大項(xiàng)的值為0任何2個(gè)最大項(xiàng)相或必為1所有最大項(xiàng)相與為0F(A,B,C,D)=ПM(0,1,2,3,4,5,7,10,11)最大項(xiàng)之積表示的邏輯函數(shù)，也需要標(biāo)明邏輯變量邏輯關(guān)系——標(biāo)準(zhǔn)積邏輯函數(shù)F(X,Y,Z)=(X+Y’+Z).(X’+Z).(Y+Z)=(X+Y’+Z).(X’+Z).(Y+Z) =(X+Y’+Z).(X’+Y.Y’+Z).(X.X’+Y+Z) =(X+Y’+Z).(X’+Y+Z).(X’+Y’+Z).(X+Y+Z).(X’+Y+Z)=(X+Y’+Z).(X’+Y+Z).(X’+Y’+Z).(X+Y+Z)=ПM(0,2,4,6)2025/7/2350標(biāo)準(zhǔn)積最大項(xiàng)之積標(biāo)準(zhǔn)和與標(biāo)準(zhǔn)積舉例例：將邏輯函數(shù)F=A?B’+B?C轉(zhuǎn)換為最小項(xiàng)形式

F(A,B,C)=A?B’?C’+A?B’?C+A’?B?C+A?B?C=m4+m5+m3+m7=Σm(3,4,5,7)例：將邏輯函數(shù)F=A?C’+B?(A+C?D’)轉(zhuǎn)換為最大項(xiàng)形式F(A,B,C,D)=(A+B)?(A+A+C?D’)?(C’+B)?(C’+A+C?D’)=(A+B)?(A+C)?(A+D’)?(B+C’)?(A+C’+D’)=(A+B+C+D)?(A+B+C’+D)?(A+B+C+D’)?(A+B+C’+D’)?(A+B+C+D)?(A+B’+C+D)?(A+B+C+D’)?(A+B’+C+D’)?(A+B+C+D’)?(A+B+C’+D’)?(A+B’+C+D’)?(A+B’+C’+D’)?(A+B+C’+D)?(A’+B+C’+D)?(A+B+C’+D’)?(A’+B+C’+D’)?=M0·M2·M1·M3·M4·M5·M7·M10·M11=ПM(0,1,2,3,4,5,7,10,11)2025/7/2351最小項(xiàng)之和

最大項(xiàng)之積給定邏輯函數(shù)的最小項(xiàng)之和（最大項(xiàng)之積），那么該函數(shù)的最大項(xiàng)之積（最小項(xiàng)之和）為最?。ù螅╉?xiàng)沒出現(xiàn)的序號(hào)——序號(hào)互缺序號(hào)由變量數(shù)決定，3變量函數(shù)的序號(hào)0~7；4變量函數(shù)的序號(hào)0~15；5變量函數(shù)的信號(hào)0~31例：F(A,B,C)=Σm(0,2,5)解：F(A,B,C)=ПM(1,3,4,6,7)上一頁例題F(A,B,C)=Σm(3,4,5,7)=ПM(0,1,2,6)F(A,B,C,D)=ПM(0,1,2,3,4,5,7,10,11)

=Σm(6,8,9,12,13,14,15)2025/7/2352ABC最小項(xiàng)mi最大項(xiàng)MiF000A’B’C’m0A+B+CM01001A’B’Cm1A+B+C’M10010A’BC’m2A+B’+CM21011A’BCm3A+B’+C’M30100AB’C’m4A’+B+CM40101AB’Cm5A’+B+C’M51110ABC’m6A’+B’+CM60111ABCm7A’+B’+C’M70變量取值決定最小(大)項(xiàng)序號(hào)，且變量同一組取值對(duì)應(yīng)的最小(大)項(xiàng)序號(hào)相同最小項(xiàng)/最大項(xiàng)形式的反(對(duì)偶)函數(shù)求解F是最小項(xiàng)之和，則其反函數(shù)F’最大項(xiàng)之積，且序號(hào)一致因反函數(shù)的值與原函數(shù)剛好相反F(A,B,C,D)=Σm(0,3,5,8,12,14)，F(xiàn)’(A,B,C,D)=ПM(0,3,5,8,12,14)F是最小項(xiàng)之和，則其對(duì)偶函數(shù)FD用最大項(xiàng)之積，序號(hào)為原序號(hào)的反碼（即按位求反。如1011的反碼是0100）對(duì)偶規(guī)則相對(duì)于反演規(guī)則，少了變量原

反，反

原。反函數(shù)的變量變換之后就是對(duì)偶函數(shù)F(A,B,C,D)=Σm(0,3,5,8,12,14)FD(A,B,C,D)=ПM(15,12,10,7,3,1)=ПM(1,3,7,10,12,15)2025/7/2353(mi)D=Mjj=(2n-1)

-i同一邏輯函數(shù)ABCDFF’000010000101001001001110010001010110011001011101100010100101101001101101110010110101111010111101求反函數(shù)F’與對(duì)偶函數(shù)FD2025/7/2354

∑變∏，序號(hào)一致∑、∏不變，序號(hào)互缺∑

Π，序號(hào)互缺

函數(shù)F的最小項(xiàng)，最大項(xiàng)形式由原函數(shù)求對(duì)偶函數(shù)FD

∑變∏，序號(hào)反碼∏變∑，序號(hào)反碼由原函數(shù)求反函數(shù)F’例：給定邏輯函數(shù)F(A,B,C,D)=Σm(0,3,5,8,12,14)，求其反函數(shù)和對(duì)偶函數(shù)F’(A,B,C,D)=ПM(0,3,5,8,12,14)FD(A,B,C,D)=ПM(1,3,7,10,12,15)邏輯關(guān)系——時(shí)序波形圖2025/7/2355ABCDF對(duì)于邏輯函數(shù)F=A?C’+B’?C?D’+A?D’，給定輸入信號(hào)波形，輸出波形？邏輯關(guān)系——電路圖邏輯函數(shù)F=A?C’+B’?C?D’+A?D’依據(jù)表達(dá)式的與、或、非等關(guān)系，畫電路符號(hào)及其連接2025/7/2356(a)基本邏輯門實(shí)現(xiàn)ABCDF111&&&≥1(b)與非門實(shí)現(xiàn)ABCDF&&&&&&&邏輯關(guān)系——Verilog硬件描述語言F=A?C’+B’?C?D’+A?D’moduleexample(A,B,C,D,F);//模塊定義inputA,B,C,D;//輸入outputF;//輸出beginassignF=A&~C|~B&C&~D|A&~D;//實(shí)體endendmodule2025/7/2357已知邏輯關(guān)系任一表示形式，都可用其他形式表示出來2.3邏輯函數(shù)化簡化簡的目的元件少，連線少

成本低，延時(shí)小，功耗低，可靠性高化簡方法公式法：利用公理、定理、規(guī)則圖形化：卡諾圖表格法（自學(xué)）最簡標(biāo)準(zhǔn)與項(xiàng)（或項(xiàng)）數(shù)量最少每個(gè)與項(xiàng)（或項(xiàng)）中變量最少晶體管數(shù)量最少，整體表達(dá)式（電路結(jié)構(gòu)）的改變2025/7/2358精益求精！做事有目標(biāo)，做人有原則解決問題的方法多樣化，不同問題，有相應(yīng)更合適、更優(yōu)的解決方法判斷依據(jù)，行為準(zhǔn)則規(guī)范公式法化簡舉例例F=A+(A’?(B?C)’)’?(A’+(B’?C’+D)’)+B?C解：F=(A+B?C)+(A+B?C)?(A’+(B’?C’+D)’)

=A+B?CF=A·C+B’·C+B·D’+C·D’+A·(B+C’)+A’·B·C·D’+A·B’·D·E解：F=AC+B’C+BD’+CD’+AB+AC’+AB’DE

=A+B’C+BD’2025/7/2359記牢定理公式，查看表達(dá)式各項(xiàng)之間的關(guān)系，仔細(xì)尋找規(guī)律每步化簡之后，判斷是否最簡

經(jīng)常檢視自己的行為，規(guī)范自我卡諾圖化簡——卡諾圖構(gòu)建二維表格，但變量取值按格雷碼位置排列二進(jìn)制Bk…Bi…B1B0對(duì)應(yīng)的格雷碼為Gk…Gi…G1G0Gk=BkGi=Bi+1⊕Bi，i=k-1,…,1,0卡諾圖每個(gè)方格對(duì)應(yīng)1個(gè)最小項(xiàng)（最大項(xiàng)）變量的排列與最小項(xiàng)(最大項(xiàng))位置關(guān)系2025/7/2360二進(jìn)制000001010011100101110111格雷碼000001011010110111101100CDAB0001111000m0m4m12m801m1m5m13m911m3m7m15m1110m2m6m14m10最大項(xiàng)序號(hào)及其排列如何？將抽象性的邏輯關(guān)系，顯性為位置關(guān)系——形象直觀卡諾圖2025/7/2361ABCD0001111000m0m1m3m201m4m5m7m611m12m13m15m1410m8m9m11m10CDAB0001111000m0m4m12m801m1m5m13m911m3m7m15m1110m2m6m14m10ABC000111100m0m1m3m21m4m5m7m6ABCDE00000101101011011110110000m0m1m3m2m6m7m5m401m8m9m11m10m14m15m13m1211m24m25m27m26m30m31m29m2810m16m17m19m18m22m23m21m203變量卡諾圖4變量卡諾圖4變量卡諾圖5變量卡諾圖邏輯函數(shù)的卡諾圖表示邏輯函數(shù)F(A,B,C)=Σm(0,2,5,6)2025/7/2362ABC000111100100110101F(A,B,C,D)=ПM(0,3,7,9,10,12,15)卡諾圖表示ABCD00011110000101011101110101101010F=A?B?D’+A?B’?C’?D+C?DABCD0001111000

1

01

1

111

1110

11

A?B?D’A?B’?C’?DC?D卡諾圖化簡邏輯函數(shù)的機(jī)理格雷碼只有一位不同，幾何相鄰，相對(duì)，相重疊——邏輯相鄰2025/7/2363ABC00011110011

1

ABC000111100

11

1ABC000111100

11

1

ABCD0001111000

11

01

11

11

10

ABCD00011110001

101

111

101

1ABCD0001111000

1101

1111

1110

11不僅要知其然，更要知其所以然卡諾圖化簡邏輯函數(shù)的步驟邏輯函數(shù)的卡諾圖表示；圈組滿足相鄰關(guān)系、且為2i個(gè)“1格(0格)”，覆蓋最大的畫圈；然后相對(duì)小的畫圈。任何一個(gè)圈，必須至少有一個(gè)不在其他圈中的“1格(0格)”。任何“1格(0格)”，可以被1個(gè)或2個(gè)以上的圈重復(fù)覆蓋多次；所有1格(0格)必須被圈完為止。復(fù)查，如果某個(gè)圈的“1格(0格)”都分別在其他圈中，那么這個(gè)圈是多余的，需要?jiǎng)h除。讀圖，寫表達(dá)式每個(gè)圈為1個(gè)與項(xiàng)（或項(xiàng)），取值既有0又有1的變量被消除最小項(xiàng)（1為原變量，0為反變量）；最大項(xiàng)（0為原變量，1為反變量）2025/7/2364可以圈6個(gè)1單元嗎??卡諾圖化簡舉例F(A,B,C,D)=Σm(0,2,5,6,7,9,10,14,15)的最簡與或式？2025/7/2365ABCD00011110001

101

11111

1110

1

1F(A,B,C,D)=C?D’+B?C+A’?B?D+A’?B’?D’+A?B’?C’?DF(A,B,C,D)=Σm(0,2,3,5,7,8,10,11,13)最簡或與式？ABCD00011110001011010110110100101011F=(B’+D)?(A’+B’+C’)?(B+C+D’)幾何相鄰，相對(duì)，相重疊函數(shù)=各個(gè)圈對(duì)應(yīng)的“與”項(xiàng)再“或”一個(gè)圈即一個(gè)“與”項(xiàng)圈對(duì)應(yīng)的變量取值1，原變量圈對(duì)應(yīng)的變量取值0，反變量圈對(duì)應(yīng)的變量既有0又有1，變量不出現(xiàn)函數(shù)=各個(gè)圈對(duì)應(yīng)的“或”項(xiàng)再“與”一個(gè)圈即一個(gè)“或”項(xiàng)圈對(duì)應(yīng)的變量取值1，反變量圈對(duì)應(yīng)的變量取值0，原變量圈對(duì)應(yīng)的變量既有0又有1，變量不出現(xiàn)卡諾圖化簡舉例2025/7/2366CDAB00

01

11

100001111011111111111CDAB00

01

11

100001111011111111111F=A’.B+A.B’+B.C’+A.D’F=A’.B+A.B’+B.D’+A.C’是否有不同答案？卡諾圖化簡舉例2025/7/2367

AB

CD0001111000110111110111F=(C+D’)(B’+D)(A+D’)=B’D’+ACD

CDAB00

01

11

10000111101111111111000000F=(A’+C+D)(B+C+D’)(A+C’+D’)幾個(gè)概念蘊(yùn)含項(xiàng)：邏輯函數(shù)的任何單個(gè)最小項(xiàng)，或可合并化簡的最小項(xiàng)組。主蘊(yùn)含項(xiàng)：邏輯函數(shù)的可以最大化合并的最小項(xiàng)組。邏輯函數(shù)的奇異“1”單元：僅被單個(gè)主蘊(yùn)含項(xiàng)覆蓋的“1格”。質(zhì)主蘊(yùn)含項(xiàng)：覆蓋1個(gè)或多個(gè)奇異“1”單元的主蘊(yùn)含項(xiàng)。質(zhì)主蘊(yùn)含項(xiàng)必然在邏輯函數(shù)的最小和中。2025/7/2368ABCD00

0111

10000111101111111111單個(gè)方格，整列都是蘊(yùn)含項(xiàng)但單個(gè)方格不是主蘊(yùn)含項(xiàng)，而整列是主蘊(yùn)含項(xiàng)淺藍(lán)色是主蘊(yùn)含項(xiàng)，但不是質(zhì)主蘊(yùn)含項(xiàng)陰影背景的1都是奇異1單元而白色背景的1都不是奇異1單元不完全描述邏輯函數(shù)完全描述邏輯函數(shù)：任一變量組合，邏輯函數(shù)值確定為0或1非完全描述邏輯函數(shù)：某些變量取值不會(huì)出現(xiàn)，如水位描述。水位在刻度以上1，以下0當(dāng)前水位：ABC=001ABC取值100,101,110,010，水位在哪？某些變量取值時(shí)，函數(shù)值0/1均可，無關(guān)緊要，如BCD-七段字符顯示約束項(xiàng)表示表達(dá)式AB+BC=0最小項(xiàng)（md），最大項(xiàng)（MD）卡諾圖x，d2025/7/2369ABC?無關(guān)項(xiàng)意味著變量出現(xiàn)了第3種取值嗎？不完全描述邏輯函數(shù)的化簡化簡方法，與完全描述邏輯函數(shù)類似，但不同：最小項(xiàng)形式化簡，把約束項(xiàng)全部看成“1格”，但任何一個(gè)圈里至少需要包含1個(gè)原本的“1格”，而不能全部都是無關(guān)項(xiàng)看成的“1格”。化簡后，圈里的無關(guān)項(xiàng)取值1，而圈外的無關(guān)項(xiàng)取值0。最大項(xiàng)形式化簡，把約束項(xiàng)全部看成“0格”，但任何一個(gè)圈里至少需要包含1個(gè)原本的“0格”，而不能全部都是無關(guān)項(xiàng)看成的“0格”?；喓?，圈里的無關(guān)項(xiàng)取值0，而圈外的無關(guān)項(xiàng)取值1。2025/7/2370不完全描述邏輯函數(shù)化簡F=A’?B’?C’?D+A’?B?C?D+A?B’?C’?D’，約束條件為A’?B’?C?D+A’?B?C’?D+A?B?D’+A?B’?C’?D+A?B?C+A?C?D’=02025/7/2371ABCD000111100001×0010×1011×0××101×0×F=A’?D+A?D’化簡F(A,B,C,D)=Σm(0,2,5,9,15)+Σd(6,7,8,10,12,13)ABCD000111100010010101××11××1010×10×F=B’?D’+A?C’+B?D若要求化為或與式呢？表格法化簡方法：求出函數(shù)的全部主要項(xiàng)；選出函數(shù)的必要項(xiàng)；選擇主要項(xiàng)，使它與必要項(xiàng)一起包含給定函數(shù)的全部最小項(xiàng)，建立函數(shù)的最簡與-或式略（自學(xué)）2025/7/2372第3章門電路與數(shù)字集成電路8學(xué)時(shí)2025/7/2373學(xué)習(xí)目標(biāo)與內(nèi)容學(xué)習(xí)目標(biāo)了解數(shù)字IC的特點(diǎn)和重要性理解實(shí)現(xiàn)邏輯功能的門電路結(jié)構(gòu)及其工作原理理解特殊功能的門電路結(jié)構(gòu)理解數(shù)字電路的電氣參數(shù)，閱讀并理解芯片數(shù)據(jù)手冊(cè)(datasheet)理解電路可編程原理熟悉并使用可編程邏輯器件學(xué)習(xí)內(nèi)容數(shù)字集成電路的類型及其特點(diǎn)邏輯電平與邏輯約定基本邏輯門的電路結(jié)構(gòu)特殊功能的門電路結(jié)構(gòu)及原理器件電氣參數(shù)輸入/輸出的電壓和電流器件延時(shí)功耗電路可編程的原理及其實(shí)現(xiàn)方法可編程邏輯器件及其應(yīng)用2025/7/2374數(shù)字集成電路概述集成電路模擬集成電路數(shù)字集成電路模/數(shù)混合射頻集成電路集成電路硅基GaAs…集成規(guī)模：SSI,MSI,LSI,VLSI,ULSI,GSI2025/7/2375硅基數(shù)字集成電路BiMOSMOSECL/CMLTTLI2LNMOSPMOSCMOSLSALS/ASSFSTLISL雙極標(biāo)準(zhǔn)邏輯集成電路可編程集成電路專用集成電路集成電路芯片2025/7/2376標(biāo)準(zhǔn)邏輯芯片專用芯片可編程芯片晶圓芯片封裝結(jié)構(gòu)DIPPLCCBGAQFP…芯片設(shè)計(jì)工具，光刻機(jī)…核心技術(shù)國產(chǎn)化的重要性！數(shù)字集成電路參數(shù)優(yōu)點(diǎn)：抗干擾能力強(qiáng)，穩(wěn)定性好易于超大規(guī)模集成，構(gòu)成復(fù)雜芯片精度高，處理能力強(qiáng)便于記錄和存儲(chǔ)易于小型化和集成化低功耗…2025/7/2377TTL的2輸入與非門不同工藝系列的電路特性參數(shù)（單位）符號(hào)74S74LS74AS74ALS74F最大傳輸延遲(ns)tPD391.743單個(gè)門的功耗(mW)

19281.24速度-功耗積(pJ)

571813.64.812低電平輸入電壓(V)UILMAX0.80.80.80.80.8低電平輸出電壓(V)UOLMAX0.50.50.50.50.5高電平輸入電壓(V)UIHmin2.02.02.02.02.0高電平輸出電壓(V)UOHmin2.72.72.72.72.7低電平輸入電流(mA)IILMAX-2.0-0.4-0.5-0.2-0.6低電平輸出電流(mA)IOLMAX20820820高電平輸入電流(μA)IIHMAX5020202020高電平輸出電流(μA)IOHMAX-1000-400-2000-400-10003.2CMOS門電路邏輯約定：電壓范圍與0/1的對(duì)應(yīng)關(guān)系器件類型不同（CMOS,TTL等），0/1對(duì)應(yīng)的電壓范圍不同電源電壓不同（5V，3.3V,1.8V），0/1對(duì)應(yīng)的電壓范圍不同輸入、輸出，0/1對(duì)應(yīng)的電壓范圍也不同2025/7/2378邏輯1（高電平）

邏輯0（低電平）未定義邏輯電平(過渡區(qū)域)5.0V3.5V1.5V0.0V邏輯0（高電平）

邏輯1（低電平）5.0V3.5V1.5V0.0V(a)正邏輯約定(b)負(fù)邏輯約定單一邏輯約定邏輯非符號(hào)，小圓圈，僅表示“邏輯非”的關(guān)系混合邏輯約定極性指示符號(hào)，三角箭頭，表示低電平信號(hào)名稱：后綴_L電平標(biāo)準(zhǔn)2025/7/23795.0V4.44V3.5V2.5V0.5V1.5V0.0V5VCMOSGNDUDDUOHUIHUTUOLUIL1.5VCMOS1.5V1.15V0.975V0.75V0.35V0.525V0.0VGNDUDDUOHUIHUTUOLUIL1.8VCMOS1.8V1.35V1.17V0.9V0.45V0.63V0.0VGNDUDDUOHUIHUTUOLUIL2.5VCMOS2.5V2.0V1.7V1.2V0.4V0.7V0.0VGNDUDDUOHUIHUTUOLUIL3.3VLVTTL3.3V2.4V2.0V1.5V0.4V0.8V0.0VGNDUDDUOHUIHUTUOLUIL5VTTL5.0V0.0VGNDUDD2.4V2.0V1.5V0.4V0.8VUOHUIHUTUOLUIL芯片制造流片符合電平標(biāo)準(zhǔn)等會(huì)要求PCB設(shè)計(jì)制造控制匹配、驅(qū)動(dòng)和干擾3.2.2MOS管CMOStransistorBasicswitchinmodernICs80doesnotconduct0conducts1gatenMOSdoesnotconduct1gatepMOSconducts0Silicon--notquiteaconductororinsulator:

SemiconductoragatesourcedrainoxideApositivevoltagehere...(a)ICpackageIC...attractselectronshere,turningthechannelbetweenthesourceanddrainintoaconductorMOS管特性81N溝道增強(qiáng)型N溝道耗盡型P溝道增強(qiáng)型P溝道耗盡型CMOS非門電路UI為低電平時(shí)，如UI=0V，NMOS的柵極電壓UGSN=UG-US=UI=0V，小于UGS(th)N，NMOS管截止，PMOS負(fù)載管導(dǎo)通，等效于一個(gè)較小的導(dǎo)通電阻RON，UO≈UDDUI為高電平時(shí)，如UI=UDD，NMOS管導(dǎo)通，而PMOS負(fù)載管截止,

UO≈0輸出電壓范圍與輸入電壓范圍相反?！胺恰边壿嬯P(guān)系2025/7/2382UOUDDTPTNUI1UIUOUIUOUDD開關(guān)模型CMOS與非門電路當(dāng)A和B兩個(gè)輸入都為低電平時(shí)，TNA和TNB都截止，而TPA和TPB都導(dǎo)通，輸出端F為高電平。當(dāng)A輸入為低電平，B輸入為高電平時(shí)，TNA截止，TPA導(dǎo)通，TNB導(dǎo)通，TPB截止。由于TNA與TNB串聯(lián)，輸出端F與地之間的通路是很大電阻，等效于斷開。TPA與TPB并聯(lián)，因此輸出端F與電源UDD之間的通路是導(dǎo)通。因此輸出F是高電平。當(dāng)A輸入為高電平，B輸入為低電平時(shí)，同樣的分析得知輸出端F為高電平。當(dāng)A和B輸入都為高電平時(shí)，TNA和TNB都導(dǎo)通，而TPA和TPB都截止，因此輸出端F為低電平。2025/7/2383ABFUDDTNBTNATPBTPAABF001011101110正邏輯約定負(fù)邏輯約定時(shí)，邏輯關(guān)系是什么？&ABF與非門等效的開關(guān)狀態(tài)2025/7/2384CMOS或非門電路自行推導(dǎo)，過程，結(jié)論是什么？總結(jié)CMOS電路的結(jié)構(gòu)特點(diǎn)?2025/7/2385ABFUDDTNBTNATPBTPA≥1ABFCMOS電路特點(diǎn)PMOS管組成的上拉電路和NMOS管組成的負(fù)載構(gòu)成上拉電路與輸入電路組成對(duì)稱關(guān)系，串聯(lián)

并聯(lián)“與”——NMOS串聯(lián)，PMOS并聯(lián)“或”——NMOS并聯(lián)，PMOS串聯(lián)分析圖示電路功能2025/7/2386上拉電路負(fù)載電路UDDX0…XnFF=(AB+CD)’ABFTNBTNATPBTPAUDDCDTNCTNDTPCTPD與非結(jié)構(gòu)，或非結(jié)構(gòu)給定制程工藝，相同硅片面積情況下，NMOS導(dǎo)通電阻比PMOS小Whichisfaster,k-inputNANDor

m-inputNORgate?NAND為NMOS串聯(lián)，PMOS并聯(lián)——小電阻串，大電阻并NOR為NMOS并聯(lián)，