第三代微處理器(1978-1982):16位微處理器，如Intel企業(yè)的8086、80286、Motorola的68000和Zilog的

Z8000?集成度達29000萬只品體管，平均指令執(zhí)行時間0.5us(200ns),v

從大型計算機到微型計算機，其基本構(gòu)造屬于馮.諾依曼構(gòu)造，即包括運算器、控制器、存儲器、輸入設(shè)備和輸出

設(shè)備5個構(gòu)成部分。

8位帶符號數(shù)能表達的數(shù)據(jù)范圍為+127—128。

二進制負數(shù)的反碼就是機器數(shù)符號位保持不變，其他各位按位取反。

8086CPU是16位微處理器，內(nèi)部對外有16位數(shù)據(jù)總線。8086CPU有20位地址總線，直接尋址空間為1MB。

8086有一種初級流水線構(gòu)造，內(nèi)部操作與對外操作具有并行性。

8088CPU是準(zhǔn)16位微處理器，由于它的內(nèi)部有16位數(shù)據(jù)總線，但對外只有8位數(shù)據(jù)總線。

BusInterfaceUnit,BIU總線接口部件由段寄存器、指令指針寄存器、總線控制邏輯、地址加法器、指令隊列等單

元構(gòu)成，BIU功能；地址形成、取指令、指令排隊、讀/寫操作數(shù)、總線控制。

IP總是指向下一條將要執(zhí)行的指令。

當(dāng)指令隊列有2個或2個以上字節(jié)空時，BIU會自動存取指令。

ExecutionUnit,EU執(zhí)行部件EU的構(gòu)成：算術(shù)邏輯單元ALU、寄存器組、標(biāo)志寄存器、暫存器、EU控制電路。

EU的重要任務(wù)：指令譯碼、執(zhí)行指令。

指令次序執(zhí)行時，EU和BIU是并行工作方式；若碰到轉(zhuǎn)移指令、調(diào)用指令和返回指令時，要將指令隊列中的指令

作廢，由BIU重新取轉(zhuǎn)移目的地址中的新指令，EU才能繼續(xù)執(zhí)行指令，并行操作將受到影響。

8086CPU的BIU和EU并行工作的過程：EU的功能是執(zhí)行指令。EU從指令隊列中取出指令編碼，將其譯碼，發(fā)

出對應(yīng)的控制信息?？刂茢?shù)據(jù)在ALU中進行運算，運算成果的特性保留在標(biāo)志寄存器PSW中。BIU的功能是負

責(zé)與存儲器、I/O端口傳送信息。當(dāng)EU從指令隊列中取走指令，指令隊列出現(xiàn)空字節(jié)（8086指令隊列為6個字節(jié)

中空出2個字節(jié)，8088指令隊列為4個字節(jié)空出1個字節(jié)）時，BIU即從內(nèi)存中取出后續(xù)的指令代碼放入隊列

中；當(dāng)EU需要數(shù)據(jù)時，BIU根據(jù)EU給出的邏輯地址，在地址加法器中完畢20位物理地址的計算，從指定的內(nèi)

存單元或外設(shè)中取出數(shù)據(jù)供EU使用：當(dāng)運算結(jié)束時，BIU將運算成果送入指定的內(nèi)存單元和外設(shè)。當(dāng)隊列空時，

EU就等待直到有指令為止。

CPU內(nèi)部可用來提供地址信息的寄存器都是16位的，8086/8088采用了段構(gòu)造的內(nèi)存管理的措施：20位物理地址

二段地址*16+偏移地址。

AX,AL（隱含）：在乘法指令中，寄存乘數(shù)或乘積，在除法指令中寄存除數(shù)或商。

AH（隱含）:在LAHF指令中，做目的寄存器。

AL（隱含）:在十進制運算指令中做累加器；在XLAT指令中作累加器用。

BX（隱含）:在XLAT指令中作基址寄存器。

CX（隱含）:在LOOP指令和串操作指令中作計數(shù)器，可使程序指令簡化，有助于提高程序的運行速度。

DX（隱含）:在做字乘/除法運算時，DX寄存乘積高位或被除數(shù)高位或余數(shù)。

SI寄存源串在數(shù)據(jù)段內(nèi)的偏移地址，DI寄存目的串在附加數(shù)據(jù)段內(nèi)的偏移地址。

當(dāng)CPU取出指令代碼的一種字節(jié)后，IP自動加1,指向指令代碼的下一種字節(jié)。顧客程序不能直接訪問IP。指令

的物理地址=CS*I6+IP。

若最高位發(fā)生進位（或借位）則CF=1,否則CF=0o

當(dāng)運算成果低8位中具有偶數(shù)個1時，PF=1,否則PF=0o

成果的低4位向高4位有進位（或借位），則AW1,否則A卜二U.

若將TF置1,8086/8088CPU處在單步工作方式，CPU每執(zhí)行完一條指令，就會自動產(chǎn)生一次內(nèi)部中斷，使顧客

能逐條跟蹤程序。否則，將正常執(zhí)行程序。

DF=1（STD指令），地址指針自動減量，即由高地址向低地址進行串操作。

8086/8088芯片：雙列直插式封裝。40條引腳，部分引腳分時復(fù)用。

最小模式：單機系統(tǒng)，所有控制信號由8086提供。最大模式：多處理機系統(tǒng)，系統(tǒng)所需的控制信號由8288提

供。在最小模式系統(tǒng)配置中，除了8086CPU、存儲器、I/O接口芯片外，還要加入：1片8284A作為8086/8088系

統(tǒng)的時鐘發(fā)生器：3片Intel8282/8283或74LS373/74LS273作為地址鎖存器，用以鎖存目前的地址信號；2片Intel

8286/8287或74LS245作為數(shù)據(jù)收發(fā)器（總線收發(fā)器）。

最大工作模式：系統(tǒng)中有兩個或多種微處理器，其中有一種是主處理器8086,其他的處理器稱為協(xié)處理器，它們

協(xié)助主處理器工作。

DEN（DaiaEnable）數(shù)據(jù)容許信號，三態(tài),輸出。

ALE（AddressLatchEnable）地址鎖存容許信號，輸出。

DT/R（DataTransmit/Receive）數(shù)據(jù)發(fā)送/接受控制信號。

RESET（Reset）復(fù)位信號，高電平有效，輸入,此信號至少保持4個時鐘周期以上的高電平，當(dāng)RESET變低電平

時，CPU執(zhí)行重啟過程，8086/8088重啟后，從地址FFFF0H開始執(zhí)行指令，一般此地址放一條無條件轉(zhuǎn)移指令，

將入口轉(zhuǎn)到引導(dǎo)和裝配程序。

HOLD（HoldRequest）總線保持祈求信號，輸入，高電平有效，在最小模式系統(tǒng)中，HOLD有效，表達其他共享總

線的部件向CPU祈求使用總線。規(guī)定直接與存儲器傳送數(shù)據(jù).

HLDA（HoldAcknowledge）總線保持響應(yīng)信號，輸出，高電平有效，表達CPU容許讓出總線使用權(quán)，并將三條總

線置成高阻狀態(tài)。總線祈求部件獲得總線使用權(quán)后，可進行總線慷作（DMA數(shù)據(jù)傳送），總線使用完畢后使

HOLD無效，CPU將HLDA置成低電平，收回總線使用權(quán)。

8086與8088的區(qū)別：8086為16位微處理器，而8088是準(zhǔn)16位微處理器，其內(nèi)部運算為16位，但外部數(shù)據(jù)總線

是8位。從內(nèi)部構(gòu)造上：8086的指令隊列有6個字節(jié)，出現(xiàn)2個空閑字節(jié)，BIU就訪問存儲器取指。8088只有4

個字節(jié)，只要指令隊列出現(xiàn)1個空閑字節(jié)，BIU就會訪問存儲器取指。存儲器組織8086把1MB的內(nèi)存空間提成兩

個部分：偶地址存貯單元和奇地址存貯單元，分別由A0信號和BHE信號選通。8088對整個內(nèi)存空間不分奇偶。

代碼段寄存器CS---寄存目前代碼段的段基址。

數(shù)據(jù)段存存器DS--寄存目前數(shù)據(jù)段的段基址。

堆棧段寄存器SS……寄存H前堆棧段的段基址。

附加段寄存器ES---寄存目前附加段的段基址。

一旦這四個段寄存器的內(nèi)容被設(shè)定，就規(guī)定/CPU目前可尋址的段。

8086系統(tǒng)中的堆棧段是由段定義語句在存儲器中定義的一種段，堆棧段容量不不小于等于64K字節(jié)。段基址由堆

棧寄存器SS指定，棧頂由堆棧指針SP指定。當(dāng)堆棧置空時，SP指向棧底。堆棧地址由高向低增長，棧底設(shè)在存

儲器的高地址區(qū)。

一種端口對應(yīng)I/O芯片內(nèi)部的?種寄存器或?組寄存器。8086容許64K(65535個)個I/O端口，用地址總線的低

16位ADI5?AD0對端口進行編址。

8086的時鐘頻率為5MHZ,1個時鐘周期就是200nSo

經(jīng)典的總線周期至少由4個T狀態(tài)構(gòu)成，分別以Tl、T2、T3、T4來表達，T1狀態(tài)：傳送地址，T2-T4狀態(tài)：傳

送數(shù)據(jù)，

8086CPU復(fù)位條件：RESET信號脈沖寬度不低于4個時鐘周期。

T1狀態(tài)：輸出20位地址A19~A0。

T2狀態(tài)：地址信息消失,A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3o

T3狀態(tài)：CPU采樣READY信號，若無效，則CPU插入I個或幾種Tw等待狀態(tài)，直至READY有效，數(shù)據(jù)總線

上出現(xiàn)數(shù)據(jù)。

T4狀態(tài)：在T4后半期，撤除數(shù)據(jù)，各控制和狀態(tài)信號線進入無效狀態(tài)。該總線周期結(jié)束。

Tw:當(dāng)存儲器或I/O接口速度不夠時，T3與T4之間可插入等待狀態(tài)Tw。

Ti:當(dāng)BIU無訪問操作數(shù)和取指令的任務(wù)時，總線接口部件不和總線打交道，8086就進入了總線空閑周期Ti。

此時，CPU對總線進行空操作，但CPU內(nèi)部操作仍在進行。Ti可當(dāng)作是BIU對EU的等待。

立即尋址:操作數(shù)直接包括在指令中。MOVAX,3000Ho立即數(shù)只能作源操作數(shù)，不能作目的操作數(shù)。

寄存器尋址方式：操作數(shù)包括在寄存器中。MOVBX,AX。源操作數(shù)的長度必須與目的操作數(shù)?致。CS不能用

MOV指令修改。寄存器可作源操作數(shù)或目的操作數(shù)，或同步作兩個操作數(shù)。

直接尋址方式：操作數(shù)在存儲器中。無段超越前綴：MOVAX,[H]o有段超越前綴：MOVAX,ES:[500H],＞符號

地址：MOVAX,AREAlo

寄存器間接尋址：操作數(shù)在存儲器中，操作數(shù)的有效地址包括在指令給出的寄存器中。MOVBX,|DI]o只有BX、

BP、SI、DI可用于間接尋址。在無段超越前綴的狀況下：使用BX,SLDI時，默認段基址由DS給出，使用

BP,默認段基址由SS給出。

寄存器相對尋址：操作數(shù)在存儲器中，操作數(shù)的有效地址是一種基址/變址寄存器的內(nèi)容與指令中指定的8位或16

位位移量之和。

基址變址尋址：操作數(shù)在存儲器中，操作數(shù)有效地址;基址寄存器內(nèi)容+變址寄存器內(nèi)容。MOVAX,[BX][SI],

MOVAX,[BP][DI]O若基址寄存器為BX時，段寄存器使用DS。若基址寄存器為BP時，段寄存器使用SS。

相對基址變址尋址：MOVAX,COUNT[BX][DI]

通用寄存器：AX合計器、BX基址寄存器、CX計數(shù)器、DX數(shù)據(jù)寄存器。

指針和變址寄存器：SP堆棧指針寄存器、BP基址指針寄存器、SI源變址寄存器、DI目的變址寄存器。

指令性語句:不能以數(shù)字開頭，長度W3I個字符。偽指令語句:沒有對應(yīng)的機器碼，在匯編源程序時被處理。操作數(shù):

假如開頭字母的A~F,則需在數(shù)值前加0。如：OFFHo

TYPE變量/標(biāo)號若為變量，返回變量的類型屬性。(字節(jié)，字，雙字，四字變量分別對應(yīng)返回值1,2,4,8)。若

為標(biāo)號，返回標(biāo)號的距離屬性，返回值-l(FFH),-2(FEH)分別對應(yīng)類型為近標(biāo)號，遠標(biāo)號。

LENGTH變量當(dāng)變量用DUP定義時，返回其包括的單元數(shù)，對其他變量則返回1。

SIZE變量返回SIZE=LENGTH*TYP。

類型/距離PTR變量或標(biāo)號將PTR左邊的類型/距離屬性賦給右邊的變量/標(biāo)號。

用DVV定義字符串時，只容許包括兩個字符，多于兩個字符時，只能用DB定義。例：FIRSTDB4HELLO\

SECONDDW'OK，。

定義堆棧段一般這樣：STACKSEGMENTSTACK'STACK，；組合類型不能省略。

ORG體現(xiàn)式指定下面語句的起始偏移地址。

宏是源程序中一段具有獨立功能的程序代碼。它只需要定義一次，就可以用宏指令語句多次調(diào)用。I.宏調(diào)用是在匯

編期間進行，子程序則在程序執(zhí)行期間執(zhí)行。2.子程序調(diào)用每次都需保留現(xiàn)場，恢復(fù)現(xiàn)場，執(zhí)行速度慢；宏調(diào)川則

不需此項工作，節(jié)省時間，速度快。3.子程序這組指令的機器碼在存儲器中只寄存一次，而宏調(diào)用所占存儲空間與

調(diào)用次數(shù)有關(guān)，次數(shù)越多，所占空間越大。若有多次調(diào)用的程序較長，速度規(guī)定不高，合適采用子程序，可節(jié)省

程序空若多次調(diào)用的程序較短，需傳遞的參數(shù)較多時或操作但愿修改時，合適采用宏調(diào)用。

當(dāng)主程序（調(diào)用程序）和過程在同一代碼段中，則使用NEAR屬性，若不在同一代碼段中，則使用FAR屬性。

RAM隨機存取存儲器，隨機存取存儲器，隨機讀寫，斷電后數(shù)據(jù)消失。靜態(tài)RAM（6264）集成度低，速度快，

功耗較大，一般用做高速緩存（Cache）。動態(tài)RAM（2164）,存儲原理：動態(tài)RAM依托電容C存儲電荷的狀

況來決定寄存信息是“1”或“0”。電容會緩慢放電而導(dǎo)致信息的丟失必須定期對電容充電，稱為刷新，兩次刷

新的時間間隔與溫度有關(guān)，經(jīng)典的刷新時間間隔為2ms,刷新是一行一行進行的，每刷新一行的時間稱為刷新周

期。刷新和地址兩次打入是DRAM芯片的重要特點。密度高，速度慢，成本低。微機中的內(nèi)存條由DRAM做。

位擴展法-當(dāng)存儲芯片所能提供的數(shù)據(jù)位數(shù)不能滿足存儲器系統(tǒng)的字長規(guī)定期，果用位擴展法進行擴展。擴展措

施：三總線對接：1、各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位上；2、各芯片的地址線并接在一起，連到對應(yīng)的

地址總線各位；3、各芯片的控制線并接在一起，連到對應(yīng)的控制線上。偶地址由A0做片選信號，數(shù)據(jù)為低8

位，基地址由BHE非做片選信號，數(shù)據(jù)為高8位。

字擴展法-用存儲容量較小的芯片構(gòu)成容量較大的存儲器，擴大容量。擴展措施：1、各存儲芯片片內(nèi)地址線接到

AB上的低位。2、存儲芯片的片選用AB的高位線來做。3、各存儲芯片的數(shù)據(jù)線、控制線接法一致，均并接對應(yīng)

的總線上。

I/O通信是計算機與外設(shè)間的互換數(shù)據(jù)（數(shù)字量、模擬量、開關(guān)量）、狀態(tài)（準(zhǔn)備就緒位、忙碌位、錯誤位）和控

制命令（CPU向接口發(fā)出的多種命令和控制字）的過程。計算機和外設(shè)之間信息互換存在：速度不匹配、信號電

平不匹配、信號格式不匹配、時序不匹配。I/O接口與外設(shè)交互三種信息時：均是通過DB來完畢.每個接口部件

都包括一組寄存器。在進入端口時，不一樣的信息進不一樣的寄存器（端口）。

I/O接口一把外圍設(shè)備同微型計算機連接起來實現(xiàn)數(shù)據(jù)傳送的控邕也壁稱為“外設(shè)接口電路”，即I/O接口。

I/O端口——I/O接口中可以由CPU進行讀或?qū)懙某b被稱為“端口”。

每個I/O端口有?種地址，即端口地址。CPU對外設(shè)的訪問實質(zhì).上.是對接口中對應(yīng)端口進行訪問。?般接口電路

中要設(shè)置如下幾種端口：1）數(shù)據(jù)端匚：寄存外設(shè)送往CPU的數(shù)據(jù)以及CPU要輸出到外設(shè)去的數(shù)據(jù)。2）狀態(tài)端

口：用來指示外設(shè)的目前狀態(tài)。3）控制端口：用來寄存CPU向接口發(fā)出的多種命令和控制字。

CPU在同時亥職能選中某?種I/O端口，因此和存儲器同樣，也需要由譯碼電路來形成I/O端口地址。I/O端口

的編址方式有兩種：存儲器映像編址方式、I/O單獨編址方式。

存儲器映像編址方式：把系統(tǒng)中的每一種I/O端口都看作一種存儲單元，并與存儲單元同樣統(tǒng)一編址，這樣訪問存

儲器的所有指令均可用來訪問I/O端口，這種尋址方式稱為存儲器映像的I/O尋址方式。特點：占用存儲空間、無

專門的輸入/輸出指令、能用類型多、功能強的訪問存儲器指令，對I/O設(shè)備進行以便、靈活的操作。

I/O單獨編址方式：對系統(tǒng)中的輸入輸出端口地址單獨編址，構(gòu)成一種I/O空間，它們不占用存儲空間，而是用專

門的指令來訪問這種具有獨立地址空間的端口。有專門的I/O指令，但I/O指令的功能沒有訪問存儲器的指令強。

接口的編址空間獨立，不會對存儲器空間導(dǎo)致影響。I/O指令長度短，速度快。CPU需提供能辨別訪問內(nèi)存和訪問

I/O端口的硬件引腳信號。

8086/8088微處理器采用I/O單獨編址方式訪問外設(shè)，用地址總線的低16位（AD15?ADO）來尋升I/O端口，最

多可訪問65536個輸入或輸出端口。

CPU與外設(shè)的數(shù)據(jù)傳送方式：程序控制方式、中斷方式、DMA方式。

程序控制方式，可分為：無條件傳送、條件傳送。無條件傳送方式（同步傳送方式）：外設(shè)的多種動作時間已知

或固定的狀況。程序設(shè)計簡樸，直接由輸入/輸出指令實現(xiàn)，軟、硬件開銷小。規(guī)定在任何時刻或固定期刻外設(shè)均

已處在數(shù)據(jù)就緒或準(zhǔn)備接受的狀態(tài)。只合用于某些簡樸外設(shè)的操作,如LED顯示屏、開關(guān)等。往往需在DB上加

緩沖器或鎖存器。條件傳送方式（查詢式傳送方式），即先查詢外設(shè)狀態(tài)，然后執(zhí)行輸入/輸出功能。外設(shè)的操作

完全由CPU控制,CPU為積極，外設(shè)為被動。接口簡便。CPU要不停地查詢外設(shè)的狀態(tài),當(dāng)外設(shè)未準(zhǔn)備好時，

CPU就只能循環(huán)等待，不能執(zhí)行其他程序，這樣就揮霍了CPU的大量時間，減少了主:機的運用率。合用于以輸出

為主，CPU自身處理的信息量不大的場所。

中斷方式：當(dāng)外設(shè)準(zhǔn)備好，向CPU發(fā)出中斷祈求。CPU在滿足響應(yīng)中斷的條件下，發(fā)出中斷響應(yīng)信號。CPU暫停

目前途序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，完畢與外設(shè)的數(shù)據(jù)傳送。CPU從中斷服務(wù)程序返回，繼續(xù)執(zhí)行被中斷的程

序。CPU與外設(shè)處在并行工作狀態(tài)。CPU不必檢測外部狀態(tài)，效率C高。可實現(xiàn)優(yōu)先級控制。

DMA傳送方式：當(dāng)外設(shè)需傳送數(shù)據(jù)時，通過DMAC向CPU發(fā)出總線祈求。CPU發(fā)出總線響應(yīng)信號，釋放總線。

MAC接管總線，控制外設(shè)、內(nèi)存之間直接數(shù)據(jù)傳送。外設(shè)和內(nèi)存之間，直接進行數(shù)據(jù)傳送，不通過CPU,傳送效

率高。合用于在內(nèi)存與高速外設(shè)、或兩個高速外設(shè)之間進行大批量數(shù)據(jù)傳送。電路構(gòu)造復(fù)雜，硬件開銷較大。

用于各部件之間傳送信息的公共通路，稱總線?？偩€分類1?片級總線：地址、數(shù)據(jù)、控制總線。2.系統(tǒng)總線：板卡

間的總線。3.外部總線：機器間的總線。

CPU在每條指令的最終一種T周期去檢測INTR引腳,若有中斷祈求，則在IF=I的條件下，響應(yīng)中斷，向外設(shè)發(fā)

出INTA中斷響應(yīng)信號，并保護斷點（目前CS、IP和FLAG值入棧），繼而轉(zhuǎn)去執(zhí)行中斷服務(wù)子程序，中斷服務(wù)

程序執(zhí)行完畢，返回原程序被中斷處繼續(xù)執(zhí)行。

中斷響應(yīng)過程：CPU響應(yīng)中斷后，對中斷接口電路發(fā)出兩個中斷響應(yīng)信號INTA,中斷接口電路收到第二個INTA

后，通過數(shù)據(jù)線向CPU送中斷類型號。CPU自動完畢如下工作：1.CPU從數(shù)據(jù)總線上讀取中斷類型號。2.Flags進

棧。3.標(biāo)志IF清0（關(guān)中斷，屏蔽其他外部中斷祈求），標(biāo)志TF清0（關(guān)單步中斷，以防止CPU以單步方式執(zhí)行

中斷處理子程序）。4.保護斷點：目前CS及IP進棧。5.根據(jù)中斷類型號，杳中斷向量表，轉(zhuǎn)中斷服務(wù)子程序。6.

中斷處理程序結(jié)束后，從堆棧依次彈出IP,CS,Flags,返回斷點處繼續(xù)執(zhí)行本來的程序。

軟件中斷不受IF標(biāo)志的影響。

8086/8088系統(tǒng)容許處理256類中斷，對應(yīng)中斷類型號為0-255。在存儲器的OOOOOH~0003FFH,占用1K字節(jié)空

間，用作寄存中斷向量。每個類型號占4個字節(jié)，高2個字節(jié)寄存中斷服務(wù)程序入口地址的段地址，低2個字節(jié)

寄存該入口地址的段內(nèi)偏移地址。

尚有兩塊芯片沒有寫，分別是8255A、8259A,請自行腦補。此外就是三八譯碼器也很重要，內(nèi)存的地址分派幾乎

是必考。學(xué)長只能協(xié)助到這里了，請加油！

（根據(jù)付老師課件整頓，合用于昆工期末考和考研！?。?/p>

z,要境運等和微位戲金

“7?觸新呵"您.AND豳$涌、"忒A陽瀟）

U&a心?？杉伞?（+）K。？峨,源捻垢朧。2回七°等"1

值T”眼X.6故專明昌借改木選國

卬咒^詠；海他也此2〉制1好I誡號第血發(fā)數(shù)

狷JL，叱乙丹鄴-Ji檎）

耳J￡ZZ>-0

，口溪塘楙（T2）劉、承—匚A、嚇"壽

［必純木節(jié)的-2）海妮.科噪君包帝雄板石修

RoLE咸配如味（儲作gM4延

「訐?三之

25給卒處理才能.循本,見￡工"許電兼湛越商俵