第七章GPIB控制芯片設(shè)計7.1GPIB接口系統(tǒng)概述7.2GPIB總線技術(shù)特點及狀態(tài)機實現(xiàn)7.3GPIB控制芯片內(nèi)部寄存器的設(shè)置7.4GPIB控制芯片的低功耗與可測性設(shè)計7.5本系統(tǒng)的后端設(shè)計

7.1

GPIB

接口系統(tǒng)概述

7.1.1

GPIB

接口系統(tǒng)的發(fā)展背景及意義GPIB(通用接口總線)是自動測試系統(tǒng)(ATE)中各設(shè)備之間相互通信的一種協(xié)議。所謂自動測試，是在計算機的控制下由各種測量儀器對電量、非電量進行自動測量、數(shù)據(jù)處理，并以顯示或打印等適當(dāng)?shù)姆绞浇o出測量結(jié)果。其中接口是自動測試系統(tǒng)的一個重要組成部分，其作用是將為某一測量目的所選用的各種裝置相互連接起來，組成一個自動測試系統(tǒng)。

這種接口可以理解為一個系統(tǒng)或一臺裝置與周圍環(huán)境的理想分界面，這個假設(shè)分界面切斷該系統(tǒng)或該裝置與周圍環(huán)境的一切聯(lián)系，當(dāng)一個系統(tǒng)或裝置與外界環(huán)境進行信息交換和傳輸時必須通過這個假想的分界面。我們稱這個假想的分界面為接口。

GPIB

標(biāo)準(zhǔn)對接口系統(tǒng)的基本性能做了以下幾方面的規(guī)定:

?母線電纜包括

16

條信號線和

9

條地線。

?系統(tǒng)中，用母線電纜互相連接的裝置的數(shù)目不得超過

15

臺。

?母線電纜的傳輸長度小于

20

m，或裝置數(shù)目乘各裝置之間的距離不超過

20

m。

?數(shù)據(jù)的傳輸采用比特并行、字節(jié)串行、三線連鎖掛鉤技術(shù)、雙向異步的形式。

?數(shù)據(jù)的傳輸速率為

250

KB

/s(最高可達到

1

MB

/s)。

?地址容量:

單字節(jié)地址為

31

個講地址，31

個聽地址；雙字節(jié)地址為

961

個聽地址，961

個講地址。

?在系統(tǒng)中允許有多個控制器，對系統(tǒng)的控制權(quán)可以在各個控制器之間轉(zhuǎn)移，但是在某一時刻只能由一臺控制器為當(dāng)前的責(zé)任控制者。

?在母線電纜上所傳輸?shù)南⒉捎秘撨壿?。低電?≤＋0.8

V)為

1，即真值；高電位(≥＋2.0

V)為

0，即假值。

GPIB

一般用于干擾輕微的實驗室或生產(chǎn)環(huán)境。有較好的兼容性和靈活性。這一協(xié)議標(biāo)準(zhǔn)的出現(xiàn)有效地降低了測試系統(tǒng)組建的復(fù)雜度，提高了各種儀器資源的利用率，并隨著計算機技術(shù)的快速發(fā)展，組建的工作變成一種完全的積木化形式。在此基礎(chǔ)上建立的測試系統(tǒng)比以往更加靈活、高效。

7.1.2

用

CPLD

實現(xiàn)

GPIB

控制芯片的意義

GPIB

雖然已經(jīng)有了很長的歷史，但是這種測量總線方便易用，組建自動測試系統(tǒng)也較方便，而且費用低廉。雖然近來出現(xiàn)了

VXI

等更加快速先進的測試總線，但它們大多昂貴而又麻煩，大多是插卡式的。所以，GPIB

總線在使用臺式機組建測試系統(tǒng)的時候有不可替代的作用。此外，在很多對測試速度要求不高、對測試儀器的體積也不作要求的情況下，GPIB

總線也有相當(dāng)?shù)膬?yōu)勢。

7.1.3

GPIB

控制芯片設(shè)計的總體思路

GPIB

控制芯片的內(nèi)部結(jié)構(gòu)如圖

7-1

所示，它包括

16

個讀寫寄存器、地址譯碼器、多線消息譯碼器、IEEE

488

狀態(tài)機和各類邏輯。

圖

7-1

GPIB

控制芯片的內(nèi)部結(jié)構(gòu)

總體的設(shè)計思想是用可寫寄存器中的數(shù)值和

IEEE

488

數(shù)據(jù)總線以及控制總線對狀態(tài)機進行控制，把狀態(tài)機產(chǎn)生的各類信息寫入可讀寄存器。計算機就可以通過對可寫寄存器賦值來控制狀態(tài)機并通過對可讀寄存器讀值而獲得狀態(tài)機的當(dāng)前狀態(tài)。從而計算機通過驅(qū)動程序來控制

GPIB

總線上的各類測量儀器。芯片結(jié)構(gòu)由數(shù)據(jù)通道、存儲單元、狀態(tài)機組成。在

GPIB

芯片中，十六個讀寫寄存器就是存儲單元，狀態(tài)機由聽功能、講功能、源功能、串行點名、并行點名、器件遠控、設(shè)備清零、設(shè)備觸發(fā)、受功能和控功能組成，數(shù)據(jù)通道是由寄存器和組合電路組成的，它應(yīng)用在芯片數(shù)據(jù)線和

GPIB

總線上數(shù)據(jù)發(fā)送和接收的時候。其中控功能包括負責(zé)控者功能和系統(tǒng)控者功能。

7.2

GPIB

總線技術(shù)特點及狀態(tài)機實現(xiàn)

7.2.1

IEEE

488

總線協(xié)議介紹典型的

GPIB

自動測試系統(tǒng)主要由計算機、GPIB

卡和若干臺帶有

GPIB

接口的儀器通過標(biāo)準(zhǔn)的

GPIB

母線電纜組成，連接各程控儀器設(shè)備的

GPIB

總線實際上是由八根數(shù)據(jù)線、五根管理接口的控制線和三根傳送數(shù)據(jù)控制的掛鉤聯(lián)絡(luò)線組成的。它是用標(biāo)準(zhǔn)的帶

24

芯插頭的無源電纜將系統(tǒng)中各臺程控儀器設(shè)備互連在一起，組成

GPIB

總線系統(tǒng)。

如圖

7-2

所示，掛接在

IEEE

488

總線上的設(shè)備可能是多種多樣的，但就其在總線系統(tǒng)中的作用大致可分為講者(Talker)、聽者(Listener)、控者(Controller)三種。

Listener:

接收講者或控者發(fā)來的數(shù)據(jù)或命令；

Talker:

發(fā)送數(shù)據(jù)到其他設(shè)備；

Controller(通常是計算機):

負責(zé)組織總線上各設(shè)備進行數(shù)據(jù)交換。

圖

7-2

GPIB

系統(tǒng)結(jié)構(gòu)

控者、講者、聽者之間的信息傳遞都是通過總線完成的。GPIB

系統(tǒng)中的各種消息都在母線上傳輸，IEC

標(biāo)準(zhǔn)規(guī)定母線電纜為

25

線，美國

IEEE

標(biāo)準(zhǔn)和我國國家標(biāo)準(zhǔn)都規(guī)定為

24線。母線及其插頭雖然略有差別，但用于傳遞消息的

16

條信號線在各種標(biāo)準(zhǔn)中是完全相同的，這

16

根信號線按其功能可分為數(shù)據(jù)母線(8

條)、掛鉤線(3

根)、管理線(5

根)。

(1)

數(shù)據(jù)母線:

數(shù)據(jù)母線有

8

條(DIO1～DIO8)，用來傳遞系統(tǒng)內(nèi)的多線消息，如控者發(fā)送的通令、址令、地址和向被控設(shè)備發(fā)的程控指令，設(shè)備間發(fā)送和接收的數(shù)據(jù)及向控者報告自己運行情況的狀態(tài)數(shù)據(jù)等，是系統(tǒng)中的控者和其他設(shè)備共用的。

(2)

掛鉤線:

GPIB

總線系統(tǒng)有三條掛鉤線，即數(shù)據(jù)有效(DAV)、數(shù)據(jù)未收到(NDAC)和未準(zhǔn)備好接收數(shù)據(jù)(NRFD)。設(shè)置這三條線的目的是為了在工作速度各不相同的儀器之間進行可靠的雙向異步通信。

(3)

管理線:

GPIB

系統(tǒng)的管理線為

ANT、IFC、REN、SRQ

和

EOI。

①

ATN(attention)注意線。此線為控者所用，用來區(qū)分數(shù)據(jù)線上所載信息是數(shù)據(jù)類型

的還是命令類型的。

②

IFC(interface

clear)接口清除線。當(dāng)系統(tǒng)控者發(fā)出

IFC

=

1

消息時，所有設(shè)備的聽、講功能均處于“空閑”態(tài)，其他的控功能亦處于空閑態(tài)(初始態(tài))；當(dāng)

IFC

=

0

時，各設(shè)備接口功能不受影響，仍按各自狀態(tài)運行。

③

REN(remote

enable)遠地使能線?？沙炭貎x器有本地及遠地兩種工作方式，系統(tǒng)控者利用

REN

來設(shè)定它們的工作方式。

④

SRQ(service

reｑuest)服務(wù)請求線。它由系統(tǒng)中所有配備有

SR

功能的設(shè)備所共用，該線類似于微機系統(tǒng)中的中斷請求線。

⑤

EOI(end

or

indentify)結(jié)束或識別線。該線有兩個作用，它在系統(tǒng)控者發(fā)布并行點名識別消息(IDY)或者在講者發(fā)布數(shù)據(jù)發(fā)送已結(jié)束消息時使用。

7.2.2

接口功能與設(shè)備功能

1.

接口功能

接口功能指接口所具有的某種能力，IEEE

488

總線標(biāo)準(zhǔn)對接口功能做出了嚴(yán)格的規(guī)定。接口功能共

10

種:

(1)

源掛鉤功能(簡稱

SH

功能):

向總線發(fā)送信息的設(shè)備為了完成信息交換時的掛鉤過程而具備的能力。

(2)

受掛鉤功能(AH):

從總線接收信息的設(shè)備為完成信息交換時的掛鉤過程而具備的能力。

(3)

講功能(T):

能夠向總線發(fā)送設(shè)備信息的能力。設(shè)備信息包括測量數(shù)據(jù)、狀態(tài)字節(jié)等。

(4)

聽功能(L):

能夠從總線接收講者功能所發(fā)出的信息的能力。

(5)

服務(wù)請求功能(SR):

能夠按照設(shè)計者規(guī)定的條件向控者發(fā)出服務(wù)請求信號的能力。

(6)

遠地/本地功能(R/L):

能按總線命令使設(shè)備具有遠地操作或面板操作狀態(tài)的能力。

(7)

并行點名功能(PP):

為控者快速查詢服務(wù)而設(shè)置的點名功能及能對并行點名指令做出響應(yīng)的能力。

(8)

設(shè)備觸發(fā)功能(DT):

從總線接收觸發(fā)消息，進行觸發(fā)操作；能按照控者發(fā)來的命令使設(shè)備執(zhí)行一次預(yù)定操作的能力，如進行一次測量。

(9)

設(shè)備清除功能(DC):

該功能將儀器恢復(fù)到預(yù)先指定的初始狀態(tài)，按控者發(fā)來的命令將設(shè)備置于預(yù)定的初始狀態(tài)。

(10)

控功能(C，指系統(tǒng)控者功能與責(zé)任控者功能):

系統(tǒng)中通常有一個系統(tǒng)控者，可以有多個具有控者功能的設(shè)備，但任何時候只允許有一個責(zé)任控者，控制權(quán)可以在具有控功能的設(shè)備之間轉(zhuǎn)移。

2.

設(shè)備功能

設(shè)備功能是指設(shè)備(如電壓表、計測儀器等)本身所具有的功能，也包括對接口來的信息接收、發(fā)送、清除、點名等命令的響應(yīng)能力。既可在自身控制下測得對象的具體量值，也可通過自身的

GPIB

接口接收總線發(fā)來的程控命令，控制完成指定的遠程調(diào)控任務(wù)。

7.2.3

接口功能的設(shè)計

總的來說，控者通過控功能

C

尋址并指定講者，講者通過源掛鉤

SH

與聽者聯(lián)絡(luò)，并將儀器測得的數(shù)據(jù)或狀態(tài)字節(jié)等發(fā)送給指定的聽者，聽者通過受掛鉤

AH

向講者說明當(dāng)前狀態(tài)，并從總線上接收控者的程控命令或講者的測量數(shù)據(jù)。

7.2.4

GPIB

總線系統(tǒng)中的信息

總線系統(tǒng)中信息的種類較多。按信息傳送的距離可分為“遠地信息”和“本地信息”；按信息所使用的總線條數(shù)有“單線信息”和“多線信息”之分；按信息所作用的對象又可分為設(shè)備信息和接口信息。有些信息如

ATN，既是單線信息，又是遠地信息，同時還是接口信息。

設(shè)備信息指由設(shè)備本身功能產(chǎn)生的或者是能直接改變設(shè)備本身狀態(tài)的信息，如測量數(shù)據(jù)、程控指令等。接口信息是指管理接口系統(tǒng)的信息，一般只在接口功能與總線之間傳送，其中包括地址、總線命令、三線掛鉤信息及并行點名響應(yīng)信息等。接口信息與設(shè)備信息的明顯標(biāo)志是

ATN

的邏輯狀態(tài):

ATN

為“1”時，傳送接口信息；反之傳送設(shè)備信息。接口信息主要有兩種:

一種是總線命令，另一種是地址。

(1)

總線命令有兩類:

①

通令。通令是控者發(fā)出的對其他所有設(shè)備都有效的命令。通令一旦發(fā)出，其他設(shè)備都必須接收，且必須完成相應(yīng)的操作。單線消息的通令有

ATN、REN、IFC

三個。多線消息的通令有五條:

本地封鎖(LLO)、設(shè)備清除(DCL)、串行點名可能(SFE)、串行點名不可能(SPD)、并行點名不組態(tài)(PPU)。

②

址令。址令是由被尋址為講者或聽者的設(shè)備所接收的命令。址令也有五條，其中主令有三條，副令有兩條。三條主令為:

進入本地(GTL)、并行點名組態(tài)(PPC)、取控(TCT)等。

副令是主令的補充，只有并行點名可能(PPE)和并行點名不可能(PPD)兩條。它們都是主令

PPC

的補充。

(2)

地址:

掛在總線上的每個設(shè)備都有自己的地址，以便控者對各設(shè)備發(fā)布命令。通常一個設(shè)備在某時刻是講者，在另一時刻可能又是聽者，所以一個設(shè)備必須既有講地址，又有聽地址。IEEE

488

標(biāo)準(zhǔn)規(guī)定:

ASCII

七位編碼表的第

2～3

列(即編碼

20H～3FH)分配為聽地址，第

4～5

列即編碼

40H

～

5FH

分配為講地址。3FH

為非聽指令

UNL，5FH

為非講指令

UNT。在實際應(yīng)用中，通常一個設(shè)備的聽、講地址的低

5

位相同，而用高

2

位來區(qū)分是聽地址還是講地址。低

5

位地址用一組

5

位的撥碼開關(guān)預(yù)先設(shè)定。一個系統(tǒng)內(nèi)不能有兩個相同地址的設(shè)備，否則控者尋址時會發(fā)生混亂。

7.2.5

狀態(tài)機設(shè)計

有限狀態(tài)機(FSM)就是時序電路的數(shù)學(xué)抽象，一個有限狀態(tài)機分為同步狀態(tài)機和異步狀態(tài)機，對絕大多數(shù)設(shè)計來說，用得最廣泛的是同步狀態(tài)機。而同步狀態(tài)機分為

moore

狀態(tài)機和

mealy

狀態(tài)機。

moore

狀態(tài)機輸出只依賴于其當(dāng)前狀態(tài)，與輸入信號無關(guān)，這是

moore

狀態(tài)機的優(yōu)點。moore

狀態(tài)機的模型如圖

7-3

所示。moore

狀態(tài)機比較容易用數(shù)學(xué)的方式來分析，因此被更廣泛地用在代數(shù)狀態(tài)機理論中。

圖

7-3

moore

狀態(tài)機

mealy

狀態(tài)機輸出依賴于機器現(xiàn)在的狀態(tài)和輸入的值，如果輸入改變，輸出將在一個時鐘周期中發(fā)生改變。其模型如圖

7-4

所示。mealy

狀態(tài)機通?？梢杂懈俚臓顟B(tài)變量，因此在工程領(lǐng)域有更為廣闊的應(yīng)用，狀態(tài)變量越少，則所需的存儲單元就越少。通常可以用狀態(tài)圖和轉(zhuǎn)換表兩種工具來簡化狀態(tài)表的建立過程。

圖

7-4

mealy

狀態(tài)機

本設(shè)計中涉及的狀態(tài)圖依據(jù)以下原則進行化簡:

第一，兩個或幾個相鄰狀態(tài)所發(fā)出的遠地消息是否相同；

第二，從兩個或幾個相鄰狀態(tài)變遷到另一個狀態(tài)的條件(表語)是否相同；

第三，兩個或幾個相鄰狀態(tài)之間的表語是否互為非量或存在彼此區(qū)別的條件。

如能滿足其中一個或兩個條件，狀態(tài)就可以合并，簡化狀態(tài)圖，一直到最簡為止。

限于篇幅，本節(jié)只對

L、T、SH、AH、C

功能的設(shè)計進行說明，具體如下。

1.

L(聽者)功能的實現(xiàn)

器件內(nèi)配置

L功能的目的是為了從母線上接收其他器件發(fā)來的器件消息和控者發(fā)來的指令。對于多臺儀器組成的測試系統(tǒng)，在某一段時間內(nèi)哪一臺或幾臺儀器應(yīng)該接收器件消息，哪些儀器不應(yīng)該接收消息完全由測試程序決定，所以對于一臺具體的儀器而言，其L功能可能處于空閑狀態(tài)或者參與接收數(shù)據(jù)這兩種情況。即使參與接收數(shù)據(jù)，也只有在受命(被尋址)后，并在適當(dāng)條件下(ATN

為假)才進行。故

L態(tài)功能必須設(shè)立三個態(tài)。

第一態(tài):

聽者空閑態(tài)，LIDS。在此態(tài)

L功能不能參與接收器件消息。LIDS

態(tài)沒有發(fā)送遠地消息的能力。

第二態(tài):

聽者受命態(tài)，LADS。在此態(tài)

L功能已接受尋址，受命為聽者，準(zhǔn)備參與接收器件消息。LADS

沒有發(fā)送遠地消息的能力。

第三態(tài):

聽者作用態(tài)，LACS。在此態(tài)

L功能參與接收來自母線的器件消息，LACS

態(tài)也沒有發(fā)送遠地消息的能力。L功能的狀態(tài)圖如圖

7-5

所示。

圖

7-5

L功能狀態(tài)圖

圖

7-6

化簡后的

L功能狀態(tài)圖

由圖

7-5、7-6

可知，聽者功能各個狀態(tài)的邏輯關(guān)系為

2.T(講者)功能的實現(xiàn)

T

功能是接口功能中的主要功能之一。就一般器件而言，有兩種情況需要向接口系統(tǒng)發(fā)送器件消息:

第一種情況是發(fā)送一般的數(shù)據(jù)比特

DAB(例如頻率計欲將所測的數(shù)據(jù)送往打印機去打印時，頻率計就要向打印機發(fā)送器件消息)；第二種情況是器件本身出現(xiàn)故障需要排除，在向控者發(fā)出服務(wù)請求后，響應(yīng)控者發(fā)起的串行點名時，該器件向控者發(fā)送“混合狀態(tài)比特”，這也是一種器件消息。對于控者器件而言，還需發(fā)送第三種器件消息——程控指令。

T

功能就是為了上述兩方面的需要而設(shè)置的。就發(fā)送數(shù)據(jù)比特和程控指令等兩種器件消息而言，T

功能的狀態(tài)設(shè)立與

L功能的狀態(tài)設(shè)立有類似之處，即需要設(shè)立三態(tài)。但T功能不同于

L功能，T

功能應(yīng)該發(fā)送三種遠地消息:

在

DIO

線上發(fā)多線器件消息；在

EOI

線上發(fā)

END

真或假消息；在

DIO7-線上發(fā)

RQS

消息(RQS

消息表示是否要求服務(wù))。

如圖

7-7

所示，T

功能應(yīng)該設(shè)立六個態(tài)，分成兩組。第一組為TIDS、TADS、TACS、SPAS；第二組為

SPIS、SPMS。

第一態(tài):

講者空閑態(tài)(TIDS)。在此態(tài)T功能不參與數(shù)據(jù)或狀態(tài)比特的發(fā)送。

第二態(tài):

講者受命態(tài)(TADS)。在此態(tài)T功能收到了它的講地址，即接受了講受命，但尚未開始“講”消息比特。

第三態(tài):

講者作用態(tài)(TACS)。在此態(tài)T功能與

SH

功能相配合，能向接口母線上發(fā)送數(shù)據(jù)比特消息(即

DAB

消息)或字行結(jié)束消息(EOS

消息)和在

EOI

線上發(fā)出

END

消息(如果

END

消息被使用)。消息的內(nèi)容完全取決于器件功能。

第四態(tài):

串行查詢空閑態(tài)(SPIS)。在此態(tài)T功能不參與串行查詢。SPIS

沒有發(fā)送遠地消息的能力。

第五態(tài):

串行查詢模式態(tài)(SPMS)。在此態(tài)T功能參與串行查詢。SPMS

沒有發(fā)送遠地消息的能力。

第六態(tài):

串行查詢作用態(tài)(SPAS)。在此態(tài)T功能與

SH

功能相配合，使得一個狀態(tài)比特消息能送到接口母線上去。

圖

7-7

T

功能狀態(tài)圖

基于前面所述的原理，將TADS、TACS、SPAS

三態(tài)合并為一個狀態(tài)，稱為

B

態(tài)，保留TIDS

態(tài)，稱為

A

態(tài)。故進行邏輯設(shè)計時將TIDS、TADS、TACS、SPAS

四態(tài)簡化為

A、B

兩態(tài)，如圖

7-8

所示。

圖

7-8

化簡后的T功能狀態(tài)圖

二組包括

SPIS

態(tài)和

SPMS

態(tài)。由于兩態(tài)都需要記憶，所以也要用一個觸發(fā)器來構(gòu)成，變遷條件如圖

7-9

所示。圖

7-9

化簡后的T功能狀態(tài)圖

由圖

7-8、7-9

可知，講者功能各個狀態(tài)的邏輯關(guān)系為

3.

SH(源掛鉤)功能的實現(xiàn)

SH

功能(配合T功能)是擔(dān)任講者的器件與聽者器件的

AH

功能(配合

L功能)進行掛鉤的，以使有關(guān)的器件消息能夠準(zhǔn)確、異步地在器件間傳遞。所以源功能的狀態(tài)設(shè)立與

AH功能比較類似，即必須設(shè)立用來掛鉤循環(huán)的四個狀態(tài)及不參與掛鉤循環(huán)的空閑態(tài)。

此外，為了解決因某種原因(例如控者處理服務(wù)請求)可能迫使正在傳遞的數(shù)據(jù)序列暫時“中斷”，為了在恢復(fù)原數(shù)據(jù)序列時不致丟失(或多發(fā))

數(shù)據(jù)，SH

功能增設(shè)了一個狀態(tài)——源等待態(tài)，因此設(shè)立六個狀態(tài)，SIDS、SGNS、SDYS、STRS、SWNS、SIWS。

第一態(tài):

源空閑態(tài)(SIDS)。

第二態(tài):

源產(chǎn)生態(tài)(SGNS)。

第三態(tài):

源延遲態(tài)(SDYS)。當(dāng)器件功能發(fā)出了本地消息

nba，SGNS

進入到

SDYS

態(tài)。

在此態(tài)，SH

功能將消息比特送上了

DIO

線，并等待消息比特在

DIO

線上建立穩(wěn)定，等待各受者器件的

AH

功能發(fā)出

RFD

消息。在此態(tài)仍發(fā)

DAV=

0

消息。

第四態(tài):

源傳遞狀態(tài)(STRS)。當(dāng)各受者都已準(zhǔn)備好接收數(shù)據(jù)，并且

DIO

線上的消息比特經(jīng)過T1

時延后已建立穩(wěn)定，SH

功能就由

SDYS

態(tài)進入

STRS

態(tài)。在此態(tài)發(fā)出

DAV

消息，表明源功能正在發(fā)出一個有效的消息比特。一切已受命的受者器件開始以不同的速率接受DIO

上的消息，直到全部受者都接收完畢為止。

第五態(tài):

源等待新循環(huán)狀態(tài)(

SWNS)

。當(dāng)源功能發(fā)現(xiàn)

NDAC

線變?yōu)楦邞B(tài)，說明各受者都已經(jīng)接受完畢，則

SH

功能就由

STRS

進入

SWNS，以等待新的一次掛鉤循環(huán)。本地消息

nba

=

0，表示

DIO

線上的消息比特已經(jīng)撤消，則狀態(tài)又回到

SGNS

態(tài)；若還有新的消息需要傳遞，則每傳遞一個消息比特即進行一次

SGNS→SDYS→

STRS→SWNS→SGNS。

第六態(tài):

源等待態(tài)(SIWS)。

SH

功能狀態(tài)圖如圖

7-10

所示。

圖

7-10

SH

功能狀態(tài)圖

由圖

7-10

可見，SDYS

態(tài)與

SGNS

可以合并，STRS

態(tài)與

SWNS

態(tài)可以合并，保留SIDS

態(tài)和

SIWS

態(tài)。這樣

SH

功能即化為四態(tài)，分別用

A、B、C、D

表示。如圖7-11所示。

圖

7-11

化簡后的狀態(tài)圖

圖

7-11

中的狀態(tài)可用如下邏輯關(guān)系表示:

4.

AH(受掛鉤)功能的實現(xiàn)

AH

功能是一切器件必須具備的最基本的接口功能，它賦予器件兩個方面的能力。

第一，AH

功能利用

NRFD

和

NDAC

兩條專用線與另一器件的

SH

功能掛鉤，保證該器件能準(zhǔn)確無誤地接收到另一器件發(fā)送過來的遠地多線器件消息。

第二，AH

功能與控者的

SH

功能掛鉤，保證器件能夠收到控者發(fā)來的遠地接口消息?？偠灾珹H

功能是為了確保器件能收到控者發(fā)來的遠地接口消息和遠地器件消息而設(shè)置的，且在接收遠地消息的過程中

AH

功能必須向發(fā)送數(shù)據(jù)器件的源功能發(fā)出適當(dāng)?shù)?/p>

RFD和

DAC

消息。

綜合上述情況，可以得到接收器件消息和接收接口消息時

AH

功能的狀態(tài)圖及變遷條件如圖

7-12

所示。

第一態(tài):

受者空閑狀態(tài)(AIDS)。

第二態(tài):

受者未準(zhǔn)備好狀態(tài)(ANRS)。

第三態(tài):

受者準(zhǔn)備好狀態(tài)(ACRS)。

第四態(tài):

接受數(shù)據(jù)狀態(tài)(ACDS)。

第五態(tài):

受者等待新循環(huán)狀態(tài)(AWNS)。

圖

7-12

AH

功能狀態(tài)圖

從圖

7-12

可見

AH

功能共需設(shè)立

5

個狀態(tài)。如前所述的原理，在進行功能的邏輯設(shè)計時，可將

ACRS

態(tài)和

ACDS

態(tài)合并，必要時由表語

DAV

和(

～

DAV)來加以區(qū)別。同理，ANRS

態(tài)和

AWNS

態(tài)也可以合并，仍由

DAV

和(

～

DAV)來區(qū)別這兩態(tài)。故第一步便可將AH

功能簡化為三態(tài)。如果我們對已經(jīng)簡化的狀態(tài)圖進一步分析，不難看出:

AIDS

態(tài)和ANRS

態(tài)之間的變遷條件也是互為非量的，故

AIDS

態(tài)和

ANRS

態(tài)也可以合并，最后得到AH

功能的簡化狀態(tài)圖只有

A、B

兩態(tài)，變遷條件如圖

7-13

所示。

圖

7-13

化簡后的

AH

功能狀態(tài)圖

由化簡后的狀態(tài)圖可得，AH

功能各個狀態(tài)的邏輯關(guān)系為

5.

C(控者)功能的實現(xiàn)

C

功能是接口功能中最復(fù)雜的一種接口功能，它能夠賦予器件多方面的能力，歸納起來可以分為下述

10

種:

(1)

系統(tǒng)控者。

(

2)

發(fā)送

IFC

消息并作負責(zé)控者。

(3)

響應(yīng)

SRQ

的能力。

(4)

發(fā)

REN

的能力。

(5)

發(fā)送接口消息的能力。

(6)

接收控制，一個系統(tǒng)中若有多個具有控功能的器件，根據(jù)需要可由具有控功能的器件輪流擔(dān)任負責(zé)控者。這種現(xiàn)象稱為控者轉(zhuǎn)移。具有從別的控者器件接收TCT

消息取控而成為負責(zé)控者的能力就稱為能接收控制。

(7)

將控制轉(zhuǎn)移給別人的能力。具有這種能力的控者能在完成所負擔(dān)的任務(wù)之后將控制權(quán)轉(zhuǎn)給別的具有控者能力的器件。

(8)

將控制轉(zhuǎn)移給自己的能力。

(9)

同步取控的能力。

(10)

執(zhí)行并行點名的能力。

從接口系統(tǒng)的管理方面來看，要求控者具備上述廣泛的能力，不難推斷

C

功能是接口功能中狀態(tài)最多的一種功能。C

功能總共需要設(shè)立

19

個狀態(tài)，可將它們分為

5

個組。

第一組:

SNAS、SACS；

第二組:

CSNS、CSRS；

第三組:

SIIS、SINS、SIAS；

第四組:

SRIS、SRNS、SRAS；

第五組:

CIDS、CADS、CACS、CSBS、CSWS、CPWS、CPPS、CAWS、CTRS。

其中，各態(tài)定義如下:

C

功能狀態(tài)圖如圖

7-14

所示。

圖

7-14

C

功能狀態(tài)圖

因圖

7-14

中

C

功能圖的第五組態(tài)狀態(tài)機相對復(fù)雜，故給出此態(tài)的邏輯化簡。從第五組狀態(tài)不難看出

CIDS

態(tài)與

CTRS

態(tài)可以合并，稱之為

A

態(tài)；保留

CADS

態(tài)，稱之為

B

態(tài)；CACS

態(tài)、CPWS

態(tài)、CAWS

態(tài)、CSWS

態(tài)、CPPS

態(tài)等五個狀態(tài)合并，稱之為

C

態(tài)；保留CSBS

態(tài)，稱之為

D

態(tài)，故第五組

C

功能由

9

態(tài)化簡為

4

態(tài)。其狀態(tài)圖如圖

7-15

所示。

圖

7-15

化簡后的

C

功能狀態(tài)圖

7.3

GPIB

控制芯片內(nèi)部寄存器的設(shè)置

7.3.1

GPIB

控制芯片內(nèi)部寄存器概述在深入分析

IEEE

488

協(xié)議的基礎(chǔ)上，在該

GPIB

接口總線控制芯片的設(shè)計過程中使用了

16

個內(nèi)部寄存器，它們都是八位的。

下面分別對這

16

個寄存器進行詳細的描述:

1.

數(shù)據(jù)輸入/輸出寄存器(R0R，R0w)

數(shù)據(jù)輸入寄存器專門用來存儲來自

GPIB

總線的數(shù)據(jù)信息，該寄存器共八位。寄存器內(nèi)部信息的改變由

IEEE

488

協(xié)議里面的狀態(tài)機來決定。數(shù)據(jù)輸出寄存器專門用來存儲來自設(shè)備的數(shù)據(jù)信息，它的寫寄存器操作由芯片的讀寫邏輯來實現(xiàn)，何時輸出到

GPIB

總線接口上是由狀態(tài)機控制邏輯實現(xiàn)。

下面介紹它們各位的屬性。

2.

中斷寄存器(R1R，R1w，R2R，R2w)

本設(shè)計通過這兩對寄存器可以實現(xiàn)對

12

個中斷事件之一產(chǎn)生中斷，這

12

個事件均與接口狀態(tài)有關(guān)。

中斷寄存器中，R1R

和

R2R

為只讀寄存器，設(shè)備通過讀取它來了解當(dāng)前狀態(tài)。R1w和

R2w

為中斷屏蔽寄存器，不論屏蔽設(shè)置與否，只要

12個事件有一個事件出現(xiàn)時，都會在

R1R

或

R2R

的對應(yīng)位上置

1，但不一定引起

XD7210

的

INT

輸出為

1。只有在

R1w

或R2w

中某個位上寫

1，當(dāng)這個事件出現(xiàn)時才在

XD7210的INT位上置

1。

中斷寄存器包括中斷狀態(tài)寄存器

1、中斷狀態(tài)寄存器

2、中斷屏蔽寄存器

1、中斷屏蔽寄存器

2。

下面就各個寄存器的各位進行說明。

①

中斷狀態(tài)寄存器

1(R1R)各位定義:

CPT:

指示已收到未定義的指令，這個指令也存放在

CPT

寄存器中。

APT:

指示寄存器內(nèi)已存放著可用的有效副地址。

END:

指示一個多線消息傳遞的結(jié)束。

DEC:

指示接口已收到器件清除指令，器件處于

DCAS

態(tài)，這時器件功能是可隨設(shè)計者意圖而定的。

ERR:

指示

GPIB

母線上出錯。ERR

的邏輯等效條件是:

DO:

表示有

1

bit

數(shù)據(jù)已發(fā)送到

GPIB

或本系統(tǒng)已受命為講?，F(xiàn)在可以將新數(shù)據(jù)寫入數(shù)據(jù)輸出寄存器。

DI:

表示有

1

bit

數(shù)據(jù)已被本系統(tǒng)接收，BI

即被置位。當(dāng)設(shè)備讀該寄存器(R1R)時，BI即被復(fù)位。

②

中斷狀態(tài)寄存器

2(R2R)各位定義:

SRQI:

服務(wù)請求輸入。當(dāng)

SRQ

管腳為高電平輸入時，表明總線上有設(shè)備請求服務(wù)。

LOKC:

鎖定變化。當(dāng)設(shè)備功能從鎖定到非鎖定，或從非鎖定到鎖定的狀態(tài)時，都會引起該中斷。

REMC:

程控變化。當(dāng)設(shè)備由本地到遠地或是從遠地到本地變化時，都會引起該中斷位的變化。

ADSC:

指地址狀態(tài)變遷，指示接口狀態(tài)

LIDS

或TIDS

或

MJMN

的變遷。

CO:

命令輸出中斷。

③

中斷屏蔽寄存器，用來屏蔽中斷位，當(dāng)中斷狀態(tài)位的對應(yīng)位被屏蔽時，該中斷無法響應(yīng)。

3.

串行查詢寄存器(R3R，R3w)

這兩個寄存器用于實現(xiàn)串行查詢。其中

rsv

為服務(wù)請求本地消息。

串行點名狀態(tài)寄存器(R3R)各位定義:

其中，S8、S6

～

S1

是本機的狀態(tài)。PEND

的置位條件是

rsv

=

1，清零的條件是

NPRS＆(

～

rsv)=

1。

串行點名模式寄存器(R3w)各位定義:

4.

尋址寄存器(R4R，R4w，R6R，R6w，R7R)

本設(shè)計主要有三種尋址模式。每一個器件至少有一個地址，復(fù)雜的器件則可能有幾種地址。除只講TO

和只聽

LO

外，根據(jù)實際需要還設(shè)立了三種尋址方式。

尋址方式一:

地址

0

寄存器為主講、主聽地址

MaｊorTalker/Listener

Address，而地址

1寄存器

R7R

的內(nèi)容為次講、次聽地址

MinorTalk

/Linstener

Address。這種方式每個地址只占用

1

比特。

尋址方式二:

在該尋址方式里，本設(shè)計識別兩個地址比特序列——主地址后跟副地址。

尋址方式三:

它類似于方式一，不同的只是每個主地址后必須跟一個副地址，且副地址需由

CPU

核實。

④

地址

0

寄存器(R6R)與地址

1

寄存器(R7R)各位定義:

此類寄存器通過

DT、DL(講，聽)置位并指示五位地址碼。其中，

EOI:

指示

END

消息與最后的比特數(shù)據(jù)同時到達。

5.

輔助方式寄存器(R5w)

輔助方式寄存器由兩段組成:

3

位的控制段

CNT0～2

和

5

位的命令段

COM0～4。

它們主要用于接口功能管理，其中控制段決定著命令段是如何被解釋的。

該寄存器各位定義如下:

①

輔助命令

CCCCC:

每當(dāng)寫一個

000CCCCC

到輔助方式寄存器

R5w

時，本系統(tǒng)即執(zhí)行一個輔助命令，此處

CCCCC

是

5

位命令碼，其功能如下所述:

00000:

iepon。立即執(zhí)行

pon，這個命令將本系統(tǒng)復(fù)位到

power

on狀態(tài)，它也可用來釋

放由外部復(fù)位脈沖“00010”復(fù)位命令所引起的初始化狀態(tài)。

00010:

crst。片選命令，對芯片進行復(fù)位。

00011:

rrfd?！袄^續(xù)完成掛鉤”，釋放

RFD。

00100:

trig。內(nèi)部產(chǎn)生

GET

命令，但不引起

GET

中斷。

00101:

rtl?！胺祷乇镜亍保?/p>

rtl

消息，如果接口未處于

LLOC

態(tài)，則發(fā)出此態(tài)命令后接口返回本地狀態(tài)00110:

seoi。

00111:

nvid。該命令告知本系統(tǒng)，被微處理器收到的副地址無效。

01111:

vid。該命令通告本系統(tǒng)，微處理器收到的副地址或副命令有效，從命令通過狀態(tài)繼續(xù)下去。

0x001:

sppf。并行點名標(biāo)志(本地消息

ist)置位。當(dāng)這一標(biāo)志與本地消息

lpe

檢測位相符時，給出并行點名響應(yīng)

PPR

為真。

10000:

gts。進入暫停狀態(tài)?？卣呤盏酱嗣钍?/p>

ATN=

0，由

CACS

態(tài)進入

CSBS

態(tài)。

10001:

tca?？卣弋惒竭M入作用狀態(tài)即

CACS

態(tài)并使

ATN=

1。

10010:

tcs?？卣咄竭M入作用狀態(tài)，此命令使控者從

CIDS

態(tài)變?yōu)?/p>

CACS

態(tài)。

11010:

tcse。在收到

END

消息時，同步取控。

10011:

ltn。發(fā)聽命令。

11011:

ltnc。發(fā)連續(xù)聽命令。

11100:

lun。發(fā)本地不聽命令。

11101:

epp。發(fā)起并行點名命令。

1x110:

sifc。置位/清零

IFC。

1x111:

sren。置位/清零

REN。

10100:

dsc。禁止系統(tǒng)控制。

②

0FFFF

命令:

本系統(tǒng)內(nèi)部有一個計數(shù)器，用以在時鐘脈沖的控制下產(chǎn)生掛鉤所需的延時T。由于

CPU

采用不同的時鐘頻率，所以應(yīng)在接口啟動程序設(shè)置此計數(shù)器。例如設(shè)CPU

內(nèi)部時鐘頻率周期為

0.5μs，置

FFFF

=

1000，則T1=

8×0.5

=

0.4μs。

③

輔助寄存器

A:

是一個隱存的寄存器，對微處理器來說它是一個間接可寫的五位寄存器。可用它來規(guī)定本系統(tǒng)的某些特征。

數(shù)據(jù)接收模式如下:

EOS

消息各位功能如下:

④

輔助命令寄存器

B:

這個輔助命令寄存器與輔助命令寄存器

A

很像，它控制了設(shè)備的部分工作特性。其各位功能如下:

⑤

輔助命令

E

寄存器各位功能如下:

6.

命令通過寄存器(R5R)

該寄存器各位定義如下:

當(dāng)在

DIO

線上來的是未定義命令、副地址、并行點名響應(yīng)時，CPU

讀該寄存器，即XD7210

將

DIO

上此時的數(shù)據(jù)存儲在該寄存器中。

7.

序列結(jié)束寄存器(R7w)

該寄存器各位定義如下:

本寄存器提供“發(fā)送

EOI”輔助命令的另一途徑。它可規(guī)定為

7-位

ASCII

碼或

8

位二進制碼。由輔助命令寄存器

A

中的

A4

確定。

7.3.2

GPIB

控制芯片的組織結(jié)構(gòu)與系統(tǒng)級仿真

本小節(jié)介紹

reg＿top

模塊、dintri

模塊、add＿com

模塊、eos＿com

模塊、timer

模塊、sl＿tri模塊、auxd1

模塊之間的關(guān)系。

(1)

reg＿top

模塊:

寄存器模塊，存放了

16

個讀寫寄存器，數(shù)據(jù)的進出都是通過這些寄存器來完成的，它們的讀寫一方面是來自讀寫控制邏輯，一方面是來自狀態(tài)機控制邏輯。

(2)

dintri

模塊:

在數(shù)據(jù)通路中，比較關(guān)鍵的就是讀寫控制邏輯，它通過三態(tài)門與外界聯(lián)系，與微處理器等進行數(shù)據(jù)通信。

(3)

add＿com

模塊:

數(shù)據(jù)通路中的地址比較邏輯模塊，通過比較總線上傳來的數(shù)據(jù)，來決定是否是

MTA、MLA

等地址指令，它的輸入來自地址模式寄存器和地址寄存器，分別存放的是地址模式和本機聽地址與本機講地址，比較后的信號送到狀態(tài)機，控制狀態(tài)機的轉(zhuǎn)移。

(4)

eos＿com

模塊:

數(shù)據(jù)通路中的結(jié)束字符串比較邏輯，也是設(shè)計中的關(guān)鍵部分，它通過比較總線上的數(shù)據(jù)與設(shè)備初始化時寫入寄存器的結(jié)束字符，判斷是否結(jié)束，并根據(jù)輔助命令寄存器

A

來決定結(jié)束字符串的位數(shù)，以及在接收到

EOS

信息后是否發(fā)送

END

消息。

(5)

timer

模塊:

計數(shù)器是設(shè)計中的一個重點，因為本設(shè)計的輸入時鐘是一個

1～8

MHz可變時鐘。所以必須根據(jù)輸入頻率的變化改變相應(yīng)的計數(shù)周期，從而實現(xiàn)相同的時延。輸入時鐘周期是

1～8

MHz，根據(jù)接口初始化時寫入輔助命令寄存器的頻率值來設(shè)定相應(yīng)內(nèi)部的計數(shù)周期，這樣即達到了計數(shù)延時的目的。

(6)

auxd1

模塊:

數(shù)據(jù)通路中的輔助命令寄存器。該寄存器有兩種譯碼方式:

邊沿觸發(fā)型輔助命令譯碼和靜態(tài)輔助命令譯碼。根據(jù)協(xié)議的要求，邊沿觸發(fā)型輔助命令譯碼要求命令只在一個時鐘周期有效。靜態(tài)輔助命令譯碼是指該命令必須由另一個命令來清除。

(7)

sl＿tri

模塊:

握手與總線管理信號線的雙向端口實現(xiàn)。由于

ATN、EOI、IFC

等信號線也是雙向端口，所以也要避免時序混亂，使其為三態(tài)的形式。

最終本設(shè)計的邏輯仿真引腳配置圖

(

其中包含了

JTAG

電

路，后

續(xù)

講

解)

如圖7-16所示。

圖

7-16TOP

結(jié)構(gòu)

7.3.3

總體功能仿真與調(diào)試

1.

控者功能仿真

從波形圖

7-17

上可以看出，當(dāng)

RESET

為零時，各功能回到空閑態(tài)。RESET

為高電平并且片選信號

CS＿n為低電平、寫使能

wR＿n為低電平時，若地址線

RS

為

03H，則經(jīng)過譯碼產(chǎn)生對輔助命令寄存器寫使能信號，把數(shù)據(jù)線上的值

1EH

寫入了輔助命令寄存器，輔助命令寄存器對此值譯碼，對應(yīng)的輔助命令是

sic。

圖

7-17

IFC

信號產(chǎn)生過程波形圖

2.

接收器件消息過程的仿真

從圖

7-18

可以看出，芯片收到

rdy

消息和

ATN

假消息后就變換到受者準(zhǔn)備好態(tài)。一旦

DAV

真消息出現(xiàn)，芯片受功能轉(zhuǎn)到受者作用態(tài)，并發(fā)

RFD

假消息，避免講者在芯片未處理好這個字節(jié)的接收時就發(fā)送新的字節(jié)；此時，聽者也處在

LACS，芯片就可以接收數(shù)據(jù)了，將

GPIB

母線上的數(shù)據(jù)放在數(shù)據(jù)輸入寄存器里同時產(chǎn)生

rdy

假消息，表示數(shù)據(jù)已經(jīng)收到了，發(fā)

DAC

真消息，表示收到了一個字節(jié)，受功能轉(zhuǎn)到受者等待新循環(huán)態(tài)。

圖

7-18

接收器件消息仿真波形

3.

發(fā)送數(shù)據(jù)比特過程的仿真

仿真圖

7-19

描述的過程是:

芯片作為負責(zé)控制者時，發(fā)

ATN

消息，在

CACS(控制作用態(tài))發(fā)送聽者的地址；在聽者受命為聽者后，芯片任命自己為講者，在TACS(講者作用態(tài))即數(shù)據(jù)模式下發(fā)送數(shù)據(jù)給聽者。

圖

7-19

發(fā)送器件消息仿真波形

7.3.4

GPIB

控制芯片的

FPGA

原型驗證

原型驗證，即用軟件的方法來發(fā)現(xiàn)硬件的問題。在芯片

tape

out

之前，通常都會計算一下風(fēng)險，例如存在一些嚴(yán)重錯誤的可能性。通常要由某個人簽字來確認是否去生產(chǎn)，這是一個艱難的決定。ASIC

的產(chǎn)品

NRE

的費用持續(xù)上升。一次失敗的

ASIC

流片將會推遲數(shù)個月的上市時間。一些

BUG

通過仿真和

Emulation是捕捉不到的。傳統(tǒng)的驗證方法認為設(shè)計的功能符合功能定義就是對的。但功能定義到底對不對呢？

唯一的辦法就是建立一個真實的硬件——原型，基于

FPGA

的原型。一個虛擬的真實環(huán)境在密度、速度以及其他方面與

ASIC

的相似性使得

FPGA

成為原型驗證的最佳選擇。

ACEX

系列是

Altera

公司于

2000

年提供的一種高性能、低功耗的高密度器件，它綜合了查找表結(jié)構(gòu)與

EABs。其中，基于

LUT

的邏輯功能優(yōu)化了數(shù)據(jù)通道和寄存器的性能與效率，而

EAB

則能實現(xiàn)

RAM、ROM、雙口

RAM、FIFO

等各種存儲器功能。ACEX

1K

較適合于需要復(fù)雜的邏輯功能和存儲器功能的應(yīng)用場合，如

DSP(數(shù)字信號處理)、寬帶數(shù)據(jù)通道控制以及數(shù)據(jù)傳輸、微處理器與通信領(lǐng)域等，其特點如表

7-1

所示。

本設(shè)計兼顧合理利用資源，選用了

Altera

公司的

EP1K30

芯片，該芯片的內(nèi)部結(jié)構(gòu)如圖

7-20

所示。其工作電壓為

5

V，內(nèi)部共有

1782

個邏輯單元，已充分可用。

圖

7-20

EP1K30

器件結(jié)構(gòu)

對于

ACEX

1K

系列器件，目前實現(xiàn)加載的方法有以下三種:

(1)

采用

PROM

并行加載；

(2)

采用單片機控制實現(xiàn)加載；

(3)

通過

JTAG

口直接一次性實現(xiàn)編程數(shù)據(jù)加載。

7.4

GPIB

控制芯片的低功耗與可測性設(shè)計

7.4.1

數(shù)字

IC

的低功耗設(shè)計方法1.

功耗的來源對于數(shù)字

IC

的功耗，主要分為動態(tài)功耗(Dynamic

power)和靜態(tài)功耗(

Static

power)。下面通過分析芯片系統(tǒng)功耗的來源來提出幾種降低功耗的設(shè)計方法。

1)

動態(tài)功耗

動態(tài)功耗是器件導(dǎo)通時所產(chǎn)生的功耗，也就是說，當(dāng)信號變化時所產(chǎn)生的功耗。其計算公式如下:

動態(tài)功耗是由電路中的電容引起的。而靜態(tài)功耗是由于對器件進行供電所產(chǎn)生的功耗，但此時信號并沒有變化。在

CMOS

工藝中，靜態(tài)功耗主要是由漏電所產(chǎn)生的。動態(tài)功耗最主要的來源是開關(guān)功耗——對門電路寄生輸出電容進行充放電。如圖

7-21

所示。

圖

7-21

動態(tài)功耗

除了開關(guān)功耗，內(nèi)部功耗也導(dǎo)致了動態(tài)功耗的增加，如圖

7-22

所示。開關(guān)功耗主要包括了當(dāng)

NMOS

和

PMOS

同時導(dǎo)通時的短路電流。圖

7-22

橇棒電流

將開關(guān)功耗與內(nèi)部功耗相加即求得總的動態(tài)功耗:

其中，tsc為短路電流的時間；Ipeak為總的內(nèi)部開關(guān)電流(短路電流加上給內(nèi)部電容充電所需的電流)。只要輸入信號的上升時間足夠短，那么短路時間內(nèi)的短路電流即可以忽略。鑒于此，可以將上面的公式化簡為

2)

內(nèi)部短路功耗

CMOS

電路中，如果條件

Vtn＜Vin(Vdd－

｜

Vtp｜

)

(其中，Vtn是

NMOS

的閾值電壓，Vtp

是PMOS

的閾值電壓)成立，這時在

Vdd到地之間的

NMOS

和

PMOS

就會同時打開，產(chǎn)生短路電流。在門的輸入端，上升或者下降的時間比其輸出端的上升或者下降時間快的時候，短路電流現(xiàn)象會更為明顯。為了減少平均的短路電流，應(yīng)盡量保持輸入和輸出在同一個沿上。

一般來說，內(nèi)部短路電流功耗不會超過動態(tài)功耗的

10%。而且，如果在同一個節(jié)點上，當(dāng)

Vdd＜Vtn+｜

Vtp｜的時候，短路電流會被消除掉。

3)

靜態(tài)漏電功耗

如圖

7-23

所示，CMOS

門電路的靜態(tài)功耗主要

有四個來源。圖

7-23

漏電流

(1)

亞閾值漏電(ISUB

):

在晶體管工作于弱反型區(qū)時從漏端流到源端的電流。

(2)

門漏電(

IGATE

):

由于柵極氧化溝道和熱載流子的注入所引起的從柵極通過氧化層流到襯底的電流。

(3)

門效應(yīng)漏端漏電(IGIDL):

高

VDG導(dǎo)致的由漏端流向襯底的電流。

(4)

反偏結(jié)漏電(IREV):

由于少數(shù)載流子和耗盡區(qū)的電荷對的產(chǎn)生所導(dǎo)致的漏電流。

靜態(tài)漏電是二極管在反向加電時晶體管內(nèi)出現(xiàn)的漏電現(xiàn)象，在

MOS

管中主要指的是襯底的注入效應(yīng)和亞閾值效應(yīng)。這些與工藝有關(guān)，而且漏電所造成的功耗相對很小，在大尺寸工藝條件下并不是考慮的重點。表

7-2

所示為

CMOS

集成電路中主要的耗電類型。

2.

降低功耗的方法

1)

時鐘門控

一個芯片中的動態(tài)功耗很大比例是來自時鐘網(wǎng)絡(luò)，至少

50%的功耗花費在了時鐘樹的驅(qū)動上面。這一點很容易從時鐘樹為了減小時鐘延遲而插入具有較大驅(qū)動能力的

buffer

而得到證實。除此之外，即使輸入/輸出保持不變，觸發(fā)器在時鐘變化時也會消耗一定的動態(tài)功耗。

所以，最常用的減少功耗的方法就是在不需要的時候?qū)r鐘關(guān)掉。這種方法就是時鐘門控。目前設(shè)計工具一般都支持自動時鐘門控:

它們可分辨出在不改變邏輯功能的情況下，在哪里插入時鐘門控比較合適。

在原始的

RTL描述中，寄存器是否更新取決于

EN，如圖

7-24(a)所示。然而，可以通過在時鐘端加入含有

EN

的門控得到同樣的結(jié)果，如圖

7-24(b)。

圖

7-24

時鐘門控

2)

門級功率優(yōu)化

除了時鐘門控外，設(shè)計工具還可以通過一些邏輯優(yōu)化減小動態(tài)功耗。如圖

7-25

所示。

在圖的頂部，一個

AND

門的輸出具有較高的活動概率。因為它后面跟著一個

NOR

門，所以可以將這兩個門重新組合為一個

AND

OR

門加上一個反相器，這樣那個活動頻繁的信號就成為單元的內(nèi)部信號而沒有被反映到門的輸出端?，F(xiàn)在，那個活動頻繁的信號驅(qū)動了一個很小的電容，從而減小了動態(tài)功耗。

圖

7-24(b)中是一個經(jīng)過映射的

AND

門，活動頻繁的信號線被連接到了高功率輸入腳，活動不頻繁的信號線被連接到了低功率輸入腳。對于一個多輸入門，不同輸入引腳的輸入電容之間具有較大的差別，也就導(dǎo)致了不同輸入引腳對應(yīng)不同的功耗。通過重映射輸入引腳的信號，將活動頻繁的信號連接到了低功率輸入引腳，這樣就可以通過優(yōu)化工具減小動態(tài)功耗了。

圖

7-25

門級優(yōu)化實例

3)

多電源系統(tǒng)

因為動態(tài)功耗正比于

V2DD，所以對選定的單元進行降低

VDD處理，可以顯著地降低功耗。然而，降低供電電源同時又會增加設(shè)計的門級延遲。

如圖

7-26

所示，cacHe

RAMS(緩存器)的工作電壓相對較高，因為它們工作在關(guān)鍵路徑上面。CPU

也工作在相對較高的電壓上，因為它的性能直接決定了系統(tǒng)的性能。相比cacHe，CPU

可以工作的電壓要求稍低，這樣整個系統(tǒng)的性能還是由

cacHe

的速度決定。芯片其他部分的工作電壓可以更低，卻不會影響到系統(tǒng)的性能。通常，系統(tǒng)的其余部分的工作頻率都會低于

CPU

的主頻。

圖

7-26

多電源供電系統(tǒng)結(jié)構(gòu)

4)

多閾值系統(tǒng)

當(dāng)工藝的幾何尺寸縮減到了

130

nm、90

nm

或更低的時候，使用具有多閾值電壓的工藝庫已經(jīng)成為一種降低漏失電壓的常見方法。

圖

7-27

為對于多閾值電壓庫的一些具有代表性的特性曲線。正如前面所述，亞閾值漏電與閾值電壓

VT

成指數(shù)關(guān)系，閾值電壓

VT

的改變基本不影響電路的延遲。

圖

7-27

90

nm

工藝庫漏電與延遲比對圖

低功耗設(shè)計方法的優(yōu)缺點可歸類整理如表

7-3

所述。

3.

GPIB

控制芯片的低功耗處理

根據(jù)實際應(yīng)用情況，當(dāng)用戶將本設(shè)計單純地應(yīng)用為收發(fā)芯片時，即在初始化過程中將地址模式寄存器設(shè)置為地址模式

0

時，可以將本系統(tǒng)的部分功能關(guān)閉，采用時鐘門控的方式，將不相關(guān)部分電路的時鐘關(guān)掉。通過

DesignCompiler

進行功耗分析，發(fā)現(xiàn)在單純的聽者與講者的狀態(tài)下，可以將芯片的功耗降低

30%左右。圖

7-28

是系統(tǒng)內(nèi)部時鐘門控電路的工作時序圖。

圖

7-28

本設(shè)計系統(tǒng)采用的低功耗設(shè)計方法圖示

7.4.2

數(shù)字

IC

的可測性設(shè)計

1.

JTAG

原理

JTAG

的全稱是

JointTest

ActionGroup，即聯(lián)合測試行動小組。目前，JTAG

已成為一種國際標(biāo)準(zhǔn)測試協(xié)議，主要用于各類芯片的內(nèi)部測試?，F(xiàn)在大多數(shù)高級器件(包括FPGA、MCU、DSP

以及

CPU

等)都支持

JTAG

協(xié)議。標(biāo)準(zhǔn)的

JTAG

接口是

4

線接口:TMS、TCK、TDI

以及TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出信號線，具體見表

7-4

所給的

JTAG

管腳的詳細說明。

JTAG

電路的功能模塊如圖

7-29

所示。

圖

7-29

JTAG

電路的內(nèi)部結(jié)構(gòu)示意圖

器件的邊界掃描單元能夠迫使邏輯追蹤引腳信號，或從器件核心邏輯信號中捕獲數(shù)據(jù)，再強行將加入的測試數(shù)據(jù)串行地移入邊界掃描單元，捕獲的數(shù)據(jù)串行移出并在器件外同預(yù)期的結(jié)果進行比較，根據(jù)比較結(jié)果給出掃描狀態(tài)，以提示用戶電路設(shè)計是否正確。典型邊界掃描測試電路的結(jié)構(gòu)如圖

7-30

所示。

圖

7-30

JTAG

鏈掃描結(jié)構(gòu)示意圖

JTAG

電路的時序如圖

7-31

所示，所有基于

JTAG

的操作都必須同步于

JTAG

時鐘信號TCK。在TCK

的上升沿讀取或輸出有效數(shù)據(jù)有嚴(yán)格的建立、保持時間要求，因此一般情況下

JTAG

的時鐘頻率不會太高。

圖

7-31

JTAG

電路時序圖

2.

GPIB

控制芯片的可測試方案

圖

7-32

為

GPIB

控制芯片中插入的

JTAG

掃描配置結(jié)構(gòu)。由于

GPIB

接口協(xié)