3.5VHDL的庫(kù)和程序包

根據(jù)VHDL語(yǔ)法規(guī)則，在VHDL程序中使用的文字、數(shù)據(jù)對(duì)象、數(shù)據(jù)類(lèi)型都需要預(yù)先定義。為了方便用VHDL編程和提高設(shè)計(jì)效率，可以將預(yù)先定義好的數(shù)據(jù)類(lèi)型、元件調(diào)用說(shuō)明以及一些常用子程序匯集在一起，形成程序包，供VHDL設(shè)計(jì)實(shí)體共調(diào)用若干個(gè)程序包則形成庫(kù)。1.VHDL庫(kù)常用VHDL庫(kù)有IEEE標(biāo)準(zhǔn)庫(kù)、STD庫(kù)和WORK庫(kù)。IEEE標(biāo)準(zhǔn)庫(kù)包括STD_LOGIC_1164程序包和STD_LOGIC_ARITH程序包。其中，STD_LOGIC_ARITH程序包是SYNOPSYS公司加入IEEE標(biāo)準(zhǔn)庫(kù)的程序包，它包括STD_LOGIC_SIGNED（有符號(hào)數(shù)）程序包、STD_LOGIC_UNSIGNED（無(wú)符號(hào)數(shù)）程序包和STD_LOGIC_SMALL_INT（小整型數(shù)）程序包。其中STD_LOGIC_1164是最重要和最常用的程序包，大部分?jǐn)?shù)字系統(tǒng)設(shè)計(jì)都是以此程序包設(shè)定的標(biāo)準(zhǔn)為基礎(chǔ)。

因此，在每個(gè)設(shè)計(jì)實(shí)體開(kāi)始都有打開(kāi)IEEE標(biāo)準(zhǔn)庫(kù)和該程序包的語(yǔ)句LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；STD庫(kù)包含STANDARD和TEXTIO程序包，它們是文件輸入/輸出程序包，在VHDL的編譯和綜合過(guò)程中，系統(tǒng)都能自動(dòng)調(diào)用這兩個(gè)程序包中的任何內(nèi)容。用戶(hù)在進(jìn)行電路設(shè)計(jì)時(shí)，可以不必如IEEE庫(kù)那樣打開(kāi)該庫(kù)以及它的程序包。WORK庫(kù)是用戶(hù)設(shè)計(jì)的現(xiàn)行工作庫(kù)，用于存放用戶(hù)自己設(shè)計(jì)的工程項(xiàng)目。在PC機(jī)或工作站利用VHDL進(jìn)行項(xiàng)目設(shè)計(jì)，不允許在根目錄下進(jìn)行，必須在根目錄下為設(shè)計(jì)建立一個(gè)工程目錄（即文件夾），VHDL綜合器將此目錄默認(rèn)為WORK庫(kù)。但“WORK”不是設(shè)計(jì)項(xiàng)目的目錄名，而是一個(gè)邏輯名。VHDL標(biāo)準(zhǔn)規(guī)定WORK庫(kù)總是可見(jiàn)的，因此在程序設(shè)計(jì)時(shí)不需要明確指定。2.VHDL程序包在設(shè)計(jì)實(shí)體中定義的數(shù)據(jù)類(lèi)型、子程序或數(shù)據(jù)對(duì)象對(duì)于其他設(shè)計(jì)實(shí)體是不可再利用的。為了使已定義的數(shù)據(jù)類(lèi)型、子程序、元件能被其他設(shè)計(jì)實(shí)體調(diào)用或共享，可以把它們匯集在程序包中。

VHDL程序包必須經(jīng)過(guò)定義后才能使用，程序包的結(jié)構(gòu)中包含TypeDeclaration（類(lèi)型定義）、SubtypeDeclaration（子類(lèi)型定義）、ConstantDeclaration（常量定義）、SignalDeclaration（信號(hào)定義）、ComponentDeclaration（元件定義）、SubprogramDeclaration和（子程序定義）等內(nèi)容，

程序包定義的格式為PACKAGE程序包名IS TypeDeclaration（類(lèi)型定義）

SubtypeDeclaration（子類(lèi)型定義）

ConstantDeclaration（常量定義）

SignalDeclaration（信號(hào)定義）

ComponentDeclaration（元件定義）

SubprogramDeclaration（子程序定義）END程序包名;例如，定義my_pkg程序包的結(jié)構(gòu)中，包含2輸入端與非門(mén)nd2元件說(shuō)明、1位鎖存器Latch1元件說(shuō)明和求最大值函數(shù)max的函數(shù)首說(shuō)明以及它的函數(shù)體說(shuō)明。LIBRARYIEEE; USEIEEE.STD_LOGIC_1164.ALL;PACKAGEmy_pkgIS Componentnd2PORT(a,b:INSTD_LOGIC; c:OUTSTD_LOGIC);ENDComponent;Componentlatch1 PORT( d:INSTD_LOGIC; ena:INSTD_LOGIC; q:OUTSTD_LOGIC); ENDComponent;FUNCTIONmax(a,b:INSTD_LOGIC_VECTOR) RETURNSTD_LOGIC_VECTOR; ENDmax; --函數(shù)首定義

PACKAGEBODYmy_pkgIS --函數(shù)體定義

FUNCTIONmax(a,b:INSTD_LOGIC_VECTOR) RETURNSTD_LOGIC_VECTORIS BEGIN IF(a>b)THENRETURNa; ELSERETURNB; ENDIF; ENDmax;ENDmy_pkg;

由于程序包也是用VHDL語(yǔ)言編寫(xiě)的，所以其源程序也需要以.vhd文