第7章簡(jiǎn)單時(shí)序邏輯電路7.1概述7.2寄存器7.3計(jì)數(shù)器7.4移位寄存器型計(jì)數(shù)器7.5順序脈沖發(fā)生器7.6半導(dǎo)體存儲(chǔ)器 7.1概述

7.1.1時(shí)序邏輯電路的特點(diǎn)

1.時(shí)序邏輯電路的電路結(jié)構(gòu)

時(shí)序邏輯電路的特點(diǎn)是：任一時(shí)刻的輸出不僅取決于該時(shí)刻電路的輸入邏輯變量的狀態(tài)，而且還與電路原來(lái)的狀態(tài)有關(guān)。因此，時(shí)序邏輯電路中必須包含具有記憶功能的存儲(chǔ)電路（常用觸發(fā)器構(gòu)成），并且其輸出與輸入變量一起決定電路的次狀態(tài)。圖7－1即為滿足以上特點(diǎn)的時(shí)序邏輯電路的一般結(jié)構(gòu)框圖。

圖7－1時(shí)序邏輯電路的一般結(jié)構(gòu)框圖圖中，(x1,…,xi)為一組輸入變量；(y1,…,yj)為一組輸出變量；(p1,…,ps)為一組存儲(chǔ)電路輸入變量；(q1,…,qk)為一組存儲(chǔ)電路輸出并反饋至組合邏輯電路輸入的變量。由圖可見，（x1,…,xi）和（q1,…,qk）共同作用產(chǎn)生（y1,…,yj）和（p1,…,ps）,而（p1,…,ps）又決定了（q1,…,qk）。一般而言，時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路相互連接構(gòu)成。但今后我們遇到的時(shí)序邏輯電路并不是每一個(gè)都具有這種完整形式。例如，有些時(shí)序邏輯電路可能沒有組合邏輯電路部分，有些可能沒有輸入邏輯變量，但它們只要具有時(shí)序邏輯電路的基本特點(diǎn)，即具有記憶以前狀態(tài)的存儲(chǔ)電路，那就都屬于時(shí)序邏輯電路，但都必須有存儲(chǔ)電路。

2.時(shí)序邏輯電路的描述方法

時(shí)序邏輯電路的描述方法主要有以下幾種：

(1)邏輯表達(dá)式。

圖7－1中，用X（x1,…,xi）代表輸入變量，Y（y1,…,yj）代表輸出變量，P（p1,…,ps）代表存儲(chǔ)電路輸入變量，Q（q1,…,qk）代表存儲(chǔ)電路輸出狀態(tài)。這些信號(hào)之間的關(guān)系可用以下三個(gè)邏輯方程表示：Y(tn)=F1［X(tn)，Q（tn）］ (7－1)Q(tn＋1)=F2［P(tn)，Q（tn）］ (7－2)P(tn)=F3［X(tn)，Q（tn）］ (7－3)

以上三式也全面地描述了時(shí)序邏輯電路的邏輯功能。

(2)狀態(tài)轉(zhuǎn)換表。狀態(tài)轉(zhuǎn)換表又稱狀態(tài)表，它是時(shí)序邏輯電路輸入狀態(tài)與對(duì)應(yīng)輸出狀態(tài)和存儲(chǔ)電路（觸發(fā)器）現(xiàn)態(tài)、次態(tài)關(guān)系表。

(3)狀態(tài)轉(zhuǎn)換圖。狀態(tài)轉(zhuǎn)換圖又稱狀態(tài)圖，它以圖形方式表示時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換的規(guī)律。

(4)時(shí)序圖。時(shí)序圖又稱波形圖，它表示時(shí)序邏輯電路輸入信號(hào)、輸出信號(hào)和電路狀態(tài)在時(shí)間上的對(duì)應(yīng)關(guān)系。

上述四種分析方法是對(duì)時(shí)序邏輯電路邏輯關(guān)系的不同描述，適用于任何形式的時(shí)序電路。

3.時(shí)序邏輯電路的分類

時(shí)序邏輯電路按不同的方式可分為不同的類型，主要分類如下：

按電路輸出信號(hào)的特性分：主要有穆爾型（Moore）和米萊型（Mealy）。滿足式(7－1)的為米萊型；若輸出只與存儲(chǔ)電路的現(xiàn)態(tài)有關(guān)，與現(xiàn)態(tài)輸入X(tn)無(wú)關(guān)，構(gòu)成Y(tn)=F［Q(tn)］關(guān)系，則稱為穆爾型。這兩種電路的分析和設(shè)計(jì)過程基本上是一致的。

按邏輯功能分：典型的有計(jì)數(shù)器、寄存器、移位寄存器、順序脈沖發(fā)生器等，還有實(shí)現(xiàn)各種不同操作的時(shí)序邏輯電路。按時(shí)序邏輯電路的工作方式分：主要有同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。

電路中各存儲(chǔ)單元的更新是在同一時(shí)鐘信號(hào)控制下同時(shí)完成的，稱為同步時(shí)序邏輯電路；電路中各存儲(chǔ)單元無(wú)統(tǒng)一的時(shí)鐘控制(不受同一時(shí)鐘控制)的，稱為異步時(shí)序邏輯電路。7.1.2時(shí)序邏輯電路的一般分析方法

時(shí)序邏輯電路一般情況下按下述步驟進(jìn)行分析：

(1)寫方程組。根據(jù)給定的邏輯電路圖分別寫出以下方程組：

①時(shí)鐘方程組，由存儲(chǔ)電路中各觸發(fā)器時(shí)鐘信號(hào)CP的邏輯表達(dá)式構(gòu)成。

②輸出方程組，由時(shí)序電路中各輸出信號(hào)的邏輯表達(dá)式構(gòu)成。

③驅(qū)動(dòng)方程組，由存儲(chǔ)電路中各觸發(fā)器輸入信號(hào)的邏輯表達(dá)式構(gòu)成。

(2)求狀態(tài)方程組。

將驅(qū)動(dòng)方程代入各相應(yīng)觸發(fā)器的特征方程，得到各觸發(fā)器的狀態(tài)方程，即各觸發(fā)器次態(tài)的輸出邏輯表達(dá)式。

(3)列狀態(tài)轉(zhuǎn)換表，畫狀態(tài)轉(zhuǎn)換圖。

依次假定電路現(xiàn)態(tài)Qn，代入狀態(tài)方程組和輸出方程組，求出相應(yīng)的次態(tài)Qn+1和輸出，并列表、畫圖，以便直觀地反映電路的工作特性。

(4)說(shuō)明電路功能。說(shuō)明電路為何種功能電路，能否自啟動(dòng)。

【例7－1】分析圖7－2所示電路的邏輯功能。

解(1)寫方程組。由圖可得

①時(shí)鐘方程為CP1=CP2=CP3=CP4

②輸出方程為③驅(qū)動(dòng)方程組為圖7－2例7-1用圖

(2)求狀態(tài)方程組。將J、K代入JK觸發(fā)器的特征方程,得

(3)列狀態(tài)轉(zhuǎn)換表。令Q3Q2Q1=000開始，求出次態(tài)和輸出。該次態(tài)又作為下一個(gè)脈沖到來(lái)后的現(xiàn)態(tài)，依次計(jì)算。結(jié)果列于表7－1中。(4)畫狀態(tài)轉(zhuǎn)換圖。圖7－3中，X/Y表示輸入/輸出。該電路無(wú)輸入信號(hào)，只在脈沖有效電平（CP=0）時(shí)，發(fā)生狀態(tài)的變化。另外，可利用的有效狀態(tài)只有５個(gè)，101、110、111為無(wú)效狀態(tài)，它們?cè)贑P脈沖作用下，能自動(dòng)進(jìn)入有效狀態(tài)循環(huán)中來(lái)，稱之為能自啟動(dòng)。否則就是不能自啟動(dòng)。時(shí)序圖如圖7－4所示。圖7－3例7－1電路狀態(tài)轉(zhuǎn)換圖圖7－4例7－1電路時(shí)序圖

(5)說(shuō)明電路功能。由以上分析可知：該電路為能自啟動(dòng)的同步五進(jìn)制加法計(jì)數(shù)器，對(duì)時(shí)鐘脈沖計(jì)數(shù)。 7.2寄存器

寄存器是時(shí)序邏輯電路中結(jié)構(gòu)和功能最簡(jiǎn)單的基本數(shù)字邏輯部件，在數(shù)字系統(tǒng)和計(jì)算機(jī)中，用以存放數(shù)據(jù)和代碼。它具備存入、存放、傳遞數(shù)據(jù)信息的功能。寄存器是由具有存儲(chǔ)功能的觸發(fā)器和由門電路組成的控制電路構(gòu)成的。存放n位二進(jìn)制信息的寄存器，就需要n個(gè)觸發(fā)器。若n位信息同時(shí)被存入寄存器或同時(shí)由寄存器輸出，則稱為并行輸入或并行輸出；若n位信息在n個(gè)時(shí)鐘脈沖作用下，依次存入n位寄存器或依次由n個(gè)寄存器輸出，則稱為串行輸入或串行輸出。寄存器輸入、輸出的方式包括并入/串出、并入/并出、串入/串出、串入/并出等多種形式。7.2.1數(shù)碼寄存器

數(shù)碼寄存器(又稱基本寄存器)是最簡(jiǎn)單的寄存器。它只有清除原有數(shù)碼和接收存放數(shù)碼的功能。圖7－5所示是4位寄存器T4175的內(nèi)部邏輯圖，它由4個(gè)上升沿觸發(fā)的D觸發(fā)器構(gòu)成，用于存放4位二進(jìn)制數(shù)。其中，Ｄ0～Ｄ３是并行數(shù)據(jù)輸入端，Q0～Q3是并行數(shù)據(jù)輸出端，RD為異步清零端，CP是時(shí)鐘控制端。圖7－5

4位寄存器T4175的內(nèi)部邏輯圖

數(shù)碼寄存器的功能如下:7.2.2移位寄存器圖7－6

4位單向右移移位寄存器

(a)邏輯圖；(b)時(shí)序圖

設(shè)輸入數(shù)碼為1101，則在CP移位脈沖作用下，其數(shù)碼移動(dòng)情況如表7－2所示?？梢?，當(dāng)來(lái)過4個(gè)CP脈沖后，11014位數(shù)碼全部被移入寄存器中，并從4個(gè)觸發(fā)器的Q端得到并行數(shù)碼輸出,再經(jīng)4個(gè)CP脈沖，則由Q3全部串行輸出。

同理，數(shù)據(jù)由右輸入可構(gòu)成左移移位寄存器。上述移位寄存器數(shù)據(jù)都是串行輸入的，事實(shí)上，在數(shù)據(jù)輸入形式上還可實(shí)現(xiàn)并行輸入、左移或右移串行輸出等多種工作方式。

2.雙向移位寄存器

將左移和右移移位寄存器結(jié)合起來(lái)，加上移位控制端，在方向控制信號(hào)作用下可構(gòu)成雙向移位寄存器。圖7－7所示是4位雙向移位寄存器，它由4個(gè)與或非門構(gòu)成4個(gè)2選1數(shù)據(jù)選擇器,M為移位方向控制信號(hào)。當(dāng)M=1時(shí)，右移輸入與門被打開，左邊觸發(fā)器的Q經(jīng)與或非門反向后加至相鄰右邊觸發(fā)器輸入D端，在CP脈沖到來(lái)時(shí)DSR數(shù)據(jù)自左向右移；反之，當(dāng)M=0時(shí)，左移輸入與門被打開，DSL自右向左移，從而構(gòu)成雙向移位寄存器。圖7－7雙向移位寄存器由圖7－7可寫出驅(qū)動(dòng)方程組為將其代入D觸發(fā)器的特征方程，求出狀態(tài)方程組為當(dāng)M=1時(shí)，電路為右移移位寄存器，即當(dāng)M=0時(shí)，電路為左移移位寄存器，即

3．中規(guī)模集成移位寄存器

集成移位寄存器種類很多，功能與前所述相同。它有雙向、單向之分，也有并入/并出、并入/串出、串入/并出、串入/串出之分，還有4位、8位等類型。

圖7－8所示是一種功能較強(qiáng)的集成4位雙向移位寄存器74LS194。74LS194的狀態(tài)表如表7－3所示。圖7－8

4位雙向移位寄存器74LS194

（a）邏輯功能示意圖；（b）引腳圖表7－3

74LS194的狀態(tài)表

圖7－9由74LS194構(gòu)成的8位雙向移位寄存器 7.3計(jì)數(shù)器

能夠?qū)崿F(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。它是應(yīng)用最為廣泛的典型時(shí)序邏輯電路，是現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。它不僅能對(duì)脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù)，還可實(shí)現(xiàn)定時(shí)、分頻、數(shù)字運(yùn)算等功能。

計(jì)數(shù)器按照對(duì)脈沖計(jì)數(shù)值增減可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。

計(jì)數(shù)器按照各觸發(fā)器計(jì)數(shù)脈沖引入時(shí)刻可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。若各觸發(fā)器受同一時(shí)鐘脈沖控制，其狀態(tài)更新是在同一時(shí)刻完成的，則為同步計(jì)數(shù)器；反之，則為異步計(jì)數(shù)器。

計(jì)數(shù)器按照計(jì)數(shù)的循環(huán)長(zhǎng)度可分為二進(jìn)制計(jì)數(shù)器、八進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器等，也就是不同的計(jì)數(shù)長(zhǎng)度。7.3.1同步計(jì)數(shù)器

由于同步計(jì)數(shù)器的時(shí)鐘脈沖同時(shí)觸發(fā)計(jì)數(shù)器中所有觸發(fā)器，各觸發(fā)器狀態(tài)更新是同步的，因此同步計(jì)數(shù)器的工作速度快，工作頻率高。

1.同步二進(jìn)制計(jì)數(shù)器

同步二進(jìn)制計(jì)數(shù)器一般由JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器構(gòu)成。因?yàn)門觸發(fā)器只有兩個(gè)功能(T=1時(shí)，計(jì)數(shù)；T=0時(shí)，保持）,滿足脈沖計(jì)數(shù)的要求。

1)同步二進(jìn)制加法計(jì)數(shù)器

(1)電路組成。圖7－10所示的是4位同步二進(jìn)制加法計(jì)數(shù)器邏輯圖。圖7－10

4位同步二進(jìn)制加法計(jì)數(shù)器邏輯圖

(2)工作原理分析。

①寫方程式。

時(shí)鐘方程:CP0=CP1=CP2=CP3=CP輸出方程:(7－4)(7－5)驅(qū)動(dòng)方程:②求狀態(tài)方程組。由T觸發(fā)器的特征方程可得表7－4

4位同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表

圖7－11圖7－10所示電路的狀態(tài)圖圖7－12圖7－10所示電路的波形圖④說(shuō)明電路功能。由圖7－11可知，圖7－10所示電路中每一位均以二進(jìn)制加法對(duì)脈沖計(jì)數(shù),因此該電路是4位二進(jìn)制加法計(jì)數(shù)器。

每到來(lái)一個(gè)脈沖,計(jì)數(shù)器自動(dòng)加1，按0000→0001→0010→0011……→1111→0000規(guī)律循環(huán)。該計(jì)數(shù)器n=4，N=24=16，可記錄N-1=15個(gè)脈沖。在第16個(gè)脈沖到來(lái)時(shí)，計(jì)數(shù)器返回至初態(tài)0000，且C=Qn3Qn2Qn1Qn0=1，

產(chǎn)生一個(gè)進(jìn)位脈沖。n位計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度為2n。由圖7－12不難看出，第一級(jí)觸發(fā)器F0到來(lái)一個(gè)CP脈沖，狀態(tài)翻轉(zhuǎn)一次，輸出Q0的頻率為CP脈沖的1/2，第二級(jí)觸發(fā)器F1到來(lái)兩個(gè)CP脈沖，狀態(tài)翻轉(zhuǎn)一次，輸出Q1的頻率為CP脈沖的1/4……依此類推，第n+1級(jí)觸發(fā)器輸出信號(hào)的頻率為CP脈沖的1/2n。也就是說(shuō)，每經(jīng)過一級(jí)觸發(fā)器，輸出信號(hào)的頻率降低1/2。這就是計(jì)數(shù)器的分頻作用。

由驅(qū)動(dòng)方程組(7－6)可以說(shuō)明，只有在第i位以下各位(最低位例外)輸出均為1時(shí)(如T3=Qn2Qn1Qn0=1)，再到來(lái)一個(gè)CP脈沖，觸發(fā)器才能翻轉(zhuǎn)，否則保持原狀態(tài)，因此，Ti+1=QniQni-1…Qn0是構(gòu)成二進(jìn)制加法計(jì)數(shù)器級(jí)間連接的依據(jù)。

2)同步二進(jìn)制減法計(jì)數(shù)器

圖7－13所示為4位同步二進(jìn)制減法計(jì)數(shù)器邏輯圖。由二進(jìn)制減法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)轉(zhuǎn)換規(guī)律，可以找出同步二進(jìn)制減法計(jì)數(shù)器各位觸發(fā)器的翻轉(zhuǎn)條件。圖7－13

4位同步二進(jìn)制減法計(jì)數(shù)器邏輯圖同步二進(jìn)制減法計(jì)數(shù)器與同步二進(jìn)制加法計(jì)數(shù)器相似，除最低位外，其余各觸發(fā)器的輸入端均取自低位觸發(fā)器的Q端，借位輸出B為各觸發(fā)器Q端輸出線與的結(jié)果。其輸出和驅(qū)動(dòng)方程為表7.5四位同步二進(jìn)制減法計(jì)數(shù)器狀態(tài)表圖7－14

4位同步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)圖圖7－15

4位同步二進(jìn)制減法計(jì)數(shù)器的時(shí)序圖

3)同步二進(jìn)制可逆計(jì)數(shù)器

將同步二進(jìn)制加法計(jì)數(shù)器和減法計(jì)數(shù)器結(jié)合起來(lái)，增加控制門，產(chǎn)生加/減控制信號(hào)來(lái)改變各觸發(fā)器輸入信號(hào)的連接，使計(jì)數(shù)器成為既能作加法運(yùn)算又能作減法運(yùn)算的可逆計(jì)數(shù)器。二進(jìn)制可逆計(jì)數(shù)器可分為單時(shí)鐘輸入式和雙時(shí)鐘輸入式。

圖7－16所示為單時(shí)鐘輸入式4位二進(jìn)制可逆計(jì)數(shù)器。在進(jìn)行加/減操作時(shí)，使用同一CP端作時(shí)鐘信號(hào)輸入端,每個(gè)觸發(fā)器的驅(qū)動(dòng)方程為圖7.17所示為雙時(shí)鐘輸入式,當(dāng)進(jìn)行加法運(yùn)算時(shí),時(shí)鐘信號(hào)從CP+端輸入.當(dāng)數(shù)碼由15變?yōu)?時(shí),輸出一個(gè)進(jìn)位脈沖;當(dāng)進(jìn)行減法運(yùn)算時(shí),時(shí)鐘信號(hào)從CP-端輸入.當(dāng)數(shù)碼由0變?yōu)?5時(shí),輸出一個(gè)借位脈沖.圖7－16單時(shí)鐘輸入式4位二進(jìn)制可逆計(jì)數(shù)器圖7－17雙時(shí)鐘輸入式4位二進(jìn)制可逆計(jì)數(shù)器采用集成電路74LS191可以方便地構(gòu)成可逆計(jì)數(shù)器。圖7－18(a)所示為由74LS191構(gòu)成的可預(yù)置數(shù)4位同步二進(jìn)制可逆計(jì)數(shù)器邏輯圖，圖7－18(b)所示為74LS191的外部引線圖。表7－6為74LS191功能表。圖7－18

74LS191的邏輯圖及外部引線圖

(a)邏輯圖;（b)外部引線圖表7－6

74LS191的功能表

2.同步十進(jìn)制計(jì)數(shù)器

我們把二—十進(jìn)制計(jì)數(shù)器叫做十進(jìn)制計(jì)數(shù)器。二—十進(jìn)制有多種編碼，這里介紹常用的8421編碼的十進(jìn)制計(jì)數(shù)器。

1)同步十進(jìn)制加法計(jì)數(shù)器

(1)電路組成。圖7－19所示的是由4個(gè)JK觸發(fā)器和2個(gè)進(jìn)位門構(gòu)成的同步十進(jìn)制加法計(jì)數(shù)器，CP是輸入計(jì)數(shù)脈沖，C是進(jìn)位輸出信號(hào)。圖7－19同步十進(jìn)制加法計(jì)數(shù)器 (2)工作原理分析。

①寫方程式。

時(shí)鐘方程:（7－10）輸出方程:(7－11)驅(qū)動(dòng)方程:(7－12)②求狀態(tài)方程組，即（7.13）表7－7計(jì)算結(jié)果

④畫狀態(tài)圖和時(shí)序圖。8421碼同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖如圖7－20所示，時(shí)序圖如圖7－21所示。

⑤說(shuō)明電路功能。由狀態(tài)圖可見，該電路為8421碼同步十進(jìn)制加法計(jì)數(shù)器，并且內(nèi)部能夠自啟動(dòng)。圖7－20

8421碼同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖圖7－21

8421碼同步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖2)同步十進(jìn)制減法計(jì)數(shù)器圖7－22同步十進(jìn)制減法計(jì)數(shù)器

3)同步十進(jìn)制可逆計(jì)數(shù)器

圖7－23所示為采用中規(guī)模集成電路74LS190構(gòu)成的可預(yù)置數(shù)同步十進(jìn)制可逆計(jì)數(shù)器邏輯圖。表7－8為

74LS190的功能表。表7.874LS190功能表圖7－23同步十進(jìn)制可逆計(jì)數(shù)器74LS190邏輯圖7.3.2異步計(jì)數(shù)器

異步計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單，但是因計(jì)數(shù)脈沖加在最低位，低位輸出作為相鄰高位的計(jì)數(shù)輸入，因而必須等到前一狀態(tài)穩(wěn)定后，才允許輸入下一脈沖，從而產(chǎn)生逐級(jí)延時(shí)，所以計(jì)數(shù)速度慢，工作頻率低，在大型數(shù)字設(shè)備中較少采用。

在分析異步計(jì)數(shù)器時(shí)，首先要建立各級(jí)觸發(fā)器的時(shí)鐘方程，注意各級(jí)只在有效時(shí)鐘脈沖到來(lái)時(shí)才翻轉(zhuǎn)，否則狀態(tài)保持不變，而且必須從第一級(jí)開始分析狀態(tài)。

1.異步二進(jìn)制計(jì)數(shù)器

1)異步二進(jìn)制加法計(jì)數(shù)器

在T觸發(fā)器中，T≡1時(shí)，為只有翻轉(zhuǎn)功能的T′觸發(fā)器，只要有效時(shí)鐘脈沖到來(lái)就翻轉(zhuǎn)。把T′觸發(fā)器串接起來(lái)，便可構(gòu)成n位二進(jìn)制異步計(jì)數(shù)器。

(1)電路組成。圖7－24所示為3位異步二進(jìn)制加法計(jì)數(shù)器邏輯圖，它由三級(jí)T′觸發(fā)器組成。Qi為各觸發(fā)器的輸出，C為進(jìn)位輸出。圖7－24

3位異步二進(jìn)制加法計(jì)數(shù)器

(2)工作原理分析。

①寫方程式。

時(shí)鐘方程:CP0=CPCP1=Q0

CP2=Q1

(7－14)進(jìn)位輸出方程:(7－15)②求狀態(tài)方程組，即③計(jì)算設(shè)定起始狀態(tài)為=000,依次代入狀態(tài)方程組,運(yùn)算后結(jié)果列于表7.9中表7.9④畫狀態(tài)圖和波形圖。3位異步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖和時(shí)序圖分別如圖7－25和圖7－26所示。圖7－25

3位異步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖圖7－26

3位異步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖

2)異步二進(jìn)制減法計(jì)數(shù)器

圖7－27所示的是由T′觸發(fā)器構(gòu)成的3位異步二進(jìn)制減法計(jì)數(shù)器邏輯圖。與圖7－24比較可知，它們?cè)诮Y(jié)構(gòu)上很相似，都是將低位觸發(fā)器的輸出端接到高位觸發(fā)器的CP端；不同的是，加法計(jì)數(shù)器的Q端接高位觸發(fā)器的CP端，而減法計(jì)數(shù)器是以低位觸發(fā)器的Q端接高位觸發(fā)器的CP端。圖7－27

3位異步二進(jìn)制減法計(jì)數(shù)器邏輯圖異步二進(jìn)制減法計(jì)數(shù)器的分析方法與異步二進(jìn)制加法計(jì)數(shù)器的相同，此處不再贅述。表7－10為3位異步二進(jìn)制減法計(jì)數(shù)器的功能表。圖7－28和圖7－29分別為3位異步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)圖和波形圖。表7－10

3位異步二進(jìn)制減法計(jì)數(shù)器的功能表圖7－28

3位異步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)圖圖7－29

3位異步二進(jìn)制減法計(jì)數(shù)器的時(shí)序圖

2.異步十進(jìn)制計(jì)數(shù)器

1)異步十進(jìn)制加法計(jì)數(shù)器

(1)電路組成。

圖7－30所示為異步十進(jìn)制加法計(jì)數(shù)器邏輯圖，它由4個(gè)JK觸發(fā)器和2個(gè)與非門構(gòu)成，CP是輸入計(jì)數(shù)脈沖，C是進(jìn)位信號(hào)，RD是復(fù)位端。圖7－30異步十進(jìn)制加法計(jì)數(shù)器邏輯圖

(2)工作原理分析。

①寫方程式。

時(shí)鐘方程：(7－17)輸出方程：(7－18)驅(qū)動(dòng)方程:(7－19)②求狀態(tài)方程組。將式(7－19)代入JK觸發(fā)器的特征方程可得狀態(tài)方程組為(7－20)④畫狀態(tài)圖和時(shí)序圖。異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖和時(shí)序圖分別如圖7－31和圖7－32所示。圖7－31異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)圖圖7－32異步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖

3)異步十進(jìn)制減法計(jì)數(shù)器

圖7－33所示為異步十進(jìn)制減法計(jì)數(shù)器的邏輯圖。異步十進(jìn)制減法計(jì)數(shù)器的分析方法與異步十進(jìn)制加法計(jì)數(shù)器的相同，請(qǐng)讀者自行分析。圖7－33異步十進(jìn)制減法計(jì)數(shù)器7.3.3集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器的方法

集成計(jì)數(shù)器功能全，除用于計(jì)數(shù)外，還設(shè)有異步清零、預(yù)置數(shù)和保持等功能，因而被廣泛應(yīng)用。同時(shí)，中規(guī)模集成電路設(shè)置多個(gè)輸入端，主要用于功能擴(kuò)展。

常見的集成計(jì)數(shù)器一般為二進(jìn)制(多位二進(jìn)制)和十進(jìn)制計(jì)數(shù)器。若要構(gòu)成任意進(jìn)制，即N進(jìn)制，如五進(jìn)制、七進(jìn)制、十二進(jìn)制等模數(shù)(進(jìn)制數(shù))不等于2n的計(jì)數(shù)器，通?？刹捎靡韵聨追N方法。

1.級(jí)聯(lián)法

根據(jù)計(jì)數(shù)容量的要求，將幾片電路串聯(lián)，可得到總?cè)萘縉=N1·N2…的計(jì)數(shù)器。

【例7－2】試用兩片74LS290異步二—五—十進(jìn)制計(jì)數(shù)器連接成N=50的計(jì)數(shù)器。

解表7－12為74LS290的功能表?？梢?，74LS290既可作為十進(jìn)制計(jì)數(shù)器，又可作為五進(jìn)制計(jì)數(shù)器。

當(dāng)R01=R02=1時(shí)，各觸發(fā)器同時(shí)置0；當(dāng)S91=S92=1時(shí)，計(jì)數(shù)器被置成9；正常計(jì)數(shù)時(shí)，R01=R02=S91=S92=0。圖7－34異步五十進(jìn)制計(jì)數(shù)器這種級(jí)聯(lián)采用的是異步式，計(jì)數(shù)脈沖只加在低位片上，將低位片進(jìn)位輸出作為高位片的計(jì)數(shù)輸入脈沖。

級(jí)聯(lián)方法也可采用同步式,計(jì)數(shù)脈沖同時(shí)加在各片輸入端，而將低位片進(jìn)位輸出作為高位片的片選或計(jì)數(shù)脈沖輸入選通的控制信號(hào)。

2.復(fù)位法

復(fù)位法采用的是計(jì)數(shù)器的異步置零端，當(dāng)計(jì)數(shù)器從初始置零狀態(tài)計(jì)入N個(gè)計(jì)數(shù)脈沖后，將N的二進(jìn)制狀態(tài)SN譯碼，并將此信號(hào)送至異步置零端，使計(jì)數(shù)器強(qiáng)制清零、復(fù)位，再開始下一計(jì)數(shù)循環(huán)。計(jì)數(shù)器跳過(M-N)個(gè)狀態(tài)，得到N進(jìn)制計(jì)數(shù)器(M>N)。

【例7－3】試用74LS290采用復(fù)位法構(gòu)成九進(jìn)制計(jì)數(shù)器。

解因?yàn)?4LS290是十進(jìn)制計(jì)數(shù)器，即M=10，M>N，故可以構(gòu)成九進(jìn)制計(jì)數(shù)器。

方法如下：設(shè)電路從Q3Q2Q1Q0=0000開始，計(jì)入九個(gè)脈沖后其狀態(tài)為Q3Q2Q1Q0=1001。將Q3和Q0的“1”電平加至R01和R02異步置零端，在1001出現(xiàn)的瞬間，電路便復(fù)位，回到0000初態(tài)，跳過“9”而構(gòu)成九進(jìn)制計(jì)數(shù)器。圖7－35(a)為由74LS290構(gòu)成的九進(jìn)制計(jì)數(shù)器電路圖。圖7－35例7－3連接圖用復(fù)位法構(gòu)成的N進(jìn)制計(jì)數(shù)器，方法簡(jiǎn)便，但可靠性差。由例7－3可見，“1001”狀態(tài)出現(xiàn)時(shí)間短暫，因而清零脈沖也很窄，加之計(jì)數(shù)器內(nèi)部的各觸發(fā)器性能差異，極易造成循環(huán)不正常。為了克服這一弊端，可采用改進(jìn)電路，如圖7－35(b)所示，圖中Q3·Q0=0作為RS觸發(fā)器中G1的觸發(fā)信號(hào)，使Q=1并保持，直至下一個(gè)CP計(jì)數(shù)脈沖高電平到來(lái)，觸發(fā)器翻轉(zhuǎn)，Q=0,使清零脈沖寬度與CP低電平寬度相等,電路有足夠的時(shí)間清零。

用反饋復(fù)位法可以方便地得到N進(jìn)制計(jì)數(shù)器。

3.置位法

采用置位法構(gòu)成N進(jìn)制計(jì)數(shù)器電路，必須具有預(yù)置數(shù)功能。

其方法是:利用預(yù)置數(shù)功能端，使計(jì)數(shù)過程中，跳過(M-N)個(gè)狀態(tài)，強(qiáng)行置入某一設(shè)置數(shù)，當(dāng)下一個(gè)計(jì)數(shù)脈沖輸入時(shí)，電路從該狀態(tài)開始下一循環(huán)。

【例7－4】試用74LS161采用置位法構(gòu)成六進(jìn)制計(jì)數(shù)器。

解

74LS161為4位二進(jìn)制同步計(jì)數(shù)器，如圖7－36所示。表7－13為其功能表。74LS161可預(yù)置數(shù)，能構(gòu)成16以內(nèi)不同進(jìn)制的計(jì)數(shù)器。圖7－36例7－4接線圖選擇循環(huán)順序?yàn)镾4(0100)…S9(1001)，當(dāng)計(jì)數(shù)到狀態(tài)S9(1001)時(shí)，進(jìn)位端C輸出為高電平“1”，反相后使LD=0。電路進(jìn)入預(yù)置數(shù)狀態(tài)，下一個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，將A～D端數(shù)據(jù)“0100”置入計(jì)數(shù)器，之后從0100開始下一循環(huán)，直至“1001”，跳過S10～S15、S0～S3,計(jì)16個(gè)狀態(tài)。

在構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，可根據(jù)要求和器件功能選擇合適的方式。7.3.4同步計(jì)數(shù)器的設(shè)計(jì)方法

1.同步計(jì)數(shù)器的設(shè)計(jì)方法

同步計(jì)數(shù)器的設(shè)計(jì)是同步計(jì)數(shù)器分析的逆過程。本節(jié)著重介紹采用觸發(fā)器和門電路等小規(guī)模集成電路構(gòu)成同步計(jì)數(shù)器電路的常用設(shè)計(jì)方法。步驟如下：

(1)根據(jù)設(shè)計(jì)要求，建立原始狀態(tài)圖。

無(wú)論何種時(shí)序邏輯電路，這一步都是很關(guān)鍵的，必須全面、準(zhǔn)確地反映設(shè)計(jì)要求。對(duì)于同步計(jì)數(shù)器，首先必須按照進(jìn)制和加/減的要求建立原始狀態(tài)圖。

(2)確定選擇觸發(fā)器的數(shù)量和類型，進(jìn)行狀態(tài)分配。

根據(jù)2n≥N>2n-1進(jìn)制的要求，確定滿足N進(jìn)制的n，n即為觸發(fā)器的數(shù)量。選擇合適類型的觸發(fā)器，使電路最簡(jiǎn)。由于同步N進(jìn)制計(jì)數(shù)器有N個(gè)狀態(tài)，因而省去化簡(jiǎn)合并狀態(tài)的過程，可直接確定采用何種編碼進(jìn)行狀態(tài)分配并畫出編碼后的狀態(tài)圖，常用的為8421碼。

(3)求狀態(tài)方程組和輸出方程。

根據(jù)編碼后的狀態(tài)圖，畫出計(jì)數(shù)器次態(tài)和輸出卡諾圖，從而求出電路的狀態(tài)方程組和輸出方程。計(jì)數(shù)器次態(tài)卡諾圖可將n位畫在一張圖上，也可分別畫出各位的卡諾圖。

(4)檢查能否自啟動(dòng)。

當(dāng)2n>N時(shí)，會(huì)出現(xiàn)無(wú)效狀態(tài)，它們?cè)诤喜⒆钚№?xiàng)時(shí)，被作為約束項(xiàng)參與化簡(jiǎn)，因此有可能形成無(wú)效循環(huán)，致使計(jì)數(shù)器不能自啟動(dòng)，所以必須分析無(wú)效狀態(tài)的轉(zhuǎn)換情況。將各個(gè)無(wú)效狀態(tài)依次代入狀態(tài)方程組和輸出方程計(jì)算，如不能自啟動(dòng)，則應(yīng)該重新選擇編碼或采取其它措施(如可用置數(shù)法使之置入有效狀態(tài))修改設(shè)計(jì)。

(5)求驅(qū)動(dòng)方程組。

將求出的狀態(tài)方程組與選用的觸發(fā)器的特征方程進(jìn)行比較，求出各位觸發(fā)器的輸入方程，建立計(jì)數(shù)器的驅(qū)動(dòng)方程組。

(6)搭電路邏輯圖。

對(duì)同步計(jì)數(shù)器，各觸發(fā)器具有同一個(gè)時(shí)鐘脈沖CP，而且CP即為輸入計(jì)數(shù)脈沖。

2.設(shè)計(jì)舉例

【例7－5】試設(shè)計(jì)一個(gè)同步十進(jìn)制加法計(jì)數(shù)器。

解

(1)根據(jù)設(shè)計(jì)要求，建立原始狀態(tài)圖。

由設(shè)計(jì)要求可知，該計(jì)數(shù)器有10個(gè)狀態(tài)，每輸入一個(gè)計(jì)數(shù)脈沖，狀態(tài)改變一次。當(dāng)計(jì)數(shù)(輸入)置第10個(gè)脈沖時(shí)，返回到初始態(tài)，并輸出一個(gè)進(jìn)位脈沖C。將10個(gè)狀態(tài)分別記為S0、S1、S2、S3、S4、S5、S6、S7、S8、S9，當(dāng)S=S9時(shí)，C=1，其余狀態(tài)下C=0。畫出原始狀態(tài)圖，如圖7－37所示。圖7－37原始狀態(tài)圖

(2)確定選擇觸發(fā)器的數(shù)量和類型，進(jìn)行狀態(tài)分配。

①由2n≥10>2n-1可知n=4，所以最少要用4個(gè)觸發(fā)器，而24=16，故必須從16個(gè)狀態(tài)中選出10個(gè)狀態(tài)作為計(jì)數(shù)循環(huán)轉(zhuǎn)移狀態(tài)，而有6個(gè)為無(wú)效狀態(tài)。

②選擇JK觸發(fā)器構(gòu)成，其特征方程為

(3)選擇8421碼進(jìn)行狀態(tài)分配，4個(gè)觸發(fā)器輸出排列為Q3Q2Q1Q0。

在4位二進(jìn)制數(shù)按8421碼構(gòu)成的16個(gè)狀態(tài)中，可選出任意10個(gè)狀態(tài)構(gòu)成十進(jìn)制，方案很多，現(xiàn)選擇S0～S9，即S0=0000,S1=0001,S2=0010,S3=0011,S4=0100S5=0101,S6=0110,S7=0111,S8=1000,S9=1001圖7－38編碼后的狀態(tài)圖

(4)求狀態(tài)方程組和輸出方程。

畫Q3Q2Q1Q0四變量次態(tài)卡諾圖，如圖7－39所示。(7－19)輸出方程為(7－22)

(5)檢查能否自啟動(dòng)。

由于1010～11116種狀態(tài)沒有使用為無(wú)效狀態(tài)，合并最小項(xiàng)時(shí)作為約束項(xiàng)，因而有可能形成無(wú)效循環(huán)。將各個(gè)無(wú)效狀態(tài)依次代入狀態(tài)方程組(7－21)和輸出方程(7－22)進(jìn)行計(jì)算，計(jì)算結(jié)果見表7－14。圖7－39四變量卡諾圖表7－14無(wú)效狀態(tài)轉(zhuǎn)換表(6)求驅(qū)動(dòng)方程組。

將方程組(7－21)與JK觸發(fā)器的特征方程比較，可得驅(qū)動(dòng)方程組為(7－23)(7)搭電路邏輯圖。

根據(jù)同步計(jì)數(shù)器的特點(diǎn)——輸入計(jì)數(shù)脈沖就是各個(gè)觸發(fā)器的時(shí)鐘脈沖，以及驅(qū)動(dòng)方程和輸出方程，可畫出邏輯圖(見圖7－19)。 7.4移位寄存器型計(jì)數(shù)器

移位寄存器應(yīng)用廣泛，不僅用于存儲(chǔ)數(shù)據(jù)、左移、右移，通過擴(kuò)展接法增大寄存容量，還可構(gòu)成計(jì)數(shù)器。如果將移位寄存器的輸出經(jīng)過一定方式反饋至串行輸入端，那么在時(shí)鐘信號(hào)作用下，電路將按一定順序循環(huán)變化。這種電路稱為移位寄存器型計(jì)數(shù)器。采用不同反饋電路，可得到不同形式的環(huán)形計(jì)數(shù)器。7.4.1環(huán)形計(jì)數(shù)器

1．電路組成

取Dn=Q1，即將F1的輸出Q1接到Fn的輸入Dn。由于這樣連接以后，觸發(fā)器構(gòu)成環(huán)形，因此稱其為環(huán)形計(jì)數(shù)器。

實(shí)際上，環(huán)形計(jì)數(shù)器是自循環(huán)的移位寄存器。圖7－40所示的是一個(gè)4位環(huán)形計(jì)數(shù)器的邏輯圖。圖7－40

4位環(huán)形計(jì)數(shù)器的邏輯圖

2.工作原理

利用邏輯分析的方法，可以很容易地畫出環(huán)形計(jì)數(shù)器的狀態(tài)圖，如圖7－41所示。

由圖7－41可知，這種電路在輸入計(jì)數(shù)CP操作下，可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。如果選用循環(huán)移位一個(gè)1，則有效狀態(tài)將是1000、0100、0010、0001。工作時(shí)，應(yīng)先用啟動(dòng)脈沖將計(jì)數(shù)器置入有效狀態(tài)，例如1000，然后才能加CP。圖7－41環(huán)形計(jì)數(shù)器的狀態(tài)圖

3．自啟動(dòng)問題

狀態(tài)圖告訴我們，這種計(jì)數(shù)器不能自啟動(dòng)。倘若由于電源故障或信號(hào)干擾，使電路進(jìn)入無(wú)效狀態(tài)，計(jì)數(shù)器就一直工作在無(wú)效狀態(tài)，只有重新啟動(dòng)，才會(huì)回到有效狀態(tài)。圖7－42所示為能夠自啟動(dòng)的4位環(huán)形計(jì)數(shù)器的邏輯圖。圖7－42能夠自啟動(dòng)的4位環(huán)形計(jì)數(shù)器的邏輯圖由圖7－42可得驅(qū)動(dòng)方程組為(7－24)將其代入D觸發(fā)器的特征方程，可得狀態(tài)方程組為(7－25)表7－15能夠自啟動(dòng)的4位環(huán)形計(jì)數(shù)器的狀態(tài)表圖7－43能夠自啟動(dòng)的4位環(huán)形計(jì)數(shù)器的狀態(tài)圖

４．基本特點(diǎn)

環(huán)形計(jì)數(shù)器的突出優(yōu)點(diǎn)是，正常工作時(shí)所有觸發(fā)器中只有一個(gè)是1(或0)狀態(tài)，因此，可以直接利用各個(gè)觸發(fā)器的Q端作為電路的狀態(tài)輸出，不需要附加譯碼器。當(dāng)連續(xù)輸入CP脈沖時(shí)，各個(gè)觸發(fā)器的Q端或Q端將輪流出現(xiàn)矩形脈沖，所以又常把這種電路叫做環(huán)形脈沖分配器。其缺點(diǎn)是狀態(tài)利用率低，即N個(gè)數(shù)需要N個(gè)觸發(fā)器，使用觸發(fā)器多。7.4.2扭環(huán)形計(jì)數(shù)器

扭環(huán)形計(jì)數(shù)器的邏輯圖如圖7－44所示，其結(jié)構(gòu)特點(diǎn)是：圖7－44扭環(huán)形計(jì)數(shù)器的邏輯圖(7－26)圖7－45是一個(gè)4位扭環(huán)形計(jì)數(shù)器的狀態(tài)圖，有8個(gè)有效狀態(tài)、8個(gè)無(wú)效狀態(tài)，不能自啟動(dòng)，工作時(shí)應(yīng)預(yù)先將計(jì)數(shù)器置成0000狀態(tài)。圖7－45

4位扭環(huán)形計(jì)數(shù)器的狀態(tài)圖圖7－46能夠自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器的邏輯圖綜上可知扭環(huán)形計(jì)數(shù)器的特點(diǎn)是，每次狀態(tài)變化時(shí)僅有一個(gè)觸發(fā)器翻轉(zhuǎn)，因此譯碼時(shí)不存在競(jìng)爭(zhēng)冒險(xiǎn)，而且所有的譯碼門都只需要兩個(gè)輸入端。但是，扭環(huán)形計(jì)數(shù)器仍然不能利用計(jì)數(shù)器的所有狀態(tài)，在n位計(jì)數(shù)器中，有2n個(gè)有效狀態(tài)和2n-2n個(gè)無(wú)效狀態(tài)。它和環(huán)形計(jì)數(shù)器的共同缺點(diǎn)是存在無(wú)效循環(huán)，不能充分利用計(jì)數(shù)器的所有狀態(tài)。7.4.3最大長(zhǎng)度移位寄存器型計(jì)數(shù)器

最大長(zhǎng)度移位寄存器型計(jì)數(shù)器是指由幾位移位寄存器和異或反饋電路構(gòu)成的，計(jì)數(shù)長(zhǎng)度(或計(jì)數(shù)容量)為N=2n-1的移位寄存器型計(jì)數(shù)器。它是通過設(shè)計(jì)反饋電路來(lái)實(shí)現(xiàn)的，它產(chǎn)生序列信號(hào)，故又稱為最長(zhǎng)序列信號(hào)發(fā)生器或M序列信號(hào)發(fā)生器。表7－16所示為最大長(zhǎng)度移位寄存器型計(jì)數(shù)器反饋邏輯表。表7－16最大長(zhǎng)度移位寄存器型計(jì)數(shù)器反饋邏輯表圖7－47

3位最大長(zhǎng)度移位寄存器型計(jì)數(shù)器的邏輯圖實(shí)際上,n級(jí)最大長(zhǎng)度移位寄存器型計(jì)數(shù)器有2n個(gè)狀態(tài)，但是由于無(wú)論有多少個(gè)0，異或的結(jié)果總為0，因而全0態(tài)為無(wú)效狀態(tài)，所以n級(jí)最大長(zhǎng)度移位寄存器型計(jì)數(shù)器有2n-1個(gè)有效狀態(tài)。當(dāng)電路初態(tài)為全0態(tài)時(shí)，無(wú)法自啟動(dòng)，必須修改反饋電路，使電路進(jìn)入全0態(tài)后，在CP脈沖作用下，能通過0001態(tài)，自動(dòng)進(jìn)入有效循環(huán)，具備自啟動(dòng)特性，電路如圖7－48所示。圖7－48能夠自啟動(dòng)的最大長(zhǎng)度移位寄存器型計(jì)數(shù)器的邏輯圖 7.5順序脈沖發(fā)生器

順序脈沖發(fā)生器是能產(chǎn)生先后順序脈沖的電路，又稱節(jié)拍脈沖發(fā)生器或脈沖分配器。它能為計(jì)算機(jī)和數(shù)控裝置中需要按人們預(yù)先規(guī)定的順序進(jìn)行運(yùn)算或操作提供時(shí)間上有先后順序的控制脈沖，以控制系統(tǒng)各部分協(xié)調(diào)運(yùn)行。

順序脈沖發(fā)生器一般由計(jì)數(shù)器和譯碼器組成。如圖7－49(a)所示為順序脈沖發(fā)生器的原理框圖。圖7－49順序脈沖發(fā)生器的原理框圖和時(shí)序圖

（a）原理框圖;（b）時(shí)序圖作為時(shí)間基準(zhǔn)的CP脈沖為計(jì)數(shù)器輸入信號(hào)，加在計(jì)數(shù)器的輸入端。計(jì)數(shù)器輸出的二進(jìn)制代碼狀態(tài)送至譯碼器，將其在譯碼器各輸出線上產(chǎn)生一定節(jié)拍的順序脈沖，如圖7－49（b）所示。當(dāng)計(jì)數(shù)器為N進(jìn)制狀態(tài)循環(huán)變化時(shí)，譯碼器輸出端也將出現(xiàn)循環(huán)的順序節(jié)拍脈沖，而在7.4節(jié)介紹的環(huán)形計(jì)數(shù)器可直接輸出順序脈沖，故可不加譯碼電路直接作為順序脈沖發(fā)生器。

圖7－50(a)所示的是8條輸出線的8節(jié)拍順序脈沖發(fā)生器的邏輯圖。3個(gè)T觸發(fā)器構(gòu)成異步二進(jìn)制計(jì)數(shù)器，CP為輸入計(jì)數(shù)脈沖，計(jì)數(shù)器狀態(tài)按000→001→010→011→100→101→110→111→000規(guī)律循環(huán)，Y0~Y78個(gè)輸出端將順序輸出節(jié)拍脈沖。時(shí)序圖如圖7－50(b)所示。如用n位二進(jìn)制計(jì)數(shù)器，輸出2n個(gè)不同的狀態(tài)，經(jīng)譯碼后，便可得到2n個(gè)順序脈沖。圖7－50

8條輸出線的8節(jié)拍順序脈沖發(fā)生器

(a)邏輯圖；(b)時(shí)序圖除以上所述采用自然態(tài)序計(jì)數(shù)器和譯碼器組成順序脈沖發(fā)生器外，還可由移位寄存器型計(jì)數(shù)器和譯碼器構(gòu)成。典型的是采用環(huán)形或扭環(huán)形計(jì)數(shù)器，如7.4節(jié)所述，這類計(jì)數(shù)器電路簡(jiǎn)單，扭環(huán)形計(jì)數(shù)器譯碼也很方便，環(huán)形計(jì)數(shù)器可直接輸出順序脈沖，無(wú)需譯碼電路，但是最大的不足是狀態(tài)利用率低。

順序脈沖發(fā)生器存在的主要問題是競(jìng)爭(zhēng)冒險(xiǎn)問題。清除過渡干擾脈沖常用以下方法：

(1)采用環(huán)形計(jì)數(shù)器，每個(gè)觸發(fā)器輸出便是順序脈沖，不需要譯碼器。

(2)采用循環(huán)碼計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器，這類計(jì)數(shù)器每個(gè)狀態(tài)變化時(shí)，僅有一個(gè)觸發(fā)器翻轉(zhuǎn)。

(3)采用輸入計(jì)數(shù)脈沖封鎖譯碼電路。 7.6半導(dǎo)體存儲(chǔ)器

半導(dǎo)體存儲(chǔ)器是數(shù)字系統(tǒng)和計(jì)數(shù)器中不可缺少的重要組成部分。它能存儲(chǔ)數(shù)據(jù)、運(yùn)算程序等大量二值信息，并且能夠按照要求從相應(yīng)的地址中取出。除用于存儲(chǔ)數(shù)據(jù)外，存儲(chǔ)器還可用于產(chǎn)生任何形式的組合邏輯函數(shù)。

大規(guī)模集成半導(dǎo)體存儲(chǔ)器的種類很多，從制造工藝上可分為雙極型和MOS型兩大類。而MOS電路功耗低，集成度高，所以目前大容量存儲(chǔ)器均采用MOS工藝制成。

從存儲(chǔ)功能上，存儲(chǔ)器可分為只讀存儲(chǔ)器（ReadOnlyMemory,ROM）和隨機(jī)存取存儲(chǔ)器(RandomAccessMemory,RAM)兩大類。7.6.1只讀存儲(chǔ)器(ROM)

只讀存儲(chǔ)器是預(yù)先將信息寫入存儲(chǔ)單元中，在操作時(shí)只能讀出，不能寫入。它結(jié)構(gòu)簡(jiǎn)單，斷電后信息不丟失，常用于存放固定的資料及程序。

按照數(shù)據(jù)寫入方式的不同，只讀存儲(chǔ)器可分為掩膜ROM、一次可編程ROM（PROM）、可擦除的可編程ROM（EPROM）。

1．ROM的分類

1)掩膜ROM

掩膜ROM是生產(chǎn)廠利用掩膜技術(shù)，按照用戶要求把需要存儲(chǔ)的信息寫入存儲(chǔ)器中，用電路結(jié)構(gòu)固定下來(lái)，作為專用器件,用戶使用時(shí)，只能讀出而不能改寫存儲(chǔ)內(nèi)容。所以它又稱為固定存儲(chǔ)器。但它集成度高、可靠性好、價(jià)格便宜，適合批量生產(chǎn)。

(1)結(jié)構(gòu)。圖7－51所示為ROM的內(nèi)部結(jié)構(gòu)示意圖，它由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器電路三部分構(gòu)成。圖7－51

ROM的內(nèi)部結(jié)構(gòu)示意圖地址譯碼器將ROM輸入的幾位地址碼A0~An-1譯碼后輸出2n個(gè)輸出信號(hào)W0~W2n-1(稱為字線)。每一條輸出分別對(duì)應(yīng)于一個(gè)存儲(chǔ)單元的地址，如W0對(duì)應(yīng)0單元地址，W1對(duì)應(yīng)1單元地址。利用該地址從存儲(chǔ)矩陣中選出指定的單元，并將其中的數(shù)據(jù)送至輸出級(jí)。

存儲(chǔ)矩陣中，包含大量存儲(chǔ)單元，它是以作為輸入的N（2n）條字線和作為輸出的D0～Dm-1M(m)條位線組成的陣列。每個(gè)字線和位線的交叉點(diǎn)都是一個(gè)存儲(chǔ)單元。存儲(chǔ)單元可以用二極管、三極管、MOS管構(gòu)成，存放一位二值信息0或1，每一個(gè)或一組存儲(chǔ)單元對(duì)應(yīng)一個(gè)地址。輸出位線指出每一地址單元存放的二進(jìn)制數(shù)據(jù)的位數(shù)。圖7－52

4×4掩膜ROM結(jié)構(gòu)示意圖表7－17圖7－52(a)的數(shù)據(jù)表圖7－53存儲(chǔ)器簡(jiǎn)化圖通常用圖7－53的簡(jiǎn)化畫法來(lái)表示存儲(chǔ)器的狀態(tài)。其中小圓點(diǎn)表示該單元存放了數(shù)據(jù)，沒有小圓點(diǎn)的表示沒有存放數(shù)據(jù)。

2)一次可編程ROM(PROM)[HT5SS]

PROM是由用戶根據(jù)需要自行寫入數(shù)據(jù)，但只能一次性編程的存儲(chǔ)器。圖7－54是熔絲型PROM的存儲(chǔ)單元原理圖。它由三極管和熔絲串接組成。出廠時(shí)已在存儲(chǔ)矩陣的每個(gè)交叉點(diǎn)上制作了存儲(chǔ)元件，相當(dāng)于將存儲(chǔ)矩陣的每個(gè)存儲(chǔ)單元全部存入“1”。在寫入數(shù)據(jù)時(shí)，把應(yīng)該寫入“0”的那些存儲(chǔ)單元的熔絲燒斷，方法是在短時(shí)間內(nèi)給這些存儲(chǔ)單元的熔絲通以足夠大的電流，燒斷后即不可恢復(fù)。也就是說(shuō)，這種PROM一經(jīng)寫入數(shù)據(jù)，就不得改寫。圖7－54熔絲型PROM的存儲(chǔ)單元原理圖圖7－55疊柵MOS管存儲(chǔ)單元

3)可擦除的可編程ROM(EPROM)

EPROM的結(jié)構(gòu)和PROM的相同，但它的存儲(chǔ)單元是由一種稱為疊柵MOS管的特殊器件構(gòu)成的，如圖7－55所示。它比普通管增加了一個(gè)浮置柵。當(dāng)浮置柵不帶電荷時(shí)，它的開啟電荷與普通MOS管一樣，Ｇ２上加高電平，ＭＯＳ管導(dǎo)通，Ｄj=1，反之，Ｄj=0。浮置柵充電后，Ｇ２上加正常的邏輯高電平已經(jīng)不足以形成導(dǎo)電溝道，疊柵MOS管始終為截止?fàn)顟B(tài)。出廠時(shí)，浮置柵均不帶電。輸出位線Dj全為高電平，相當(dāng)于存入“1”。編程是寫０操作，用高壓脈沖加于Ｇ２和Ｄ上（高于正常高電平），MOS管導(dǎo)通，位線為低電平，即寫入了０。當(dāng)用正常高電平讀出時(shí)，ＭＯＳ管截止，故讀出數(shù)據(jù)為０，而未寫入０的則仍為１。

EPROM可多次擦除重寫，但擦除過程比較緩慢。按擦除方式的不同，ＥＰＲＯＭ又可分為紫外線擦除的EPROM和電擦除的EPROM(EEPROM)。

(1)紫外線擦除的EPROM。EPROM存儲(chǔ)芯片的明顯標(biāo)志是芯片封裝的中央有一圓形玻璃窗，擦除時(shí)用專用紫外線燈照射SiO2層10～20分鐘，使SiO2因光激發(fā)而具有導(dǎo)電性，為浮置柵上的存儲(chǔ)電荷提供釋放通道，使得芯片存儲(chǔ)的數(shù)據(jù)全部丟失。通常用黑紙將玻璃窗貼上，以防止自然光中紫外線照射致使信息丟失。目前常用的EPROM有2716(2K×8位)、2732(4K×8位)、2764(8K×8位)等。

(2)電可擦除的EPROM(EEPROM)。

EPROM在寫入之前必須對(duì)其進(jìn)行擦除操作，而且必須是整體擦除,不能將存儲(chǔ)單元分別單獨(dú)擦除，操作較復(fù)雜，并且時(shí)間長(zhǎng)。而EEPROM克服了上述缺點(diǎn)，可以通過電壓信號(hào)較快地對(duì)ROM進(jìn)行擦除并改寫。圖7－56所示為EEPROM的結(jié)構(gòu)示意圖。它的存儲(chǔ)單元由疊柵MOS管V1和N溝道增強(qiáng)型MOS管V2串接而成。但是浮置柵與硅片表面間的SIO2僅為一般EPROM的十分之一。當(dāng)在控制柵與硅片間加較高的正電壓時(shí)，二者之間產(chǎn)生隧道效應(yīng)，使浮置柵充電,V1截止，存儲(chǔ)單元被寫入“1”。擦除時(shí)，只需在控制柵與硅片間加與寫入“1”時(shí)相反方向的高電壓，浮置柵電荷即可被泄放。

EEPROM器件編程和改寫方便，只需加較低的工作電流，擦除時(shí)間在10ms內(nèi)完成，并且可分別對(duì)某一單元進(jìn)行擦除和寫入操作，所以在很多領(lǐng)域得到廣泛應(yīng)用。圖7－56EEPROM的存儲(chǔ)單元圖7－57

ROM的陣列圖

2.ROM的應(yīng)用

1)實(shí)現(xiàn)組合邏輯電路

由ROM的結(jié)構(gòu)可見，地址譯碼器實(shí)現(xiàn)對(duì)輸入變量的與邏輯運(yùn)算，產(chǎn)生輸入變量的全部最小項(xiàng)，而存儲(chǔ)矩陣實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或邏輯運(yùn)算。因而，ROM實(shí)質(zhì)上是由與門陣列和或門陣列構(gòu)成的組合邏輯函數(shù)。而任何復(fù)雜的邏輯函數(shù)都可以變換為相關(guān)最小項(xiàng)之和，所以用ROM能實(shí)現(xiàn)任何組合邏輯函數(shù)。圖7－57所示為ROM陣列圖。若將輸入地址作為一組輸入邏輯變量，那么每個(gè)數(shù)據(jù)輸出端都將給出輸入邏輯變量的組合邏輯函數(shù)。以前面所述的4×4位ROM為例，把A0、A1作為兩個(gè)輸入變量，則D0、D1、D2、D3便是A0、A1的四個(gè)組合邏輯函數(shù)。由表7－17可以寫出邏輯函數(shù)式為

【例7－6】試用ROM產(chǎn)生下列組合邏輯函數(shù):(7－27)

解

(1)首先將式(7－27)展開為最小項(xiàng)之和的形式，即(7－28)將式(7－28)與ROM中字線對(duì)應(yīng)起來(lái)，可寫成(7－29)

(2)選擇器件。

因?yàn)樵摻M合邏輯函數(shù)有4個(gè)輸入變量，4位輸出,故取4位地址輸入，16(24)條字線、4條位線構(gòu)成的16×4位ROM。它的地址輸入端A3、A2、A1、A0作為輸入變量的A、B、C、D的輸入端，它的數(shù)據(jù)輸出端D3、D2、D1、D0作為邏輯函數(shù)Y3、Y2、Y1、Y0的輸出端。

(3)列表、畫圖。由式(7－29)列出ROM的數(shù)據(jù)表，如表7－18所示。ROM存儲(chǔ)矩陣如圖7－58所示。表7－18

ROM數(shù)據(jù)表圖7－58

ROM存儲(chǔ)矩陣

2)作函數(shù)運(yùn)算表

【例7－7】試用ROM電路構(gòu)成3位二進(jìn)制數(shù)的平方表電路。

解設(shè)3位二進(jìn)制數(shù)的3個(gè)變量為A3A2A1，先根據(jù)平方關(guān)系列出函數(shù)的真值表，如表7－19所示。（7－30）畫出ROM存儲(chǔ)矩陣的節(jié)點(diǎn)連接圖，打點(diǎn)的交叉點(diǎn)表示存1，不打點(diǎn)的交叉點(diǎn)表示存0，見圖7－59。

用ROM還可以作為字符發(fā)生器、各種波形發(fā)生器等，感興趣的讀者可查閱其它相關(guān)資料。圖7－59例7－7ROM存儲(chǔ)矩陣的節(jié)點(diǎn)連接圖7.6.2隨機(jī)存取存儲(chǔ)器（RAM）

1.概述

隨機(jī)存取存儲(chǔ)器(RAM)又稱讀/寫存儲(chǔ)器。RAM工作時(shí)可以是在任意時(shí)刻對(duì)任意選中的存儲(chǔ)單元進(jìn)行存入(寫)或取出(讀)操作。在計(jì)算機(jī)中,RAM是不可缺少的器件，主要用于存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)和中間結(jié)果以及與外存交換信息等。

RAM的主要缺點(diǎn)是存儲(chǔ)數(shù)據(jù)的易失性，在掉電后，存儲(chǔ)的數(shù)據(jù)將會(huì)丟失，再者結(jié)構(gòu)復(fù)雜，集成度低，因而在存儲(chǔ)固定數(shù)據(jù)時(shí)仍多使用ROM。

根據(jù)采用器件的不同，RAM可分為雙極型和MOS型。雙極型速度較MOS型快。根據(jù)工作原理的不同，RAM可分為靜態(tài)RAM和動(dòng)態(tài)RAM。

2．RAM的結(jié)構(gòu)和工作原理

1)RAM的結(jié)構(gòu)

圖7－60所示為隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)圖，它由地址譯碼器、存儲(chǔ)矩陣、讀/寫控制電路三部分組成。存儲(chǔ)矩陣由若干存儲(chǔ)單元排列而成。圖7－60

RAM的結(jié)構(gòu)圖每一個(gè)存儲(chǔ)單元存