第6章數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換

6.1概述6.2

D/A轉(zhuǎn)換器6.3

A/D轉(zhuǎn)換器本章小結(jié)習(xí)題

6.1概述在計(jì)算機(jī)控制系統(tǒng)中，通常要將生產(chǎn)現(xiàn)場(chǎng)的模擬量參數(shù)轉(zhuǎn)換為數(shù)字量，送給計(jì)算機(jī)進(jìn)行處理，處理的結(jié)果又要轉(zhuǎn)換為模擬量去控制現(xiàn)場(chǎng)。從模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換稱(chēng)為模/數(shù)（A/D）轉(zhuǎn)換，完成A/D轉(zhuǎn)換的電路稱(chēng)為A/D轉(zhuǎn)換器（簡(jiǎn)稱(chēng)ADC）；從數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換稱(chēng)為數(shù)/模（D/A）轉(zhuǎn)換，完成D/A轉(zhuǎn)換的電路稱(chēng)為D/A轉(zhuǎn)換器（簡(jiǎn)稱(chēng)DAC）。DC和DAC是數(shù)字系統(tǒng)和模擬系統(tǒng)相互聯(lián)系的橋梁，是數(shù)字系統(tǒng)的重要組成部分。A/D和D/A轉(zhuǎn)換還廣泛應(yīng)用于數(shù)字測(cè)量?jī)x器、數(shù)字通信、遙感、遙測(cè)等領(lǐng)域。為了保證數(shù)據(jù)處理結(jié)果的準(zhǔn)確性，A/D、D/A轉(zhuǎn)換器必須有足夠高的轉(zhuǎn)換精度。同時(shí)，為了適應(yīng)快速的過(guò)程控制和檢測(cè)的需要，A/D、D/A轉(zhuǎn)換器必須有足夠快的轉(zhuǎn)換速度。因此，轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量A/D、D/A轉(zhuǎn)換器性能好壞的主要標(biāo)志。6.2

D/A轉(zhuǎn)換器6.2.1

D/A轉(zhuǎn)換器的基本原理

D/A轉(zhuǎn)換器（DAC）是一種將離散的數(shù)字量轉(zhuǎn)換為連續(xù)變化的模擬量的電路。數(shù)字量是用代碼表示的，每位代碼都有一定的權(quán)。為了將數(shù)字量轉(zhuǎn)換為模擬量，必須將每一位的代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將代表每位的模擬量相加，所得的總模擬量就與數(shù)字量成正比，這是D/A轉(zhuǎn)換器的基本指導(dǎo)思想。圖6.1為數(shù)/模轉(zhuǎn)換的示意圖。D/A轉(zhuǎn)換器將輸入的二進(jìn)制數(shù)字量轉(zhuǎn)換成相應(yīng)的模擬電壓，經(jīng)運(yùn)算放大器A的緩沖，輸出模擬電壓uO。圖6.1數(shù)/模轉(zhuǎn)換的示意圖圖中D0～Dn－1為輸入的n位二進(jìn)制數(shù)字量（其十進(jìn)制最大為2n－1）。D0為最低位（LSB），Dn－1為最高位（MSB），uO為輸出模擬量，Vref為實(shí)現(xiàn)轉(zhuǎn)換所需的參考電壓（又稱(chēng)基準(zhǔn)電壓）。三者應(yīng)滿(mǎn)足下列關(guān)系式：

其中，X=Dn－12n－1+Dn－22n－2+…+D121+D020，為二進(jìn)制數(shù)字量所代表的十進(jìn)制數(shù)，所以有：

例如當(dāng)n=3、參考電壓為10V時(shí)，D/A轉(zhuǎn)換器輸入二進(jìn)制數(shù)和轉(zhuǎn)換后的輸出模擬電壓量如表6.1所示。表6.1輸入二進(jìn)制數(shù)與輸出模擬量6.2.2權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器圖6.2所示為4位二進(jìn)制權(quán)電阻DAC的電路。圖6.2權(quán)電阻DAC電路原理圖由圖6.2可以看出，此類(lèi)DAC由權(quán)電阻網(wǎng)絡(luò)、模擬開(kāi)關(guān)和運(yùn)算放大器組成。Vref為基準(zhǔn)電壓。電阻網(wǎng)絡(luò)的各電阻的值呈二進(jìn)制權(quán)的關(guān)系，并與輸入二進(jìn)制數(shù)字量對(duì)應(yīng)的位權(quán)成比例關(guān)系。輸入數(shù)字量D3、D2、D1和D0分別控制模擬電子開(kāi)關(guān)S3、S2、S1和S0的工作狀態(tài)。當(dāng)Di為“1”時(shí)，開(kāi)關(guān)Si接通參考電壓Vref；當(dāng)Di為“0”時(shí)，開(kāi)關(guān)Si接地。這樣流過(guò)所有電阻的電流之和I就與輸入的數(shù)字量成正比。求和運(yùn)算放大器總的輸入電流為若運(yùn)算放大器的反饋電阻Rf=R/2，由于運(yùn)放的輸入電阻無(wú)窮大，所以If=i，則運(yùn)放的輸出電壓為

對(duì)于n位的權(quán)電阻D/A轉(zhuǎn)換器，其輸出電壓大小為

由上式可以看出，二進(jìn)制權(quán)電阻D/A轉(zhuǎn)換器的模擬輸出電壓與輸入的數(shù)字量成正比關(guān)系。當(dāng)輸入數(shù)字量全為0時(shí)，DAC輸出電壓為0V；當(dāng)輸入數(shù)字量全為1時(shí)，DAC輸出電壓為。權(quán)電阻網(wǎng)絡(luò)DAC的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，適用于各種權(quán)碼；其主要缺點(diǎn)是構(gòu)成網(wǎng)絡(luò)電阻的阻值范圍較寬，品種較多。為保證D/A轉(zhuǎn)換的精度，要求電阻的阻值很精確，這給生產(chǎn)帶來(lái)了一定的困難，因此在集成電路中很少采用。6.2.3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器圖6.3所示為4位R-2R倒T型D/A轉(zhuǎn)換器。此DAC由R、2R兩種阻值的電阻構(gòu)成的倒T型電阻網(wǎng)絡(luò)、模擬開(kāi)關(guān)和運(yùn)算放大器組成。輸入數(shù)字量D3、D2、D1和D0分別控制模擬電子開(kāi)關(guān)S3、S2、S1和S0的工作狀態(tài)。當(dāng)Di為“1”時(shí)，開(kāi)關(guān)Si接通右邊，相應(yīng)的支路電流流入運(yùn)算放大器；當(dāng)Di為“0”時(shí)，開(kāi)關(guān)Si接通左邊，相應(yīng)的支路電流流入地。圖6.3

4位R-2R倒T型D/A轉(zhuǎn)換器根據(jù)運(yùn)算放大器虛短路的概念不難看出，分別從虛線(xiàn)A、B、C、D向右看的二端網(wǎng)絡(luò)等效電阻都是2R，所以I3=

=I/2，I2=

=

=I/4，I1=

=

=I/8，I0=

=

=I/16。其中I為基準(zhǔn)電壓Vref輸出的總電流，即I=Vref/R。假設(shè)所有開(kāi)關(guān)都接右邊，則有：

由于輸入二進(jìn)制數(shù)控制模擬開(kāi)關(guān)，Di=1表示開(kāi)關(guān)接通右邊，故有：

推廣到n位，則有：若Rf=R，則運(yùn)算放大器的輸出為

倒T型DAC的特點(diǎn)是：模擬開(kāi)關(guān)不管處于什么位置，流過(guò)各支路2R的電流總是恒定不變的，因此在開(kāi)關(guān)狀態(tài)變化時(shí)，不需電流建立時(shí)間，所以該電路轉(zhuǎn)換速度快；再者，該D/A轉(zhuǎn)換器只采用R和2R兩種電阻，故在集成芯片中應(yīng)用非常廣泛，在D/A換器中被廣泛應(yīng)用。6.2.4

D/A轉(zhuǎn)換器的主要參數(shù)

1．分辨率

DAC的分辨率是說(shuō)明DAC輸出最小電壓的能力。它是指最小輸出電壓（對(duì)應(yīng)的輸入數(shù)字量?jī)H最低位為1）與最大輸出電壓（對(duì)應(yīng)的輸入數(shù)字量各有效位全為1）之比：

式中，n表示輸入數(shù)字量的位數(shù)?？梢?jiàn)，n越大，分辨最小輸出電壓的能力也越強(qiáng)。例如，n=8時(shí)，DAC的分辨率為分辨率＝分辨率＝＝0.0039

2．轉(zhuǎn)換精度轉(zhuǎn)換精度是指DAC實(shí)際輸出模擬電壓值與理論輸出模擬電壓值之差。顯然，這個(gè)差值越小，電路的轉(zhuǎn)換精度越高。

3．轉(zhuǎn)換速度轉(zhuǎn)換速度也稱(chēng)為建立時(shí)間，是指DAC從輸入數(shù)字信號(hào)開(kāi)始到輸出模擬電壓或電流達(dá)到穩(wěn)定值時(shí)所用的時(shí)間。6.2.5集成D/A轉(zhuǎn)換器及應(yīng)用

DAC0830系列包括DAC0830、DAC0831和DAC0832，是CMOS8位乘法DAC，可直接與8080、8048、Z80及MCS51等微處理器相連接。0830系列電路采用雙緩沖寄存器，能方便地應(yīng)用于多個(gè)DAC同時(shí)工作的場(chǎng)合。數(shù)據(jù)輸入能以雙緩沖、單緩沖或直接通過(guò)三種方式工作。0830系列各電路的原理、結(jié)構(gòu)及功能都相同，參數(shù)指標(biāo)略有不同。為敘述方便，本書(shū)以0832為例進(jìn)行說(shuō)明，其邏輯功能框圖和管腳排列圖如圖6.4所示。圖6.4

0832的邏輯功能框圖和管腳排列圖

(a)0832的邏輯功能框圖;(b)0832的引腳圖

DAC0832由8位輸入寄存器、8位DAC寄存器和8位D/A轉(zhuǎn)換器三大部分組成。它有兩個(gè)分別控制的數(shù)據(jù)寄存器，可以實(shí)現(xiàn)兩次緩沖，所以使用時(shí)有較大的靈活性，可根據(jù)需要接成不同的工作方式。DAC0832中采用的是倒T型R-2R電阻網(wǎng)絡(luò)，無(wú)運(yùn)算放大器，是電流輸出，使用時(shí)需外接運(yùn)算放大器。芯片中已經(jīng)設(shè)置了RFB，只要將9號(hào)管腳接到運(yùn)算放大器輸出端即可。但若運(yùn)算放大器增益不夠，還需外接反饋電阻。DAC0832芯片上各管腳的名稱(chēng)和功能說(shuō)明如下：

：片選信號(hào)，輸入低電平有效。

ILE：輸入鎖存允許信號(hào)，輸入高電平有效。：輸入數(shù)據(jù)選通信號(hào)，輸入低電平有效。：數(shù)據(jù)傳送選通信號(hào)，輸入低電平有效。：數(shù)據(jù)傳送控制信號(hào)，輸入低電平有效。

DI0～DI7：8位輸入數(shù)據(jù)信號(hào)。

IOUT1：DAC輸出電流1。此輸出信號(hào)一般作為運(yùn)算放大器的一個(gè)差分輸入信號(hào)（一般接反相端）。

IOUT2：DAC電流輸出2，IOUT1+IOUT2=常數(shù)。

RFB：反饋電阻。

VCC：數(shù)字部分的電源輸入端。VCC可在+5~+15V范圍內(nèi)選取。

DGND：數(shù)字電路地。

AGND：模擬電路地。

DAC0832轉(zhuǎn)換器應(yīng)用時(shí)，對(duì)控制信號(hào)電平的要求如表6.2所示。DAC0832的使用有三種工作方式：雙緩沖器型、單緩沖器型和直通型，如圖6.5所示。表6.2控制信號(hào)電平表圖6.5

DAC0832的三種工作方式(a)雙緩沖器型；(b)單緩沖器型；(c)直通型雙緩沖器型D/A轉(zhuǎn)換器如圖6.5(a)所示。首先接低電平，將輸入數(shù)據(jù)先鎖存在輸入寄存器中。當(dāng)需要D/A轉(zhuǎn)換時(shí)，再將接低電平，將數(shù)據(jù)送入DAC寄存器中并進(jìn)行轉(zhuǎn)換，工作方式為兩級(jí)緩沖方式。單緩沖器型D/A轉(zhuǎn)換器如圖6.5(b)所示。DAC寄存器處于常通狀態(tài)，當(dāng)需要D/A轉(zhuǎn)換時(shí)，將接低電平，使輸入數(shù)據(jù)經(jīng)輸入寄存器直接存入DAC寄存器中并進(jìn)行轉(zhuǎn)換。工作方式為單沖方式，即通過(guò)控制一個(gè)寄存器的鎖存，達(dá)到使兩個(gè)寄存器同時(shí)選通及鎖存。直通型D/A轉(zhuǎn)換器如圖6.5（c）所示。兩個(gè)寄存器都處于常通狀態(tài)，輸入數(shù)據(jù)直接經(jīng)兩寄存器到DAC進(jìn)行轉(zhuǎn)換。實(shí)際應(yīng)用時(shí)，要根據(jù)控制系統(tǒng)的要求來(lái)選擇工作方式。表6.3列出了常用的D/A轉(zhuǎn)換器。表6.3常用的D/A轉(zhuǎn)換器6.3

A/D轉(zhuǎn)換器6.3.1

A/D轉(zhuǎn)換器的基本原理在過(guò)程控制和信息處理中遇到的大多是連續(xù)變化的物理量，如聲音、溫度、壓力、流量等，它們的值都是隨時(shí)間連續(xù)變化的。工程上要處理這些信號(hào)，首先要經(jīng)過(guò)傳感器，將這些物理量變成電壓、電流等模擬電信號(hào)，再經(jīng)模/數(shù)轉(zhuǎn)換器將模擬量轉(zhuǎn)換成數(shù)字量后，才能送給計(jì)算機(jī)或數(shù)字控制電路進(jìn)行處理。圖6.6所示為一個(gè)典型的數(shù)字控制系統(tǒng)框圖?？梢钥闯?，A/D轉(zhuǎn)換（模/數(shù)轉(zhuǎn)換）和D/A轉(zhuǎn)換（數(shù)/模轉(zhuǎn)換）是現(xiàn)代數(shù)字化設(shè)備中不可缺少的部分。它是數(shù)字電路和模擬電路的中間接口電路。圖6.6典型的數(shù)字控制系統(tǒng)

A/D轉(zhuǎn)換器（ADC）是一種將輸入的模擬量轉(zhuǎn)換為數(shù)字量的轉(zhuǎn)換器件。要實(shí)現(xiàn)將連續(xù)變化的模擬量變?yōu)殡x散的數(shù)字量，通常要經(jīng)過(guò)4個(gè)步驟：采樣、保持、量化和編碼。一般前兩步由采樣保持電路完成，量化和編碼由ADC來(lái)完成。

1）采樣與保持所謂采樣，就是將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)化為時(shí)間上離散變化的模擬量。模擬信號(hào)的采樣過(guò)程如圖6.7所示。其中uI(t)為輸入模擬信號(hào)，uO(t)為輸出模擬信號(hào)。采樣過(guò)程的實(shí)質(zhì)就是將連續(xù)變化的模擬信號(hào)變成一串等距不等幅的脈沖。圖6.7信號(hào)的采樣過(guò)程采樣的寬度往往是很窄的，為了使后續(xù)電路能很好地對(duì)這個(gè)采樣結(jié)果進(jìn)行處理，通常需要將采樣結(jié)果存儲(chǔ)起來(lái)，直到下次采樣，這個(gè)過(guò)程稱(chēng)做保持。一般，采樣器和保持電路一起總稱(chēng)為采樣保持電路。圖6.8(a)所示是常見(jiàn)的采樣保持電路，圖6.8(b)是采樣保持過(guò)程的示意圖。開(kāi)關(guān)S閉合時(shí)，輸入模擬量對(duì)電容C充電，這是采樣過(guò)程；開(kāi)關(guān)斷開(kāi)時(shí)，電容C上的電壓保持不變，這是保持過(guò)程。圖6.8采樣保持電路及波形（a）采樣保持電路圖;(b)采樣保持過(guò)程的示意圖

2)量化與編碼采樣的模擬電壓經(jīng)過(guò)量化編碼電路后轉(zhuǎn)換成一組n位的二進(jìn)制數(shù)輸出。采樣保持電路的輸出，即量化編碼的輸入仍然是模擬量，它可取模擬輸入范圍里的任何值。如果輸出的數(shù)字量是3位二進(jìn)制數(shù)，則僅可取000～111八種可能值，因此用數(shù)字量表示模擬量時(shí)，需先將采樣電平歸化為與之接近的離散數(shù)字電平，這個(gè)過(guò)程稱(chēng)做量化。由零到最大值（MAX）的模擬輸入范圍被劃分為，，…，共23－個(gè)值，稱(chēng)為量化階梯，而相鄰量化階梯之間的中點(diǎn)值，,…,稱(chēng)為比較電平。采樣后的模擬值同比較電平相比較，并賦給相應(yīng)的量化階梯值。例如，采樣值為MAX，相比較后賦值為MAX。把量化的數(shù)值用二進(jìn)制數(shù)來(lái)表示稱(chēng)做編碼。編碼有不同的方式。例如上述的量化值MAX，若將其用3位自然加權(quán)二進(jìn)制數(shù)編碼，則為010。模/數(shù)轉(zhuǎn)換電路有很多，按比較原理分，歸根結(jié)底只有兩種：直接比較型和間接比較型。直接比較型就是將輸入模擬信號(hào)直接與標(biāo)準(zhǔn)的參考電壓作比較，從而得到數(shù)字量。這種類(lèi)型常見(jiàn)的有并行ADC和逐次比較型ADC。間接比較型電路中，輸入模擬量不是直接與參考電壓作比較，而是將二者變?yōu)橹虚g的某種物理量再進(jìn)行比較，然后將比較所得的結(jié)果進(jìn)行數(shù)字編碼。這種類(lèi)型常見(jiàn)的有雙積分式V-T轉(zhuǎn)換和電荷平衡式V-F轉(zhuǎn)換。6.3.2逐次比較型A/D轉(zhuǎn)換器逐次比較型ADC，又叫逐次逼近型ADC，是目前用得較多的一種ADC。圖6.9為4位逐次比較型ADC的原理框圖。它由比較器A、電壓輸出型DAC及逐次比較寄存器（簡(jiǎn)稱(chēng)SAR）組成。圖6.9

4位逐次比較型ADC原理框圖其工作原理如下：首先，使逐次比較寄存器的最高位B1為“1”，并輸入到DAC。經(jīng)DAC轉(zhuǎn)換為模擬輸出（Vref）。該量與輸入模擬信號(hào)在比較器中進(jìn)行第一次比較。如果模擬輸入大于DAC輸出，則B1=1在寄存器中保存；如果模擬輸入小于DAC輸出，則B1被清零。然后SAR繼續(xù)令B2為1，連同第一次比較結(jié)果，經(jīng)DAC轉(zhuǎn)換后再同模擬輸入比較，并根據(jù)比較結(jié)果，決定B2在寄存器中的取舍。如此逐位進(jìn)行比較，直到最低位比較完畢，整個(gè)轉(zhuǎn)換過(guò)程結(jié)束。這時(shí)，DAC輸入端的數(shù)字即為模擬輸入信號(hào)的數(shù)字量輸出。假定模擬輸入的變化范圍為Vref～Vref，圖6.10為上述轉(zhuǎn)換過(guò)程的時(shí)序波形。逐次比較型ADC具有速度快、轉(zhuǎn)換精度高的優(yōu)點(diǎn)，目前應(yīng)用相當(dāng)廣泛。圖6.10

4位逐次比較型ADC轉(zhuǎn)換時(shí)序波形6.3.3雙積分型A/D轉(zhuǎn)換器雙積分型ADC又稱(chēng)雙斜率ADC。它的工作原理是，對(duì)輸入模擬電壓和參考電壓進(jìn)行兩次積分，轉(zhuǎn)換成和輸入電壓平均值成正比的時(shí)間間隔，并利用計(jì)數(shù)器測(cè)出時(shí)間間隔，計(jì)數(shù)器的輸出就是轉(zhuǎn)換后的數(shù)字量。圖6.11為雙積分型ADC的電路圖。該電路由運(yùn)算放大器A構(gòu)成的積分器、檢零比較器C、時(shí)鐘輸入控制門(mén)G、定時(shí)器和計(jì)數(shù)器等組成。圖6.11雙積分型ADC電路圖積分器：由集成運(yùn)放和RC積分電路組成，其輸入端接控制開(kāi)關(guān)S1。S1由定時(shí)信號(hào)控制，可以將極性相反的輸入模擬電壓和參考電壓分別加在積分器端，進(jìn)行兩次方向相反的積分，其輸出接比較器的輸入端。檢零比較器：其作用是檢查積分器輸出電壓過(guò)零的時(shí)刻。當(dāng)uO>0時(shí)，比較器輸出uC=0；當(dāng)uO<0時(shí)，比較器輸出uC=1。比較器的輸出信號(hào)接時(shí)鐘控制門(mén)的一個(gè)輸入端。圖6.12雙積分型ADC波形圖時(shí)鐘控制門(mén)G：標(biāo)準(zhǔn)周期為T(mén)CP的時(shí)鐘脈沖CP接在控制門(mén)G的一個(gè)輸入端。另一個(gè)輸入端由比較器輸出uC進(jìn)行控制。當(dāng)uC=1時(shí)，允許計(jì)數(shù)器對(duì)輸入時(shí)鐘脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)；當(dāng)uC=0時(shí)，禁止時(shí)鐘脈沖輸入到計(jì)數(shù)器。定時(shí)器、計(jì)數(shù)器：計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)滿(mǎn)（溢出）時(shí)，定時(shí)器被置1，發(fā)出控制信號(hào)使開(kāi)關(guān)S1由A接到B，從而可以開(kāi)始對(duì)Vref進(jìn)行積分。其工作過(guò)程可分為兩段，如圖6.12所示。第一段對(duì)模擬輸入積分。此時(shí)，電容C放電為0，計(jì)數(shù)器復(fù)位，控制電路使S1接通模擬輸入uI，積分器A開(kāi)始對(duì)uI積分，積分輸出為負(fù)值，uC輸出為1，計(jì)數(shù)器開(kāi)始計(jì)數(shù)。計(jì)數(shù)器溢出后，控制電路使S1接通參考電壓Vref，積分器結(jié)束對(duì)uI積分。這段的積分輸出波形為一段負(fù)值的線(xiàn)性斜坡。積分時(shí)間T1=2nTCP，n為計(jì)數(shù)器的位數(shù)，因此該階段又稱(chēng)為定時(shí)積分。第二段對(duì)參考電壓積分，又稱(chēng)定壓積分。因?yàn)閰⒖茧妷号c輸入電壓極性相反，可使積分器的輸出以斜率相反的線(xiàn)性斜坡恢復(fù)為0?；?后結(jié)束對(duì)參考電壓積分，比較器的輸出uC為0。通過(guò)控制門(mén)G的作用，禁止時(shí)鐘脈沖輸入，計(jì)數(shù)器停止計(jì)數(shù)。此時(shí)計(jì)數(shù)器的計(jì)數(shù)值D0～Dn－1就是轉(zhuǎn)換后的數(shù)字量。此階段的積分時(shí)間T2=NiTCP，Ni為此定壓積分段計(jì)數(shù)器的計(jì)數(shù)個(gè)數(shù)。輸入電壓uI越大，Ni越大。6.3.4

A/D轉(zhuǎn)換器的主要參數(shù)

1.分辨率

ADC的分辨率指A/D轉(zhuǎn)換器對(duì)輸入模擬信號(hào)的分辨能力，常以輸出二進(jìn)制碼的位數(shù)n來(lái)表示。分辨率=

FSR式中，F(xiàn)SR是輸入的滿(mǎn)量程模擬電壓。

2.轉(zhuǎn)換速度轉(zhuǎn)換速度是指完成一次A/D轉(zhuǎn)換所需的時(shí)間。轉(zhuǎn)換時(shí)間指從接到模擬信號(hào)開(kāi)始，到輸出端得到穩(wěn)定的數(shù)字信號(hào)所經(jīng)歷的時(shí)間。轉(zhuǎn)換時(shí)間越短，說(shuō)明轉(zhuǎn)換速度越快。

3.相對(duì)精度在理想情況下，所有的轉(zhuǎn)換點(diǎn)應(yīng)在一條直線(xiàn)上。相對(duì)精度是指實(shí)際的各個(gè)轉(zhuǎn)換點(diǎn)偏離理想特性的誤差，一般用最低有效位來(lái)表示。6.3.5集成A/D轉(zhuǎn)換器及應(yīng)用

ADC0809是常見(jiàn)的集成ADC。它是采用CMOS工藝制成的8位八通道單片A/D轉(zhuǎn)換器，采用逐次逼近型ADC，適用于分辨率較高而轉(zhuǎn)換速度適中的場(chǎng)合。

ADC0809的結(jié)構(gòu)框圖及引腳排列圖如圖6.13所示。它由8路模擬開(kāi)關(guān)、地址鎖存與譯碼器、ADC、三態(tài)輸出鎖存緩沖器組成。圖6.13

ADC0809的結(jié)構(gòu)框圖及引腳排列圖(a)結(jié)構(gòu)框圖;(b)引腳排列圖芯片上各引腳的名稱(chēng)和功能如下：（1）IN0～I(xiàn)N7是8路模擬輸入信號(hào)。（2）ADDA、ADDB、ADDC為地址選擇端。（3）2－1～2－8為變換后的數(shù)據(jù)輸出端。（4）START（6腳）是啟動(dòng)輸入端。啟動(dòng)脈沖的下降沿使ADC開(kāi)始轉(zhuǎn)換。要求它的脈沖寬度大于100ns。（5）ALE（22腳）是通道地址鎖存輸入端。當(dāng)ALE上升沿到來(lái)時(shí)，地址鎖存器可對(duì)ADDA、ADDB、ADDC鎖定。為了穩(wěn)定鎖存地址，即在ADC轉(zhuǎn)換周期內(nèi)模擬多路器穩(wěn)定地接通在某一通道，ALE的脈沖寬度應(yīng)大于100ns。下一個(gè)ALE上升沿允許通道地址更新。在實(shí)際使用中，要求ADC開(kāi)始轉(zhuǎn)換之前地址就應(yīng)鎖存，所以通常將ALE和START連在一起，使用同一個(gè)脈沖信號(hào)，上升沿鎖存地址，下降沿啟動(dòng)轉(zhuǎn)換。（6）OE（9腳）為輸出允許端，它控制ADC內(nèi)部的三態(tài)輸出緩沖器。當(dāng)OE=0時(shí)，輸出端為高阻態(tài)；當(dāng)OE=1時(shí)，允許緩沖器中的數(shù)據(jù)輸出。（7）EOC（7腳）是轉(zhuǎn)換結(jié)束信號(hào)，由ADC內(nèi)部的控制邏輯電路產(chǎn)生。EOC=0表示轉(zhuǎn)換正在進(jìn)行；EOC=1表示轉(zhuǎn)換已經(jīng)結(jié)束。因此EOC可作為微機(jī)的中斷請(qǐng)求信號(hào)或查詢(xún)信號(hào)。顯然，只有當(dāng)EOC=1時(shí)，才可以讓OE為高電平，這時(shí)讀出的數(shù)據(jù)才是正確的轉(zhuǎn)換結(jié)果。結(jié)合圖6.13，可將ADC0809的工作時(shí)序總結(jié)如圖6.14所示。圖6.14

ADC0809工作時(shí)序圖實(shí)際應(yīng)用中的ADC還有很多種，讀者可根據(jù)需要選擇模擬輸入量程、數(shù)字量輸出位數(shù)均合適的A/D轉(zhuǎn)換器。現(xiàn)將常用的集成ADC列于表6