第6章鎖存器和觸發(fā)器6.0概述6.1SR鎖存器6.2觸發(fā)器雙穩(wěn)態(tài)電路（BistateElements）

問題：由于電路沒有輸入，無法控制或改變它的狀態(tài)。

電路有兩個(gè)穩(wěn)定工作狀態(tài)：6.0概述1.低電平輸入有效的SR鎖存器(1)電路結(jié)構(gòu)和符號(hào)(2)輸入輸出關(guān)系111001

不變000110116.1SR鎖存器2.鎖存器的狀態(tài)(1)0態(tài)、1態(tài)、非正常態(tài)(2)現(xiàn)態(tài)和次態(tài)

現(xiàn)態(tài)（PresentState）：鎖存器在接收信號(hào)之前所處的狀態(tài)，用Qn表示；

次態(tài)（NextState）：鎖存器在接收信號(hào)之后建立的新的穩(wěn)定狀態(tài)，用Qn+1表示。稱為0態(tài)，稱為1態(tài)，或稱為非正常態(tài)。6.1SR鎖存器(3)低電平輸入有效的SR鎖存器的狀態(tài)特性表：SR

Qn

Qn+1

000001010011100101110111010011

（約束條件）110001101000110××SQn+1RQn16.1SR鎖存器2.高電平輸入有效的SR鎖存器

(1)電路結(jié)構(gòu)和邏輯符號(hào)

S

、R稱為觸發(fā)脈沖輸入端，S為置位（Set）端，R為復(fù)位（Reset）端。邏輯符號(hào)電路圖6.1SR鎖存器(2)輸入和輸出的關(guān)系不變01100000011011SR

00輸出不變0110100111006.1SR鎖存器00

對(duì)于由或非門構(gòu)成的基本SR鎖存器采用正脈沖觸發(fā)。例：已知輸入S

、R波形圖，試畫出、波形圖，設(shè)SR鎖存器的初態(tài)為0。不變01100000011011SR

1000100010006.1SR鎖存器QQ例：已知輸入S、R波形圖，試畫出Q、Q波形圖，設(shè)SR鎖存器的初態(tài)為0。

當(dāng)SR鎖存器輸入端同時(shí)加1時(shí)，Q和Q

都變成了0。當(dāng)S、R同時(shí)由1→0時(shí)，觸發(fā)器的輸出將會(huì)出現(xiàn)由0→1→0…反復(fù)切換。

6.1SR鎖存器3.SR鎖存器的應(yīng)用6.1SR鎖存器引腳排列圖功能仿真圖

集成電路74LS279內(nèi)含4個(gè)SR

鎖存器，輸入信號(hào)低電平有效。3.SR鎖存器的應(yīng)用：6.1SR鎖存器利用74LS279的鎖存功能，可以設(shè)計(jì)防抖動(dòng)開關(guān)。CP=0：基本SR鎖存器輸入端均為1，狀態(tài)保持不變1.電路結(jié)構(gòu)和邏輯符號(hào)

基本SR鎖存器時(shí)鐘脈沖CP=1：S

、R通過與非門作用于基本SR鎖存器6.2觸發(fā)器6.2.1電平觸發(fā)的觸發(fā)器2.邏輯功能SR

Qn

Qn+1

000001010011100101110111010011

（約束條件）6.2.1電平觸發(fā)的觸發(fā)器3.SR鎖存器與電平觸發(fā)SR觸發(fā)器的區(qū)別（a）SR鎖存器輸出波形

（b）電平觸發(fā)SR觸發(fā)器輸出波形

結(jié)論：電平觸發(fā)SR觸發(fā)器只在CP高電平期間接收輸入信號(hào)，SR鎖存器任何時(shí)候均能接收輸入信號(hào)。6.2.1電平觸發(fā)的觸發(fā)器3.特性表

D

Qn

Qn+1

0001101100114.電平觸發(fā)D觸發(fā)器的電路結(jié)構(gòu)和邏輯符號(hào)

5.特性方程

將S=D，R=D（保證了SR=0）代入SR鎖存器的特性方程得6.2.1電平觸發(fā)的觸發(fā)器【例】在電平觸發(fā)D觸發(fā)器輸入如圖所示的CP和D波形，試畫出輸出波形。假設(shè)鎖存器初始狀態(tài)為0?！巴该鳌辨i存器（TransparentLatch）

6.2.1電平觸發(fā)的觸發(fā)器電平觸發(fā)鎖存器存在的空翻現(xiàn)象

在一個(gè)CP脈沖周期內(nèi)，鎖存器狀態(tài)變化多于一次的現(xiàn)象稱為空翻。

空翻帶來兩個(gè)問題：一是鎖存器的抗干擾能力下降；二是限制了鎖存器的使用范圍。

6.2.2脈沖觸發(fā)的觸發(fā)器為什么電平觸發(fā)鎖存器會(huì)存在空翻現(xiàn)象？主要原因是鎖存器對(duì)輸入信號(hào)的敏感時(shí)間太長。

觸發(fā)器采用了不同的電路結(jié)構(gòu)，只有在CP脈沖的上升沿或下降沿時(shí)刻接收輸入信號(hào)，防止了空翻現(xiàn)象。6.2.2脈沖觸發(fā)的觸發(fā)器1.主從SR觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)6.2.2脈沖觸發(fā)的觸發(fā)器當(dāng)CLK=1時(shí)，主觸發(fā)器根據(jù)S和R的狀態(tài)翻轉(zhuǎn)，而從觸發(fā)器保持原來的狀態(tài)不變。當(dāng)CLK由高電平返回低電平（即有效電平消失）以后，無論S、R的狀態(tài)如何改變，主觸發(fā)器的狀態(tài)不再改變。與此同時(shí)，從觸發(fā)器按照與主觸發(fā)器相同的狀態(tài)翻轉(zhuǎn)。因此，在一個(gè)CLK的變化周期里觸發(fā)器輸出端的狀態(tài)只可能改變一次。1.主從SR觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)6.2.2脈沖觸發(fā)的觸發(fā)器優(yōu)點(diǎn)：克服了CLK=1期間觸發(fā)器輸出狀態(tài)可能發(fā)生多次翻轉(zhuǎn)的問題。缺點(diǎn)：由于主觸發(fā)器本身是電平觸發(fā)SR觸發(fā)器，所以在CLK=1期間Q1和Q1′的狀態(tài)仍然會(huì)隨S、R狀態(tài)的變化而多次改變。而且，輸入信號(hào)仍需遵守SR=0的約束條件。2.主從JK觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)6.2.2脈沖觸發(fā)的觸發(fā)器2.主從JK觸發(fā)器電路結(jié)構(gòu)及邏輯符號(hào)6.2.2脈沖觸發(fā)的觸發(fā)器J

K

Qn

Qn+100011011JK觸發(fā)器狀態(tài)表010101011.邊沿JK觸發(fā)器6.2.3邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)器有維持阻塞結(jié)構(gòu)、傳輸延遲結(jié)構(gòu)等。動(dòng)作特點(diǎn)：觸發(fā)器的次態(tài)僅取決于時(shí)鐘脈沖的上升沿或下降沿到達(dá)時(shí)輸入信號(hào)的邏輯狀態(tài)。例：傳輸延遲JK觸發(fā)器，給定CP、J、K的波形如下，試畫出相應(yīng)的輸出Q和Q波形。設(shè)初始狀態(tài)為0。QQ4.2.3利用傳輸延遲的JK觸發(fā)器2.邊沿觸發(fā)D觸發(fā)器6.2.3邊沿觸發(fā)的觸發(fā)器QQ例：一上升沿觸發(fā)的D觸發(fā)器，設(shè)初態(tài)為1，試在給定CP、D下，畫出Q和Q波形。

什么是上升沿觸發(fā)和下降沿觸發(fā)？它跟鎖存器的電平觸發(fā)有何區(qū)別？觸發(fā)器小結(jié)

上升沿觸發(fā)和下降沿觸發(fā)在邏輯符號(hào)上有什么特點(diǎn)？

后面的內(nèi)容將更多地關(guān)注觸發(fā)器的功能和觸發(fā)方式。而對(duì)觸發(fā)器的電路結(jié)構(gòu)。

狀態(tài)圖6.2.4觸發(fā)器功能匯總

1.SR觸發(fā)器功能描述×1110110×01100101101110010010000RSRS

SR觸發(fā)器特性方程

特性表

狀態(tài)圖

特性表

2.D觸發(fā)器功能描述DQnQn+1000010101111

特性方程6.2.4觸發(fā)器功能匯總

狀態(tài)圖01狀態(tài)0狀態(tài)1

特性表

J

K

Qn

Qn+1

00000101001110010111011101001110例：在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=0，則應(yīng)使

。（1）J=1,K=0（2）J=0，K=×（3）J=×，K=0

（4）J=K=1保持不變置0置1取反

3.JK觸發(fā)器功能描述

特性方程6.2.4觸發(fā)器功能匯總

如果將JK觸發(fā)器的J、K端連接在一起，并將輸入端命名為T，就得到T觸發(fā)器。

當(dāng)T觸發(fā)器的輸入端固定地接高電平時(shí)，就得到T＇觸發(fā)器

4.T觸發(fā)器和T＇觸發(fā)器功能描述6.2.4觸發(fā)器功能匯總

狀態(tài)圖

T觸發(fā)器特性表

T觸發(fā)器特性方程011110101000TT

T觸發(fā)器特性方程6.2.4觸發(fā)器功能匯總

目前生產(chǎn)的時(shí)電平觸發(fā)制觸發(fā)器定型產(chǎn)品中只有JK觸發(fā)器和D型觸發(fā)器。其它功能的觸發(fā)器可由這兩種觸發(fā)器轉(zhuǎn)化而成。

JK、D觸發(fā)器轉(zhuǎn)化為T′觸發(fā)器

6.2.6觸發(fā)器的功能轉(zhuǎn)換

將JK轉(zhuǎn)換成D4.2.6觸發(fā)器的功能轉(zhuǎn)換

將D觸發(fā)器轉(zhuǎn)換為T4.2.6觸發(fā)器的功能轉(zhuǎn)換小結(jié)

鎖存器和觸發(fā)器是構(gòu)成各種時(shí)序邏輯電路的基礎(chǔ)，它和門電路一樣，是數(shù)字系統(tǒng)中的基本邏輯單元電路，它與門電路的最主要區(qū)別是具有記憶功能，可以存儲(chǔ)1位二值信號(hào)。

鎖存器是對(duì)時(shí)鐘信號(hào)電平敏感的電路?；維R鎖存器由輸入信號(hào)電平直接控制其狀態(tài)，電平觸發(fā)鎖存器在時(shí)鐘信號(hào)的高電平或低電平期間，接收輸入信號(hào)改變其狀態(tài)。

觸發(fā)器是對(duì)時(shí)鐘信號(hào)的邊沿敏