比較器COMP總體版圖的布局布線設(shè)計(jì)案例目錄TOC\o"1-3"\h\u12691比較器COMP總體版圖的布局布線設(shè)計(jì)案例 159331.1版圖的分層 126211.2版圖的設(shè)計(jì)規(guī)則 276591.3版圖的匹配規(guī)則 4212381.3.1MOS管的匹配 5326411.3.2軸對(duì)稱(chēng)匹配 57771.3.3金屬連線匹配 6226321.3.4多個(gè)MOS管的匹配 615571.3.5中心對(duì)稱(chēng) 7191061.3.6具有相同的節(jié)點(diǎn)時(shí) 7203321.3.7電阻的匹配 8225711.4版圖中的閂鎖效應(yīng)（Latchup） 834001.1.1閂鎖效應(yīng)定義 84731.1.2閂鎖效應(yīng)產(chǎn)生的原因 988611.1.3消除閂鎖效應(yīng)的方法 9221121.5版圖中的天線效應(yīng) 911771.5.1天線效應(yīng)定義 9149341.5.2天線效應(yīng)的解決方法 9166601.6版圖中的寄生效應(yīng) 10146951.6.1寄生效應(yīng)的產(chǎn)生 10239281.6.2寄生電阻 10292101.6.3寄生電容 10312061.7比較器總體版圖的布局與布線設(shè)計(jì) 111.1版圖的分層“應(yīng)用傳統(tǒng)的迷宮布線算法無(wú)法獲得優(yōu)化的布線結(jié)果”[7]，這是竺紅衛(wèi)在“設(shè)計(jì)規(guī)則驅(qū)動(dòng)的多層布線算法”中所介紹的。版圖是將復(fù)雜的模擬電路轉(zhuǎn)化為實(shí)際能夠應(yīng)用到顯示中的電路，因?yàn)殡娐返膹?fù)雜性，所以將電路轉(zhuǎn)換為版圖時(shí)，也是一個(gè)復(fù)雜的過(guò)程，所以版圖分層繪制顯得也是尤其重要。版圖的分層繪制，可以說(shuō)是一個(gè)復(fù)雜的圖，由每一層簡(jiǎn)單的繪制，疊加在一起后，形成一個(gè)復(fù)雜的圖。所以對(duì)一個(gè)復(fù)雜的版圖來(lái)說(shuō)，分層處理不僅僅可以將復(fù)雜的程序簡(jiǎn)單化，而且還能保證后期版圖的驗(yàn)證帶來(lái)更少的錯(cuò)誤，也方便對(duì)其后期帶來(lái)的錯(cuò)誤進(jìn)行修改。電路版圖有四種基本分層類(lèi)型：（1）導(dǎo)體：所謂的導(dǎo)體就是可以進(jìn)行信號(hào)傳輸?shù)慕饘?，例如金?和金屬2等。（2）隔離層：隔離層是用來(lái)解決在工藝過(guò)程中，防止多余的離子擴(kuò)散從而影響內(nèi)部或外部器件離子濃度的問(wèn)題。（3）接觸和通孔：用來(lái)金屬之間的互連或?qū)又g的信號(hào)傳遞。（4）注入層：注入層是在該層內(nèi)可以通過(guò)離子注入從而改變其導(dǎo)體性質(zhì)的層。1.2版圖的設(shè)計(jì)規(guī)則版圖設(shè)計(jì)主要考慮。如何優(yōu)化芯片的尺寸，設(shè)計(jì)者可以選用自動(dòng)布局，版圖的設(shè)計(jì)規(guī)則是根據(jù)不同生產(chǎn)廠商根據(jù)不同的工藝要求所設(shè)定的一些版圖設(shè)計(jì)規(guī)則，其中包括金屬間的間距，金屬的最小寬度與最大寬度等等，所以在設(shè)計(jì)版圖過(guò)程中，要求設(shè)計(jì)師嚴(yán)格按照設(shè)計(jì)規(guī)則進(jìn)行設(shè)計(jì)，來(lái)保證后續(xù)生產(chǎn)廠商生產(chǎn)過(guò)程中的順利進(jìn)行。設(shè)計(jì)規(guī)則的含義：其中設(shè)計(jì)規(guī)則每個(gè)工藝有著不同的設(shè)計(jì)規(guī)則，其中包括金屬線寬，金屬間距等規(guī)則，本次課題才用的是HHGRACE90nm的工藝，跟以往所用的工藝有所不同，所以在開(kāi)始繪制版圖前對(duì)其所提供的設(shè)計(jì)規(guī)則進(jìn)行學(xué)習(xí)。制定規(guī)則的目的是為了使芯片尺寸在盡可能小的情況下，避免因?yàn)榫€條的寬度偏差以及不同層板套準(zhǔn)偏差帶來(lái)的影響，盡可能地提高芯片制備的成品率。1.金屬1-2層設(shè)計(jì)規(guī)則90nm工藝金屬1-2層所遵循的設(shè)計(jì)規(guī)則如表1.1以及圖1.1所示。表1.1金屬1-2層設(shè)計(jì)規(guī)則（MetalVIAx(x=1-2)）項(xiàng)目符號(hào)間距A.MetalVIAx的最大寬度和最小寬度s10.130B.MetalVIAx到MetalVIAx的最小空間d10.170C.如果鄰近的VIA≥3，MetalVIAx到MetalVIAx的最小空間(<0.18um的距離)d20.170D.MetalVIAx到MetalVIAx的最小對(duì)角線空間d30.170E.MetalVIAx區(qū)域下METALx-1區(qū)域的最小重疊度d40.005F.對(duì)于位于90度角的VIAx，如果一側(cè)VIAx重疊<0.05um，則相鄰一側(cè)金屬重疊d50.050G.對(duì)于產(chǎn)量穩(wěn)定的考慮，不建議使用堆棧>4單一ViaxH.不允許旋轉(zhuǎn)45度角注：如果需要最小金屬空間，請(qǐng)使用d3作為Mvia1/2的最小空間圖1.1金屬1-2層設(shè)計(jì)規(guī)則圖解表1.2金屬2-3層設(shè)計(jì)規(guī)則（金屬2-3層設(shè)計(jì)規(guī)則(最高只用到金屬第三層)）項(xiàng)目符號(hào)間距A.T4VT2的最大寬度和最小寬度s10.330B.T4VT2到T4VT2的最小空間d10.320C.如果鄰近VIA≥3，T4VT2到T4VT2的最小空間(<0.56um距離)d20.500D.T4VT2到T4VT2的最小對(duì)角線空間d30.500E.T4VT2區(qū)域下金屬頂1區(qū)域的最小重疊d40.030F.對(duì)于位于90度角的VIA，如果一側(cè)VIA重疊<0.05um，則相鄰一側(cè)的金屬重疊d50.08090nm工藝金屬2-3層所遵循的設(shè)計(jì)規(guī)則如表1.2以及圖1.2所示。圖1.2金屬2-3層設(shè)計(jì)規(guī)則圖解1.3版圖的匹配規(guī)則版圖設(shè)計(jì)既被稱(chēng)為設(shè)計(jì)，也被稱(chēng)為藝術(shù)它的核心思想是通過(guò)電路設(shè)計(jì)（差分輸入、差分輸出等設(shè)計(jì)）或者版圖設(shè)計(jì)（對(duì)稱(chēng)、電阻電容的串并聯(lián)技巧等）將工藝的波動(dòng)、電源電壓的波動(dòng)等降低到最小的程度，而為了使其達(dá)到這種程度，在版圖設(shè)計(jì)種使用了大量的對(duì)稱(chēng)、匹配等方法和技巧，其中李暢，劉玲等人所寫(xiě)的“集成電路版圖設(shè)計(jì)中的失配問(wèn)題研究”中就向我們介紹了“版圖設(shè)計(jì)應(yīng)用匹配模式，有助于減少失配問(wèn)題”[8]。匹配是為了消除工藝上，對(duì)其電路造成的一些影響。其中版圖的匹配包括電阻的匹配，電容的匹配和MOS管的匹配。其中常用的匹配包括共質(zhì)心畫(huà)法，還有外加DUMMY的方式，其中外加DUMMY的匹配方式是因?yàn)?，器件?nèi)部的環(huán)境與外部的環(huán)境不一致，所以為了避免期間受到影響，所以對(duì)其外加DUMMY的方式來(lái)消除其影響。匹配的方法：（1）需要進(jìn)行匹配的器件之間盡量挨近，因?yàn)樾酒诓煌奈恢霉ぷ鳝h(huán)境也會(huì)不同，例如溫度等；（2）應(yīng)該使需要進(jìn)行匹配的器件方向保持一致；（3）盡量選擇合適大小的器件作為基準(zhǔn)器件來(lái)進(jìn)行匹配對(duì)照。一般選擇中間值器件。（4）叉指狀布線；（5）外加DUMMY：使其器件內(nèi)部環(huán)境與外界環(huán)境保持一致。（6）相同器件保持對(duì)稱(chēng)性；（7）信號(hào)線匹配金屬線：同一金屬盡量保持同一方向，不同金屬盡量少量交叉；孔：孔分為Via孔和Contant孔，兩種不同的孔鏈接的金屬也不一樣，但是其都會(huì)有不同的影響，所以在進(jìn)行孔的布局和使用時(shí)，也要尤其注意。（8）器件尺寸的選擇電阻：電阻的版圖選擇同一材料，同一方向、形狀和尺寸；電容：電容的版圖選擇同一材料，同一方向、尺寸和盡量采用正方形的形狀。1.3.1MOS管的匹配MOS管在進(jìn)行匹配時(shí)要采用尺寸相同的管子，并使其盡量緊湊、方向相同的進(jìn)行擺放，采用共質(zhì)心的原則對(duì)MOS管進(jìn)行排列、布線，如圖1.3所示。圖1.3MOS管匹配DUMMY管可以使器件邊緣所處的條件與器件內(nèi)部相同，DUMMY管短路達(dá)到減小寄生的作用。1.3.2軸對(duì)稱(chēng)匹配器件在擺放時(shí)要采用抽對(duì)稱(chēng)的方式進(jìn)行擺放，如圖1.4所示，可以是器件的匹配性更好。圖1.4軸對(duì)稱(chēng)匹配1.3.3金屬連線匹配在對(duì)器件進(jìn)行金屬布線時(shí)也需要采用對(duì)稱(chēng)的原則進(jìn)行布線，如圖1.5所示。圖1.5金屬連線匹配1.3.4多個(gè)MOS管的匹配將MOS管拆成具有相同數(shù)目的finger，采用共質(zhì)心的排列方式進(jìn)行匹配，如圖1.6所示。圖1.6MOS管的匹配1.3.5中心對(duì)稱(chēng)在器件進(jìn)行多排布局時(shí)，要盡量使器件形成中心對(duì)稱(chēng)，如圖1.7所示，使其更加具有匹配性。圖1.7中心對(duì)稱(chēng)1.3.6具有相同的節(jié)點(diǎn)時(shí)在器件具有相同的節(jié)點(diǎn)時(shí)，可以將器件的相同節(jié)點(diǎn)進(jìn)行合并，如圖1.8所示。圖1.8具有相同節(jié)點(diǎn)1.3.7電阻的匹配電阻在進(jìn)行匹配的時(shí)候需要采用單位電阻，并采用叉指結(jié)構(gòu)，如圖1.9所示。圖1.9電阻的匹配1.4版圖中的閂鎖效應(yīng)（Latchup）1.1.1閂鎖效應(yīng)定義閂鎖效應(yīng)一般是指在MOS管中，PNP或者NPN中，P與N之間很容易形成三極管就如賀雪群所寫(xiě)的“IC版圖閂鎖預(yù)防”所說(shuō)的“,兩個(gè)普通的CMOS管子的擴(kuò)散區(qū)相互之間形成了寄生的VPNP和LNPN”[9]，從而形成一個(gè)低阻的通道，當(dāng)電源VDD接入后，通過(guò)所產(chǎn)生的低阻通道，達(dá)到GND，從而使其MOS管短路會(huì)產(chǎn)生一個(gè)較大的電流，從而導(dǎo)致芯片無(wú)法正常工作。1.1.2閂鎖效應(yīng)產(chǎn)生的原因閂鎖效應(yīng)的產(chǎn)生原因是因?yàn)樵贛OS管P與N的鏈接處形成了三極管，VDD與GND之間低阻導(dǎo)通，從而導(dǎo)致芯片無(wú)法正常工作。如圖1.10所示。圖1.10閂鎖效應(yīng)1.1.3消除閂鎖效應(yīng)的方法（1）避免在電阻材料中，比如擴(kuò)散區(qū)或者多晶硅中，進(jìn)行電源線布線（特別是連到襯底或者TUB接觸孔的電源線。保持電源節(jié)點(diǎn)在金屬中；（2）把襯底和TUB接觸孔放置在不同類(lèi)型晶體管之間，此外，要使襯底接觸孔和帶阱的晶體管之間的距離最小化，反之亦然。例如，如果PMOS晶體管在一個(gè)N阱中，那么就把P型襯底接觸孔和PMOS晶體管放的盡可能靠近。在N型TUB（阱）接觸孔和NMOS晶體管之間采用同樣的邏輯；（3）襯底盡量多打接觸孔；1.5版圖中的天線效應(yīng)1.5.1天線效應(yīng)定義天線效應(yīng)是指多晶硅在采用反應(yīng)離子刻蝕RIE的過(guò)程中，由于反應(yīng)離子刻蝕RIE反應(yīng)室多達(dá)2000多伏的高壓而在多晶硅柵上積累電荷，如果多晶硅柵的面積較大，電荷的積累就會(huì)越多，從而產(chǎn)生相應(yīng)的電壓，從而使柵氧化層被破壞并導(dǎo)致晶體管失效。1.5.2天線效應(yīng)的解決方法方法一：金屬跳層（1）可以通過(guò)將柵條分成較小的模塊的方式，減少每個(gè)模塊上產(chǎn)生的電壓，然后再用金屬將分開(kāi)的柵連接起來(lái)。（2）如果是金屬層，可以選擇遠(yuǎn)離該金屬層的金屬，從而增大其間距。方法二：用PN結(jié)將其電荷引入襯底在標(biāo)準(zhǔn)單元的輸入處增加鉗位二極管，也稱(chēng)為NAC（NetAreaCheck,網(wǎng)絡(luò)節(jié)點(diǎn)區(qū)域控制）鉗位二極管；在設(shè)計(jì)標(biāo)準(zhǔn)單元的時(shí)候，必須要保證任何的輸入都被下拉，即受到保護(hù)，鉗位二極管對(duì)任何有害的電壓都可以形成對(duì)襯底的通路，確保柵能與擴(kuò)散區(qū)連接。1.6版圖中的寄生效應(yīng)1.6.1寄生效應(yīng)的產(chǎn)生在畢克娜，曲偉等人所寫(xiě)的“談集成電路版圖設(shè)計(jì)中的失配問(wèn)題”中說(shuō)道“兩種材料之間會(huì)產(chǎn)生寄生電容，所以金屬與襯底之間的平板電容是最重要的寄生問(wèn)題”[10]。每個(gè)器件的本身就會(huì)產(chǎn)生電阻，所以當(dāng)電阻流過(guò)這些器件的時(shí)候，就會(huì)產(chǎn)生一些寄生電阻；金屬之間采用孔來(lái)進(jìn)行互聯(lián)，其中孔和金屬面積的大小就會(huì)產(chǎn)生一定量的寄生電阻。1.6.2寄生電阻每一根金屬線上都存在寄生電阻。減小寄生電阻的方法：（1）在金屬布線時(shí)，增加金屬的面積；（2）假如金屬線太寬，可以采用多條金屬并聯(lián)，來(lái)減少寄生電阻的產(chǎn)生；（3）盡量少采用孔來(lái)進(jìn)行金屬間的轉(zhuǎn)換。1.6.3寄生電容寄生電容的產(chǎn)生是因?yàn)殡娐分械碾娮釉g或者電路模塊之間，