微納集成電路制造工藝Micro-nanoscaleIntegratedCircuitFabricationProcess“集”“微”成著·用“芯”圓夢上節(jié)重要知識點回顧第九章光刻工藝Photolithography光刻工藝流程及其原理：熟悉掌握10個步驟（熟悉）：4個熱處理的目的與作用：熟悉掌握光刻分辨率：重點掌握分辨率表達式：提高分辨率的途徑與方法：減小系統(tǒng)系數(shù)k1、減小波長λ、增大數(shù)值孔徑NA減小k1：PSM、OPC、OAI、DPT/TPT減小λ：UV→DUV-K→EUV，，增大NA：增大透鏡直徑提高分辨率的挑戰(zhàn)：牽一發(fā)而動全身（光刻的復(fù)雜工程問題集成電路制造技術(shù)第九章光刻工藝5、對光刻工藝表述正確的是（）。極紫外光源波長是13.5或14nm極紫外光源波長是157nm193nm光源是高壓汞燈產(chǎn)生的光刻機決定了特征尺寸ABCD提交多選題1分9.6

掩模版（光刻版）Mask玻璃、石英。要求：透光度高，熱膨脹系數(shù)與掩膜材料匹配?；娌牧涎谀げ牧息俳饘侔妫–r版）：Cr2O3抗反射層/金屬Cr/Cr2O3基層特點：針孔少，強度高，分辨率高。②乳膠版－鹵化銀乳膠特點：分辨率低（2-3μm），易劃傷。第九章光刻工藝Photolithography光刻版結(jié)構(gòu)示意圖保護膜上的顆粒在光學焦距范圍之外.抗反射涂層保護膜鉻圖形焦深掩膜版材料投影掩膜版保護膜框架鉻圖形9.6

光刻版（掩模版）Mask光刻版類型①Mask：接觸式、接近式和投影式曝光機，1：1②Reticle：Stepper，4：1、5：1、10：1第九章光刻工藝PhotolithographyPSM：Phase-ShiftMask移相掩模（PSM）作用：通過光的干涉，消除圖形邊緣的衍射，從而提高分辨率。原理：在Mask的透明圖形上增加一個透明的介質(zhì)層-移相器，使光通過后產(chǎn)生1800的相位差。9.6

掩模版（光刻版）Mask第九章光刻工藝Photolithography光刻版教學視頻第九章光刻工藝Photolithography9.7

光刻膠-Photoresist(PR)光敏性材料：光照時發(fā)生化學分解或聚合反應(yīng)臨時性地涂覆在硅片表面通過曝光轉(zhuǎn)移設(shè)計圖形到光刻膠上正性膠和負性膠NegativePhotoresist負性光刻膠－負膠PositivePhotoresist正性光刻膠－正膠曝光后不可溶解曝光后可溶解顯影時未曝光的被溶解顯影時曝光的被溶解便宜高分辨率第九章光刻工藝Photolithography負膠Negativehotoresists：Comparisonof

Photoresists正膠PositivePhotoresists：聚合反應(yīng)：顯影時光照部分不溶解留下，未光照部分溶解；特點：分辨率低分解反應(yīng)：顯影時光照部分被溶解，未光照部分留下特點：分辨率高9.7

光刻膠-Photoresist(PR)第九章光刻工藝Photolithography1)聚合物（Resin）固體有機材料曝光時聚合物結(jié)構(gòu)由可溶變成聚合的不可溶（或反之）作用：保證光刻膠薄膜的附著性和抗腐蝕性2)感光材料（PAC，photoactivecompound）未曝光：作為抑制劑，降低光刻膠在顯影液中的溶解速度；曝光時：抑制劑變成感光劑正膠：發(fā)生分解反應(yīng)，增加光刻膠的溶解性；負膠：發(fā)生聚合反應(yīng)，降低光刻膠的溶解性。光刻膠基本組成9.7

光刻膠-Photoresist(PR)第九章光刻工藝Photolithography光刻膠基本組成使光刻膠在涂到硅片表面之前保持液態(tài)允許采用旋涂的方法獲得薄層光刻膠薄膜3)溶劑（Solvent）不同的添加劑獲得不同的工藝結(jié)果增感劑：增大曝光范圍；染料：降低反射。4)添加劑（Additive）9.7

光刻膠-Photoresist(PR)第九章光刻工藝PhotolithographyDQN正膠組成：感光劑：重氮醌（DQ）未曝光時為抑制劑：以十倍或更大的倍數(shù)降低光刻膠在顯影液中的溶解速度。基體：偏甲氧基酚醛樹脂（N）溶劑：芳香烴化合物，如二甲苯和醋酸鹽應(yīng)用：g線（436nm）和i線（365nm）重氮醌（DQ）酚醛樹脂（N）9.7

光刻膠-Photoresist(PR)第九章光刻工藝Photolithography光照：感光劑重氮醌（DQ）吸收光能量，發(fā)生化學反應(yīng)，分解為小分子乙烯酮水解：生成可顯影的羧酸堿性溶液顯影：可溶于水的羧酸鹽9.7

光刻膠-Photoresist(PR)DNQ正膠（重氮萘醌）的光分解機理第九章光刻工藝Photolithography描述光刻膠的曝光性能D0：開始光化學反應(yīng)的曝光能量D100：所有光刻膠完全去除需要的最低曝光量。對比度越大，光刻后的線條邊緣越陡。正膠對比度大于負膠光刻膠對比度γ1.00.50D0未反應(yīng)的歸一化膜厚D100典型對比度：2-4，D100比D0大101/3-101/2倍9.7

光刻膠-Photoresist(PR)第九章光刻工藝Photolithography光刻膠光敏度S光刻膠抗蝕能力完成所需圖形的最小曝光量表征：S=n/E，E-曝光量（lx·s，勒克斯·秒）；n-比例系數(shù)；光敏度S是光刻膠對光的敏感程度的表征負膠的S大于正膠表征光刻膠耐酸堿（或等離子體）腐蝕的程度濕法腐蝕：抗蝕能力較強干法腐蝕：抗蝕能力較差負膠抗蝕能力大于正膠抗蝕性與分辨率的矛盾：分辨率越高，抗蝕性越差9.7

光刻膠-Photoresist(PR)第九章光刻工藝Photolithography光刻膠生產(chǎn)企業(yè)及市場占有率g/i線光刻膠市場：國外企業(yè)占90%，其中日本企業(yè)占64%國產(chǎn)化率為10%KrF光刻膠市場：國外企業(yè)占95%，其中日本企業(yè)占74%國產(chǎn)化率僅為1%ArF光刻膠市場：國外企業(yè)占87%，其中日本企業(yè)占64%國產(chǎn)化率僅為1%EUV光刻膠市場：完全被日本企業(yè)所主導(dǎo)中國企業(yè)自主化技術(shù)任重道遠！第九章光刻工藝Photolithography集成電路制造技術(shù)第九章光刻工藝6、對光刻機和光刻版表述正確的是（）。提交多選題1分ABCStepper&Scanner的光刻版是1:1的Stepper&Scanner的光刻版是2:1、4:1、5:1和10:1PMS的原理是光透過移相器產(chǎn)生了1800的相位差PMS的原理是光透過移相器產(chǎn)生了900的相位差D離子注入與CVD工藝案例-高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)西安電子科技大學微電子學院戴顯英2023.4.171、鞏固已學工藝知識：離子注入：H或He離子注入CVD：氮化硅的淀積（高應(yīng)力）外延：異質(zhì)外延2、擴展新知識：應(yīng)變硅：能帶結(jié)構(gòu)、載流子遷移率SOI：絕緣層上硅，第三代硅襯底（晶圓）3、開拓創(chuàng)新思路：一分為二的馬克思哲學思想案例教學設(shè)計思路集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching應(yīng)變Si技術(shù)原理應(yīng)變Si：在外力作用下，體Si（BulkSi）的晶格被拉伸或壓縮。晶格結(jié)構(gòu)改變：立方結(jié)構(gòu)變?yōu)樗姆浇Y(jié)構(gòu)，晶格常數(shù)增大或減小。所有的材料性質(zhì)都改變：能帶、電學、光學、力學、熱學等能帶結(jié)構(gòu)改變：禁帶寬度、載流子有效質(zhì)量與遷移率等性質(zhì)討論1：應(yīng)變Si只是改變了晶格常數(shù)和晶格結(jié)構(gòu)，但為什么其他所有的性質(zhì)都隨之改變？體Si與應(yīng)變Si晶格結(jié)構(gòu)對比示意體Si及應(yīng)變Si能帶結(jié)構(gòu)特征導(dǎo)帶：

Δ6分裂為Δ4和Δ2兩個能級價帶：（張應(yīng)變）LH上升，HH下降體Si與張應(yīng)變Si導(dǎo)帶結(jié)構(gòu)對比示意體Si與張應(yīng)變Si價帶結(jié)構(gòu)對比示意體Si能帶結(jié)構(gòu)：立方系金剛石結(jié)構(gòu)，間接帶隙導(dǎo)帶：六度簡并-Δ6價帶：輕空穴帶LH、重空穴帶及自旋耦合應(yīng)變Si能帶結(jié)構(gòu)：晶格被拉伸或壓縮，立方結(jié)構(gòu)變?yōu)樗姆浇Y(jié)構(gòu)。討論2：應(yīng)變Si能帶結(jié)構(gòu)的改變會影響什么電學特性，為什么？高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching為什么要應(yīng)變Si：應(yīng)變Si技術(shù)的優(yōu)點載流子遷移提高：相應(yīng)的器件及電路性能也提高張應(yīng)變：晶格常數(shù)拉伸，電子遷移率提高壓應(yīng)變：晶格常數(shù)壓縮，空穴遷移率提高應(yīng)變Si技術(shù)特點討論3：為什么改變了晶格結(jié)構(gòu)（常數(shù)），載流子遷移率會隨之改變？形成異質(zhì)結(jié)：應(yīng)變Si/Si1-xGex異質(zhì)結(jié)-能帶工程能帶工程：應(yīng)變Si和Si1-xGex的Eg隨Ge組分x的變化而改變，相應(yīng)的器件和電路性能也隨之改變。應(yīng)用：SiGeHBT（異質(zhì)結(jié)雙極晶體管）、SiGeHEMT與Si工藝兼容：工藝成本低，技術(shù)先進SiCMOSIC工藝：遵循摩爾定律，技術(shù)最先進，成本最低高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching應(yīng)變Si技術(shù)方法如何制備應(yīng)變Si全局應(yīng)變Si：外延工藝技術(shù)-LPCVD、MBE、ALD等張應(yīng)變Si：應(yīng)變Si/Si1-xGex（虛襯底）/Si晶圓襯底，常用壓應(yīng)變Si：應(yīng)變Si/Si1-xCx(虛襯底）/Si晶圓襯底，不常用外延生長全局張應(yīng)變Si示意討論4：為什么外延工藝可以生長應(yīng)變Si?討論5：應(yīng)變Si外延生長主要受哪些工藝參數(shù)影響?高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1CaseteachingPECVDSiN薄膜的工藝技術(shù)特性原理：利用RF等離子體激活和維持化學反應(yīng)，受激活的分子可以在低溫下發(fā)生化學反應(yīng)優(yōu)點：淀積溫度低：200-400℃淀積速率高SiN薄膜特性：優(yōu)點：附著性好、臺階覆蓋好、絕緣性好、致密性高缺點：SiN薄膜有較大應(yīng)力，易開裂或使Si晶圓彎曲PECVD系統(tǒng)（電容耦合）討論7：如何減小SiN薄膜的應(yīng)力？討論8：如何應(yīng)用SiN薄膜的應(yīng)力？PECVDSiN薄膜特性與應(yīng)用（復(fù)習）討論6：為什么采用PECVD技術(shù)生長SiN薄膜？高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1CaseteachingSOI：絕緣層（體）上硅，SilicononInsulator結(jié)構(gòu)特性：特殊的三層結(jié)構(gòu)頂層：Si單晶薄膜，器件和電路均制作在頂層硅薄膜上中間層：埋絕緣層-SiO2薄膜襯底層：體Si單晶，起襯底支撐作用。討論9：襯底漏電流大小與半導(dǎo)體材料的什么特性有關(guān)？為什么Si襯底的漏電流高？WHYSOI？消除襯底漏電流：埋絕緣層SiO2的作用提高溝道電流：器件性能提升減少隔離：提高集成度高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOISOI-第三代硅襯底（晶圓）集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching1）硅片處理：A片（氧化和注氫）和B片（支撐片）2）氧化及離子注入：將A片熱氧氧化；3）離子注入：將A片注入H+（或He+），在Si基體內(nèi)一定深度處產(chǎn)生弱化層(Weakenlayer)-H2起泡層。4）低溫鍵合：A片和B片進行低溫鍵合，300℃，N等離子體活化。（關(guān)鍵工藝）5）剝離：400℃~600℃下熱處理，注入離子的A片將從弱化層分開形成兩部分。6）高溫退火：在氬氣(Argon)中1100℃下對SOI片進行高溫退火處理。7）CMP：降低SOI表面粗糙度SOI制備-Smart-Cut討論10：為什么用H+或He+進行離子注入（其他離子？）高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1CaseteachingSiN薄膜致應(yīng)變SOI晶圓制作方法原理應(yīng)力來源：高應(yīng)力SiN薄膜應(yīng)變引入：晶圓彎曲與薄膜拉伸應(yīng)變保持：SiO2塑性形變應(yīng)變增強機理：SiO2/襯底Si界面離子注入減弱界面結(jié)構(gòu)強度：SOI柔順滑移增強（創(chuàng)新點）

應(yīng)變記憶：離子注入非晶化，退火非晶Si重結(jié)晶應(yīng)變記憶（創(chuàng)新點）雙軸應(yīng)變變單軸應(yīng)變：SiN薄膜應(yīng)力尺度效應(yīng)SiN薄膜刻蝕成微米級條狀：條寬方向應(yīng)力消失發(fā)生弛豫（創(chuàng)新點）未應(yīng)變SOISiN淀積、退火應(yīng)變SOI高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI成果：發(fā)明專利18項，APL論文，教育部科技進步二等獎，自然基金集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching集成電路制造中的應(yīng)力問題熱應(yīng)力：由于熱膨脹系數(shù)不同，在薄膜淀積、異質(zhì)外延、金屬化等工藝中產(chǎn)生了熱應(yīng)力。解決：通過退火消除熱應(yīng)力。高應(yīng)力氮化硅致應(yīng)變SOI技術(shù)SOI應(yīng)變Si技術(shù)中的哲學問題：馬克思辯證唯物論的一分為二和對立統(tǒng)一思想本征應(yīng)力：由于內(nèi)部結(jié)構(gòu)，造成薄膜具有應(yīng)力，如SiN薄膜。解決：通過應(yīng)力緩沖層消除，如SiO2緩沖層。應(yīng)力問題的創(chuàng)新解決：應(yīng)用一分為二和對立統(tǒng)一思想，提出應(yīng)變SOI創(chuàng)新方法薄膜壞事可以變好事！集成電路制造技術(shù)與工藝實踐案例教學1Caseteaching第十章刻蝕工藝Chapter10Etching西安電子科技大學微電子學院戴顯英2022.3本章主要內(nèi)容-Contents刻蝕的基本概念-ConceptofEtching刻蝕參數(shù)-EtchingParameters濕法刻蝕-WetEtching濕法刻蝕的特性-Technicalcharacteristicsofwetetching濕法刻蝕的應(yīng)用-Applicationofwetetching干法刻蝕-DryEtching干法刻蝕的特性-Technicalcharacteristicsofdryetching干法刻蝕的應(yīng)用-Applicationofdryetching教材1：施敏《半導(dǎo)體制造基礎(chǔ)》，第5章刻蝕教材2：PeterVanZant《MicrochipFabrication》（SixthEdition）,Charter9,9.3-9.11教材3：張汝京《納米集成電路制造工藝》（第2版），第8章干法刻蝕，第九章9.7第十章刻蝕工藝Etching了解刻蝕參數(shù)熟悉濕法刻蝕與干法刻蝕的原理、技術(shù)特性及應(yīng)用熟悉并掌握刻蝕薄膜的典型腐蝕液（劑）或典型配方學習要求與重點和難點學習目標-learningobjectives重點與難點-KeypointsandDifficulties重點：濕法刻蝕和干法刻蝕刻蝕的工藝技術(shù)特性與應(yīng)用。難點：干法刻蝕的原理與技術(shù)特性。第十章刻蝕工藝Etching10.1基本概念-Concept刻蝕：將沒有被光刻膠或掩膜保護的材料去除，形成圖形刻蝕工藝技術(shù)：濕法刻蝕和干法刻蝕濕法刻蝕：液體刻蝕劑（純化學刻蝕）干法刻蝕：氣相等離子體刻蝕劑（化學、物理及兩者結(jié)合的刻蝕）√刻蝕特性：各向異性與選擇性√各向異性：僅在一個方向刻蝕，分辨率高，如干法刻蝕選擇性：對不同材料的刻蝕速率明顯不同，如濕法刻蝕刻蝕應(yīng)用圖形刻蝕：將光刻膠圖形轉(zhuǎn)移到晶圓表面，如柵、金屬互連線、接觸孔/通孔√覆蓋刻蝕：將整個晶圓表面材料全部去除,如自對準金屬硅化物（十一章）提問1：圖形刻蝕用哪種刻蝕方法好，為什么？提問2：覆蓋刻蝕用哪種刻蝕方法好，為什么？第十章刻蝕工藝Etching刻蝕工藝舉例-Examples1）柵掩膜對準

GateMaskAlignment2）柵掩膜曝光

GateMaskExposure3）顯影/堅膜/檢查

Development/HardBake/Inspection4）刻蝕多晶硅EtchPolysilicon第十章刻蝕工藝Etching刻蝕工藝舉例-Examples5）刻蝕多晶EtchPolysilicon6）光刻膠剝離StripPhotoresist7）離子注入IonImplantation8）快速退火RTA第十章刻蝕工藝Etching1、刻蝕速率-EtchingRate刻蝕速率：刻蝕過程中去除薄膜表面材料的速度刻蝕速率=ΔT/t(?/min)刻蝕速率由工藝和設(shè)備變量決定：被刻蝕材料類型刻蝕方法：濕法或干法刻蝕機結(jié)構(gòu)刻蝕劑濃度被刻蝕圖形的面積與幾何形狀

T刻蝕開始刻蝕結(jié)束t=刻蝕時間

T=刻蝕掉的厚度提問3：為什么要控制刻蝕速率？10.2刻蝕參數(shù)-EtchingParameters（了解）第十章刻蝕工藝Etching2、刻蝕剖面-EtchingProfileSubstrateFilmResist

濕法：各向同性刻蝕ResistSubstrateFilm干法：各向異性刻蝕刻蝕剖面：被刻蝕圖形的側(cè)壁形狀，影響圖形的完整性各向同性刻蝕剖面：各個方向上同樣的速率進行刻蝕，圖形不能完整展現(xiàn)各向異性刻蝕剖面：僅在一個方向刻蝕，圖形能完整展現(xiàn)

10.2刻蝕參數(shù)-EtchingParameters（了解）第十章刻蝕工藝Etching3、刻蝕選擇性-SelectivityofEtchingSR=EfErEf氮化硅OxideEr

選擇比SR：同一刻蝕條件下，兩種不同材料刻蝕速率比值。

SR

=Ef/Er

Ef-被刻蝕材料的刻蝕速率，Er-掩膜材料或不被刻蝕材料的刻蝕速率高選擇比：只刻蝕想要刻蝕的材料，而對其它材料的刻蝕微乎其微。10.2刻蝕參數(shù)-EtchingParameters（了解）第十章刻蝕工藝Etching4、刻蝕均勻性-UniformityofEtching刻蝕均勻性：衡量刻蝕工藝在整個硅片上，或者整個一批或批與批之間刻蝕能力之間的參數(shù)。均勻性與選擇比有密切關(guān)系難點：必須在刻蝕不同圖形密度的硅片上保證均勻性。10.2刻蝕參數(shù)-EtchingParameters（了解）深寬比相關(guān)刻蝕：ARDE，也稱為微負載效應(yīng)刻蝕速率在刻蝕小窗口圖形時較慢，甚至在具有高深寬比的小尺寸圖形上刻蝕居然停止。第十章刻蝕工藝Etching刻蝕均勻性檢測方法在每片上測5to9個點處的刻蝕速率，然后計算每片的刻蝕均勻性并比較片與片之間的均勻性在一批中隨機抽取3to5片4、刻蝕均勻性-UniformityofEtching10.2刻蝕參數(shù)-EtchingParameters（了解）第十章刻蝕工藝Etching1、對刻蝕工藝特性表述正確的是（）。濕法刻蝕的刻蝕劑是液體，各向異性好濕法刻蝕的刻蝕劑是液體，選擇性好干法刻蝕的刻蝕劑是等離子體，各向異性好干法刻蝕的刻蝕劑是等離子體，選擇性好ABCD提交多選題1分10.3濕法刻蝕-Wetetching工藝特性：對刻蝕材料的選擇性好，各向同性刻蝕（各向異性差）工藝原理：利用化學溶液溶解硅表面的材料討論1：為什么濕法刻蝕的選擇性好而各向異性差？10.3.1

濕法刻蝕工藝技術(shù)特性-TechnicalcharacteristicsofWetetching工藝優(yōu)點：工藝簡單，成本低。工藝缺點：鉆蝕嚴重（各向異性差），難于獲得精細圖形。工藝應(yīng)用：現(xiàn)代工藝不能刻蝕圖形薄膜覆蓋刻蝕：金屬硅化物的剩余金屬去除硅片清洗：光刻工藝的RCA清洗測試晶圓薄膜剝離第十章刻蝕工藝Etching典型配方：BHF（bufferedhydrofluoricacid,緩沖氫氟酸）HF：NH4F：H2O=3ml：6g：10ml(HF溶液濃度為48％)HF：刻蝕劑，反應(yīng)：SiO2+HF→H2[SiF6]+H2ONH4F：緩沖劑，反應(yīng)：NH4F→NH3↑+HF

10.3.2

濕法刻蝕的應(yīng)用-Applicationofwetetching10.3濕法刻蝕-Wetetching1、濕法刻蝕SiO2應(yīng)用：硅晶圓表面自然氧化層去除犧牲層、掩蔽膜、柵介質(zhì)等SiO2去除第十章刻蝕工藝Etching10.3濕法刻蝕-Wetetching25℃BHF溶液中近似的SiO2腐蝕速率1、濕法刻蝕SiO210.3.2

濕法刻蝕的應(yīng)用-Applicationofwetetching第十章刻蝕工藝Etching10.3濕法刻蝕-Wetetching2、濕法刻蝕Si常用腐蝕劑（配方）①Dashetch:1mlHF+3mlHNO3+10mlCH3COOH反應(yīng)：Si+HNO3+HF→H2[SiF6]+HNO2+H2O+H2機理：HNO3-強氧化劑；HF-腐蝕SiO2；HAC-抑制HNO3分解；②Sirtletch:1mlHF+1mlCrO3(5M水溶液)③Silveretch:2mlHF+1mlHNO3+2mlAgNO3（0.65M水溶液，用于檢測外延層缺陷）④Wrightetch:60mlHF+30mlHNO3+60mlCH3COOH+60mlH2O+30mlCrO3(1gin2mlH2O)+2g(CuNO3)23H2O（此腐蝕液可長期保存）⑤KOH-異丙醇：各項異性好，與SiO2或Si3N4的選擇比>100:110.3.2

濕法刻蝕的應(yīng)用-Applicationofwetetching第十章刻蝕工藝Etching3、濕法刻蝕Si3N4配方①：熱H3PO4，140-200℃刻蝕速率對比：被刻蝕材料Si3N4SiO2Si刻蝕速率（nm/min）1010.5配方②：沸騰HF

10.3濕法刻蝕-Wetetching10.3.2

濕法刻蝕的應(yīng)用-Applicationofwetetching4、濕法刻蝕金屬鋁配方①：4mlH3PO4+1mlHNO3+4mlCH3COOH+1mlH2O刻蝕速率：35nm/min配方②：0.1MK2Br4O7+0.51MKOH+0.6MK3Fe(CN)6

刻蝕速率：1

m/min，腐蝕時不產(chǎn)生氣泡第十章刻蝕工藝EtchingWetetchtable第十章刻蝕工藝Etching10.3.3濕法刻蝕工藝參數(shù)及工藝特性10.3濕法刻蝕-Wetetching第十章刻蝕工藝Etching集成電路制造技術(shù)2、對濕法刻蝕表述正確的是（）。濕法刻蝕是化學刻蝕濕法刻蝕是物理刻蝕濕法刻蝕是各向異性刻蝕濕法刻蝕是各向同性刻蝕ABCD提交多選題1分10.4干法刻蝕-DryEtching干法刻蝕：等離子體氣體刻蝕（PlasmaEtch）工藝原理：具有較強化學活性或較高動量的等離子體對硅晶圓表面材料進行刻蝕工藝特性：（相對于濕法）刻蝕的各向異性好，選擇性差工藝優(yōu)點：分辨率高，刻蝕3μm以下圖形工藝缺點：工藝復(fù)雜，成本高工藝應(yīng)用：（現(xiàn)代工藝）Poly-SiGate、Al互連線、側(cè)墻、干法刻蝕類型：①等離子體刻蝕-Plasma：化學性刻蝕（選擇性較好，各向異性較差）②濺射刻蝕：純物理刻蝕（選擇性較差，各向異性較好）③反應(yīng)離子刻蝕（RIE）：結(jié)合①和②，選擇性和各向異性可兼顧10.4.1干法刻蝕的工藝特性-TechnicalcharacteristicsofWetetching討論：為什么干法刻蝕的各向異性比濕法刻蝕好？工藝原理與PVD的濺射工藝和離子注入工藝相同！第十章刻蝕工藝Etching等離子體-PlasmaPlasma：氣體經(jīng)電離后產(chǎn)生的由電子、正負帶電離子以及分子、原子和原子團組成的混合物，是物質(zhì)的第四態(tài)。Plasma的特性：氣體從常態(tài)到等離子體的轉(zhuǎn)變,也是從絕緣體到導(dǎo)體的轉(zhuǎn)變。生活中Plasma例子：熒光燈、閃電、太陽等。energygasplasmaeeeeIC制造工藝的Plasma：IonImplantationSputteringDepositionPECVDDryEtching第十章刻蝕工藝Etching工藝原理：類似PECVDa.產(chǎn)生等離子體:刻蝕氣體經(jīng)輝光放電后，成為具有很強化學活性的離子及游離基--等離子體。

CF4

RF

CF3*、CF2*

、CF*

、F*

BCl3

RF

BCl3*、BCl2*、Cl*b.等離子體活性基團與被刻蝕材料發(fā)生化學反應(yīng)。工藝特性：選擇性好；各向異性差。（相對于濺射刻蝕）刻蝕氣體：含F(xiàn)和含Cl等離子體，CF4、BCl3、CCl4、CHCl3、SF6等。應(yīng)用：Poly-SiGate、STI、Al互連10.4.2等離子體刻蝕-Plasmaetching10.4干法刻蝕-DryEtching第十章刻蝕工藝Etching刻蝕原理：純物理刻蝕（與PVD的濺射原理相同）a.形成能量（動量）很高的等離子體b.等離子體轟擊被刻蝕材料，使其被撞原子飛濺出來，形成刻蝕特點：各向異性好，選擇性差（相對等離子體刻蝕）刻蝕氣體：惰性氣體，Ar氣10.4.3濺射刻蝕（離子銑刻蝕）-Ionsputteretching接地電極（陽極）浮空電極（陰極）射頻發(fā)生器典型工藝條件：Ar氣射頻頻率：13.56MHz直流偏壓：50-3000V真空度：約10-2Torr分辨率：0.1

m10.4干法刻蝕-DryEtching提問：是否可以用有化學活性的等離子體或He氣作為濺射的刻蝕氣體？第十章刻蝕工藝Etching濺射刻蝕的特點優(yōu)點各向異性刻蝕：無側(cè)向鉆蝕，分辨率高能刻蝕任何材料：一次能刻蝕多層材料缺點：選擇比（性）差：刻蝕速率的差別小于3倍，對光刻膠及下層材料的選擇比常接近于1:1效率低：刻蝕速度慢。CharacteristicsofSputteringEtching有側(cè)向刻蝕：圖（A）有再淀積效應(yīng)：圖（B）圖形邊緣出現(xiàn)溝槽：圖（C）圖形刻蝕問題：第十章刻蝕工藝Etching原理：同時利用了等離子刻蝕和濺射刻蝕機制(化學刻蝕和物理刻蝕的結(jié)合)刻蝕氣體：活性等離子（化學反應(yīng)）＋惰性等離子（轟擊）特點：刻蝕速率高且可控；刻蝕剖面各向異性且可控；選擇性好且可控。應(yīng)用：目前8-12英寸制造中所有圖形都是由RIE刻蝕的。10.4.4反應(yīng)離子刻蝕-RIE10.4干法刻蝕-DryEtchingRIE試驗第十章刻蝕工藝Etching1、干法刻蝕SiO2和Si刻蝕工藝：等離子體刻蝕刻蝕劑：CF4、CHF3、C2F6、SF6、C3F8

；等離子體：

CF4→

CF3*、CF2*

、CF*

、F*化學反應(yīng)刻蝕：F*+Si→SiF4↑F*+SiO2→SiF4↑+O2↑CF3*+SiO2→SiF4↑+CO↑+CO2↑

10.4干法刻蝕-DryEtching10.4.5干法刻蝕的應(yīng)用-ApplicationsofDryEtching第十章刻蝕工藝Etching10.4.5干法刻蝕的應(yīng)用-ApplicationsofDryEtching實際工藝：調(diào)整選擇比①CF4中加入O2：機理：CF4+O2→F*+O*+COF*+COF2+CO+CO2

（初期：F*比例增加；后期：O2比例增加）O2吸附在Si表面，影響Si刻蝕10.4干法刻蝕-DryEtching1、干法刻蝕SiO2和Si②CF4中加H2機理：F*+H*(H2)→HFCFX*(x≤3)+Si→SiF4+C(吸附在Si表面）CFX*(x≤3)+SiO2→SiF4+CO+CO2+COF2第十章刻蝕工藝Etching2、干法刻蝕Si3N4刻蝕劑：與刻蝕Si、SiO2相同

Si3N4＋F*→SiF4↑+N2↑刻蝕速率：刻蝕速率介于SiO2與Si之間

10.4干法刻蝕-DryEtching10.4.5干法刻蝕的應(yīng)用-ApplicationsofDryEtching選擇性：①CF4：刻蝕Si3N4/SiO2--選擇性差②CHF3：刻蝕Si3N4/SiO2--選擇性為2-4刻蝕Si3N4/Si--選擇性為3-5刻蝕SiO2/Si--選擇性大于10第十章刻蝕工藝Etching3、干法刻蝕多晶硅Poly-Si多晶硅：現(xiàn)代MOS器件柵極和局部互連柵極尺寸：決定MOS器件性能的關(guān)鍵刻蝕要求：各向異性和選擇性都高各向異性：多晶硅柵是關(guān)鍵的特征尺寸選擇性：保留源漏注入?yún)^(qū)的SiO210.4干法刻蝕-DryEtching10.4.5干法刻蝕的應(yīng)用-ApplicationsofDryEtching刻蝕劑：CF4、SF6、Cl2、HCl氟化物（CF4、SF6）--各向同性；氯化物（Cl2、HCl）--各向異性，選擇性好（多晶硅/SiO2）√第十章刻蝕工藝Etching4、干法刻蝕鋁及鋁合金幾個工藝問題：①Al2O3的去除：濺射、濕法腐蝕②CuCl2的去除：濕法腐蝕、濺射③刻蝕后的侵蝕：HCl+Al→

AlCl3↑+H2鋁及鋁合金的用途：互連線鋁合金：Al-Cu、Al-Si刻蝕方法：RIE、等離子體刻蝕劑：BCl3、CCl4、CHCl3Cl*+Al→AlCl3↑Cl*+Al-Si→AlCl3↑+SiCl4↑Cl*+Al-Cu→AlCl3↑+CuCl2（不揮發(fā)）10.4干法刻蝕-DryEtching10.4.5干法刻蝕的應(yīng)用-ApplicationsofDryEtching課后學習與思考：Cu互連能否采用干法刻蝕？如果不能，Cu互連如何制備？（第十一章）第十章刻蝕工藝Etching集成電路制造技術(shù)3、對干法刻蝕表述正確的是（）。干法刻蝕都是物理刻蝕RIE既有物理刻蝕，也有化學刻蝕三種干法刻蝕中濺射刻蝕的各向異性最好三種干法刻蝕中RIE的各向異性最好ABCD提交多選題1分10.5干法刻蝕和濕法刻蝕的比較ComparisonbetweenDryandWetEtch第十章刻蝕工藝Etching10.刻蝕工藝的安全問題-Safety濕法刻蝕的安全問題腐蝕性Corrosive：HF、H3PO3、HNO4、H2SO4、CH3COOH、KOH氧化劑Oxidizer：H2O2特殊危險Specialhazard干法刻蝕的安全問題Corrosiveandtoxicgases：Cl2、BCl3、SiF6andHBr，吸入高濃度（大于1000ppm）可致命一氧化碳CO：易燃、吸入過量可致死射頻源：可引起電擊，高功率下可致命第十章刻蝕工藝Etching世界等離子體刻蝕技術(shù)領(lǐng)先者：在全球40多條國際領(lǐng)先的生產(chǎn)線上運行的中微反應(yīng)臺（介質(zhì)刻蝕、TSV和MOCVD）已超過1500個PrimoTSV?：ICP：深硅刻蝕產(chǎn)品PrimoSSCAD-RIE?CCP：26到10納米制造第二代：PrimoAD-RIE?CCP：40到7納米后段制程CCP：10納米前段制程第一代：PrimoD-RIE?CCP：65到16納米制造PrimoHD-RIE?CCP：NAND和DRAM制造Primonanova?:12英寸ICP：1X納米及以下

AMEC-中微半導(dǎo)體設(shè)備有限公司CCP：電容耦合ICP：電感耦合第十章刻蝕工藝Etching

“擁有一條完全自主化的產(chǎn)業(yè)鏈，才是我們最為重要的，不要刻意去追求某一個環(huán)節(jié)上的頂尖技術(shù)，那是沒有用的?！?尹志堯尹志堯：AMEC創(chuàng)始人，曾任職英特爾、應(yīng)用材料，“硅谷最有成就的華人之一”60歲回國創(chuàng)業(yè)：2004年成立AMEC-中微半導(dǎo)體公司AMEC：世界領(lǐng)先的刻蝕技術(shù)，全球五大半導(dǎo)體刻蝕機供應(yīng)商等離子刻蝕機：已進入臺積電、聯(lián)電、格羅方德、SK海力士、中芯國際等國際著名Foundry生產(chǎn)線ICP刻蝕機：供貨臺積電5nm工藝生產(chǎn)線中國集成電路人物故事-尹志堯第十章刻蝕工藝Etching10.6刻蝕工藝總結(jié)-Summary濕法刻蝕：刻蝕3μm以上線條優(yōu)點：工藝簡單，選擇性好。缺點：各向異性差，難于獲得精細圖形。干法腐蝕：刻蝕3μm以下線條優(yōu)點：各向異性強；分辨率高；

第十章刻蝕工藝Etching“刻”骨銘“芯”刻骨銘心：出自唐·李白《上安州李長史書》“深荷王公之德，銘刻心骨?！北扔鞲心顦O深，猶如刻在心和骨上，永遠不忘。也表示感激在心，永難忘懷。

西安碑林博物館“官箴”石刻：“吏不畏吾嚴而畏吾廉，民不服吾能而服吾公，公則民不敢慢，廉則吏不敢欺，公生明，廉生威?！薄翱獭惫倾憽靶尽保簩⒓呻娐贰翱獭痹诠杈A，形成“芯”片刻：刻蝕工藝，代表永不磨滅骨：意指硅晶圓芯：集成電路芯片用我們的技術(shù)把我們愛國心銘刻在中國芯上！第十章刻蝕工藝Etching課程論文暨翻轉(zhuǎn)課堂題目一、題目：先進的工藝技術(shù)及其應(yīng)用與發(fā)展1、我國集成電路制造技術(shù)面臨的困難、挑戰(zhàn)及發(fā)展機遇（1組）2、先進的極紫外光刻技術(shù)及最新發(fā)展趨勢與應(yīng)用（2組）3、先進的離子注入工藝技術(shù)、設(shè)備技術(shù)及最新應(yīng)用（3組）4、先進的CMP技術(shù)及最新發(fā)展趨勢與應(yīng)用（4組）5、先進的分辨率增強光刻技術(shù)及最新發(fā)展趨勢與應(yīng)用（5組）6、先進的干法刻蝕工藝技術(shù)、設(shè)備技術(shù)及最新應(yīng)用(6組）7、先進的晶圓級封裝（WLP）技術(shù)及最新發(fā)展趨勢與應(yīng)用（7組）8、先進的FinFET技術(shù)及最新發(fā)展趨勢與應(yīng)用（8組）9、先進的高K介質(zhì)金屬柵（HKMG）技術(shù)及最新發(fā)展趨勢與應(yīng)用（9組）（以上題目各組可互換）二、小組分工：明確分工，進行文獻檢索、分析、撰寫報告、制作演講PPT，確定演講人。第十章刻蝕工藝Etching三、課程論文公式及要求1、中英文題目：題目要根據(jù)實際內(nèi)容確定。2、中英文摘要：摘要格式參照期刊論文或?qū)W位論文，摘要內(nèi)容應(yīng)包括研究意義、（參考文獻）所采用的研究方法、進行的主要研究內(nèi)容、取得的主要研究成果、得出的結(jié)論（學生自己的）等摘要五大寫作要素，300-500字。4、中英文關(guān)鍵詞：3-5個關(guān)鍵詞5、論文正文：請參考正式出版期刊發(fā)表的論文寫作格式及寫作方法，3000字以上。6、參考文獻：5篇以上，其中1篇英文期刊論文，近三年的參考文獻不少于3篇7、重要提示：不得抄襲，抄襲者本組成績?yōu)榱惴帧?、文件格式：（1）課程論文：Word格式；（2）答辯：ppt格式·文件名：組號+論文題目9、提交時間：屆時通知。10、提交平臺：西電學習平臺四、課程論文答辯1、答辯演講：每組指定一人進行ppt演講和回答問題，每組5分鐘。2、答辯提問：每組提問一個問題，回答時間2分鐘。3、答辯時間：2023年4月24日星期一下午5-6節(jié)（1-5組）和5月3日星期三5-6節(jié)（6-9組）。課程論文暨翻轉(zhuǎn)課堂題目第十章刻蝕工藝Etching第10周第10次課后學習任務(wù)一、線上自主學習1、在學在西電課程門戶完成第十一章金屬化工藝10.3和10.4的教學視頻學習和相關(guān)測試題。2、根據(jù)所在學習小組的課程論文題目，查詢資料，學習了解相關(guān)最新技術(shù)。參見學習平臺的通知。三、課后作業(yè)二、小組研討根據(jù)本學習小組的課程論文題目，研討總結(jié)相關(guān)最新技術(shù)，制作ppt。第十章刻蝕工藝Etching微納集成電路制造工藝Micro-nanoscaleIntegratedCircuitFabricationProcess“集”“微”成著·用“芯”圓夢第十一章金屬化工藝Chapter11Metallization金屬化材料及應(yīng)用-ApplicationofMetallizationAl的尖楔現(xiàn)象與電遷移現(xiàn)象-JunctionSpikeandElectromigrationofAlTi-TiN的作用-FunctionofTi-TiN多晶硅柵-PolySiGate自對準金屬硅化物-Self-AlignedSilicide互連線延遲降低的途徑-MethodofReduingInterconnectionDelayCu互連的優(yōu)缺點其關(guān)鍵工藝-Advantages,Disadvantages,andkeytechnologyofCuInterconnection平坦化的必要性與CMP的應(yīng)用-NecessityofplanarizationandapplicationofCMP本章主要內(nèi)容Contents教材1：施敏《半導(dǎo)體制造基礎(chǔ)》，第8章8.5金屬化教材2：PeterVanZant《MicrochipFabrication》（SixthEdition）,Charter13教材3：張汝京《納米集成電路制造工藝》（第2版），第6章金屬薄膜沉積工藝及金屬化第十一章金屬化工藝Metallization了解金屬化材料的分類與應(yīng)用、CMOS集成電路的標準金屬化熟悉集成電路制造工藝中常用金屬及金屬化材料的特性與應(yīng)用掌握鋁的尖楔現(xiàn)象和電遷移熟悉并掌握銅互連的大馬士革鑲嵌工藝流程熟悉并掌握CMP的工藝原理、特性及在SiCMOSIC中的應(yīng)用學習目標與重點和難點學習目標重點與難點重點：多晶硅、金屬硅化物、W塞、Ti和TiN的特性與應(yīng)用，Cu互連工藝、CMP工藝。難點：

Cu互連的大馬士革工藝。第十一章金屬化工藝Metallization11.1金屬化基本概念ConceptofMetallization金屬化：金屬及金屬性材料在IC中的應(yīng)用金屬性材料：起金屬作用的非金屬，如摻雜多晶硅金屬化材料分類：（按功能劃分）柵（電極）材料-GateMOSFET等場效應(yīng)器件的組成部分，如多晶硅柵互連（線）材料-Interconnection將各個獨立的元件連接成為具有一定功能的電路模塊,如Al互連、Cu互連接觸（電極）材料-Contact直接與半導(dǎo)體材料接觸的材料，以及提供與外部相連的接觸點，如TiSi2填充材料：Plug連接器件有源區(qū)的接觸孔和各互連間的通孔材料，如金屬W第十一章金屬化工藝Metallization互連材料－Interconnection互連在金屬化工藝中占有主要地位Al-Cu合金是現(xiàn)代工藝最為常用W塞（80s和90s）Ti：焊接層TiN：阻擋、黏附層先進的互連-Cu

互連第十一章金屬化工藝Metallization現(xiàn)代SiCMOSIC的標準金屬化接觸電極：金屬硅化物TiSi2

、CoSi2StandardMetallizationinSiCMOS多晶Si柵

Al·Cu互連

接觸電極：TiSi2接觸孔通孔：W互連：Al-Cu合金互連,Cu互連Ti-焊接層，TiN-放反射層ARC接觸孔與通孔：金屬WTi/TiN：焊接層、阻擋層、防反射層?xùn)牛簱诫s多晶硅Poly-Si第十一章金屬化工藝Metallization金屬化工藝教學視頻第十一章金屬化工藝Metallization11.2金屬化材料及應(yīng)用常用金屬材料：

Al、Cu、Pt、Au、W、Mo等常用的金屬性材料：摻雜的Poly-Si金屬硅化物及氮化物--TiSi2、CoSi2、WSi2、PtSi、TiN、TaN金屬合金--AlSi、AuCu、AuSiCu、CuPt、TiC、MoC11.2.1

金屬化材料MaterialsandApplicationsofMetallization第十一章金屬化工藝Metallization11.2金屬化材料及應(yīng)用硅系統(tǒng)：摻雜的Poly-Si純鋁系統(tǒng)：Al，早期IC鋁合金系統(tǒng)：現(xiàn)代IC鋁/硅合金：Al·Si鋁/銅合金：Al·Cu鋁/硅/銅系統(tǒng)：Al·Si·Cu銅系統(tǒng)：Cu互連焊接與阻擋層金屬：Ti/TiN耐熔金屬硅化物Silicide：TiSi2、CoSi2鎢塞：W/TiN/Ti背面金屬化：Ag、Au、Cr、Ni、Ti、Cu等11.2.2

金屬化材料系統(tǒng)MaterialsandApplicationsofMetallization第十一章金屬化工藝Metallization應(yīng)用：柵和局部互連（需離子注入摻雜）多晶硅柵優(yōu)勢（相對于Al柵）高溫穩(wěn)定性：滿足注入后退火的要求實現(xiàn)自對準源漏-self-alignmenttechnique降低VT：Si

p-MOSFET的

VT降低1.2-1.4VVT降低：①工作頻率提高②功耗降低③集成度提高多晶硅柵工藝：1990年代至今淀積：LPCVD重摻雜：p+或n+多晶硅，可改變器件的特性11.2.3

金屬化材料特性及其應(yīng)用1、多晶硅討論：Al柵工藝不能實現(xiàn)自對準源漏？多晶硅柵自對準源漏工藝示意圖自對準源漏：通過離子注入，不需要光刻就可自動實現(xiàn)源漏與柵的對準(Al柵工藝不能實現(xiàn)自對準源漏)第十一章金屬化工藝Metallization2、（金屬）硅化物側(cè)墻：淀積SiO2；刻蝕形成側(cè)墻。TiSi2：金屬Ti淀積；退火形成TiSi2。TiSi2接觸電極：刻蝕剩余金屬Ti常用：難熔金屬硅化物，TiSi2,WSi2和CoSi2特性：低接觸電阻、易生成、易刻蝕應(yīng)用：（柵、源、漏）接觸電極工藝：自對準硅化物（無需光刻，柵、源和漏上自動形成各自的接觸電極）討論：①自對準硅化物側(cè)墻SiO2采用什么工藝制備，氧化？CVD？②側(cè)墻的形成和全覆蓋剩余金屬Ti的去除分別需要什么特性的刻蝕和哪種最佳的刻蝕方法？11.2.3

金屬化材料的應(yīng)用CVDSiO2刻蝕SiO2第十一章金屬化工藝Metallization2、硅化物自對準TiSi2工藝流程淀積SiO2：LPCVD/PECVD干法刻蝕：形成側(cè)墻淀積金屬Ti：PVD快速退火：柵、源和漏上形成TiSi2，側(cè)墻不形成TiSi2刻蝕Ti：濕法刻蝕，形成TiSi2電極①CVDSiO2②干法刻蝕SiO2③PVDTi④快速退火⑤濕法刻蝕Ti11.2.3

金屬化材料的應(yīng)用第十一章金屬化工藝Metallization1、對多晶硅柵工藝表述正確的是（）。多晶硅柵工藝需要離子注入摻雜多晶硅柵不需要離子注入摻雜多晶硅柵可實現(xiàn)自對準源漏Al柵也可以實現(xiàn)自對準源漏ABCD提交多選題1分最常用的金屬：目前仍在使用導(dǎo)電性第四好的金屬–鋁2.65μΩ-cm–金2.2μΩ-cm–銀1.6μΩ-cm–銅1.7μΩ-cm1970s中期以前：用作柵電極金屬問題：嚴重的電遷移和尖楔現(xiàn)象優(yōu)點工藝簡單：PVD和CVD均可，且溫度低接觸電阻低：與n+/p+Si或poly-Si易于淀積和刻蝕：濕法和干法均可缺點電阻率高：互連延遲高嚴重的電遷移：造成互連的短路或短路嚴重的尖楔現(xiàn)象：穿透pn結(jié)，產(chǎn)生漏電應(yīng)用：早期：柵、互連及接觸孔/通孔現(xiàn)代：Al·Cu·Si合金互連仍在使用11.2.3

金屬化材料的應(yīng)用鋁金屬化工藝3、鋁Al第十一章金屬化工藝Metallization4、鈦Ti：Ti、TiN、TiSi2Ti：粘合層，幫助與SiO2表面粘合在一起應(yīng)用：Al·Cu合金互連，W塞TiN：阻擋層，防止W擴散應(yīng)用：W塞11.2.3

金屬化材料的應(yīng)用TiN：防反射涂層ARC（Anti-reflectioncoating）防止曝光光線在金屬互連線上反射，提高光刻分辨率應(yīng)用：Al互連TiSi2：柵、源、漏的接觸電極（現(xiàn)代接觸電極工藝）TiNTiN第十一章金屬化工藝MetallizationW的淀積：CVD，原料WF6先與SiH4反應(yīng)形成W淀積的核層：2WF6(g)

+3SiH4→2W(s)+3SiF4(g)+6H2再與H2反應(yīng)淀積W：WF6(g)

+3H2→W(s)+6HF(g)11.2.3

金屬化材料的應(yīng)用5、鎢WW的應(yīng)用：W塞-接觸孔/通孔的填充金屬CVDW：出色的臺階覆蓋性和空隙填充能力Ti：焊接層-AdhesionLayer，幫助W與SiO2形成良好的粘結(jié)TiN：阻擋層（勢壘層）-BarrierLayer，防止W的擴散接觸工藝的演變早期工藝：Al或Al合金PVDAl合金：臺階覆蓋性差，產(chǎn)生空洞現(xiàn)代工藝：接觸孔/通孔越來越小第十一章金屬化工藝Metallization優(yōu)點1：Lowresistivity(1.7

μΩ-cm)LowerpowerconsumptionandhigherICspeed優(yōu)點2：HighelectromigrationresistanceBetterreliability缺點1：Pooradhesionwithsilicondioxide缺點2：Highlydiffusive,heavymetalcontamination缺點3：VeryhardtodryetchCopper-halogen（鹵化銅）haveverylowvolatility6、銅Cu11.2.3

金屬化材料的應(yīng)用WeneedabarrierlayerWeneedaadhesionlayerWeneedanewCuinterconnectiontechnics第十一章金屬化工藝Metallization尖楔機理：Si在Al中的溶解度及快速擴散，使Al像尖釘一樣楔進Si襯底；深度：超過1μm；特點：MOS器件突出<111>襯底：橫向擴展<100>襯底：縱向擴展改善：Al中加1wt％-4wt％的過量Si(1)Al/Si接觸的尖楔現(xiàn)象及改進提問：為什么加過量Si可防止Al的尖楔現(xiàn)象？PhenomenasofAlMetallization

11.3Al金屬化的現(xiàn)象第十一章金屬化工藝Metallization(2)Al的電遷移現(xiàn)象及改進電遷移：大電流密度下，導(dǎo)電電子與鋁金屬離子發(fā)生動量交換，使金屬離子沿電子流方向遷移?，F(xiàn)象：在陽極端堆積形成小丘或須晶，造成電極間短路；在陰極端形成空洞，導(dǎo)致電極開路。PhenomenasofAlMetallization

11.3Al金屬化的現(xiàn)象改進電遷移的方法Al-Cu/Al-Si-Cu合金：Cu等雜質(zhì)的分凝降低Al在晶粒間界的擴散系數(shù)新的互連線：Cu互連第十一章金屬化工藝Metallization集成電路制造技術(shù)主要內(nèi)容2、對金屬鋁描述正確的是()。Al?Cu合金化是改善鋁尖楔現(xiàn)象的有效方法Al?Si合金化是改善鋁尖楔現(xiàn)象的有效方法Al?Cu合金化是改善鋁電遷移的有效方法Al?Si合金化是改善鋁電遷移的有效方法ABCD提交多選題1分11.4Cu互連-CuInterconnection互連線延遲：隨器件尺寸的縮小而增加亞微米尺寸：互連延遲大于器件的柵（門）延遲(1)問題的引出-互連延遲(2)如何降低互連延遲降低RC的途徑：低ρ的互連線：Cu，ρ=1.72μΩcm（Al，ρ=2.82μΩcm）低K（ε）的介質(zhì)材料：ε<3.5，例如摻C的二氧化硅RC常數(shù)：表征互連線延遲，即ρ-互連線電阻率，l-互連線長度，ε-介質(zhì)層介電常數(shù)第十一章金屬化工藝Metallization主要問題：缺乏刻蝕Cu的合適的傳統(tǒng)工藝解決：大馬士革鑲嵌工藝流程：①在低K介質(zhì)層上刻蝕出Cu互連或/和接觸孔/通孔用的溝槽：大馬士革鑲嵌工藝②CVD淀積勢壘層：Ta/TaN③Cu籽晶層淀積：PVD-濺射最佳④溝槽和通孔淀積Cu：電鍍或化學鍍⑤400℃下退火：促進Cu結(jié)晶，降低電阻率⑥Cu的CMP。(2)Cu互連工藝11.4Cu互連-CuInterconnection大馬士革鑲嵌工藝品第十一章金屬化工藝Metallization(3)Cu互連工藝的關(guān)鍵④Cu的CMP平整化⑤大馬士革（鑲嵌式）結(jié)構(gòu)的互連工藝⑥低K介質(zhì)和Cu互連的可靠性11.4Cu互連-CuInterconnection①Cu的淀積：不能采用傳統(tǒng)的Al互連布線工藝沒有適合Cu的傳統(tǒng)刻蝕工藝②低K介質(zhì)材料的選取與淀積：低k材料能降低互連延遲與Cu的兼容性，工藝兼容性，高純度的淀積，可靠性。③勢壘層材料的選取和淀積：防止Cu擴散；CMP和刻蝕的停止層。第十一章金屬化工藝MetallizationAl互連：刻蝕金屬AlCMPSiO2介質(zhì)Cu互連：刻蝕低k介質(zhì)CMPCu（4）傳統(tǒng)Al互連工藝與Cu互連工藝對比11.4Cu互連-CuInterconnection請同學們指出Al互連與Cu互連的不同第十一章金屬化工藝Metallization（5）銅互連工藝流程-CuInterconnectionProcess11.4Cu互連-CuInterconnection第十一章金屬化工藝MetallizationCu互連工藝流程第十一章金屬化工藝MetallizationTa/TaN：粘結(jié)層（焊接層）/阻擋層雙大馬士革工藝:Cu互連與通孔同時填充Cu,通孔是Cu塞,不是W塞討論：Cu互連通孔是否可以用W塞，比較Cu塞和W塞工藝的優(yōu)劣。

銅金屬化-CopperMetallization第十一章金屬化工藝Metallization雙大馬士革Cu互連工藝剖面圖（熟悉掌握）多層Cu互連CuMultilayerInterconnection第一只Cu互連ICIBM?PowerPC?750工藝：0.25μm，6層Cu互連現(xiàn)代Cu互連：13-15層IBM?PowerPC?750芯片內(nèi)部IBM0.25μm6層Cu互連第十一章金屬化工藝Metallization3、對Cu互連工藝表述正確的是（）。Cu互連工藝刻蝕的是CuCu互連工藝刻蝕的是介質(zhì)Cu互連工藝CMP的是CuCu互連工藝CMP的是介質(zhì)ABCD提交多選題1分11.5多層互連與平坦化（1）多層互連對VLSI的意義提高集成度降低互連延遲降低成本Al互連：最高20多層Cu互連：最高已達10多層MultilayerInterconnectionandPlanarization

第十一