數(shù)字邏輯基礎(chǔ)第一章數(shù)字邏輯基礎(chǔ)1.1數(shù)字電路基本概念1.2邏輯代數(shù)1.3邏輯函數(shù)的化簡(jiǎn)數(shù)字信號(hào)——

時(shí)間和幅度上都離散的值物理世界中的信號(hào)模擬信號(hào)——

時(shí)間和幅度上連續(xù)的值1.1數(shù)字電路基本概念一、數(shù)字信號(hào)和數(shù)字電路(a)正弦電壓波形(b)鋸齒電壓波形(c)隨時(shí)間變化的溫度波形(a)方波電壓波形 (b)脈沖波電壓波形1.模擬信號(hào)和數(shù)字信號(hào)模擬電路主要研究模擬信號(hào)的放大和處理2.模擬電路和數(shù)字電路檢測(cè)人體心率的電路數(shù)字電路中，著重研究輸出信號(hào)與輸入信號(hào)之間的邏輯關(guān)系，它常用能代表二種截然不同的狀態(tài)或因果之間的關(guān)系來(lái)表示。如：來(lái)與去，有與無(wú)，高與低，開(kāi)與關(guān)，亮與暗等等。所以，在電信號(hào)中，用電平的高低來(lái)區(qū)分。音頻功率放大電路框圖3．?dāng)?shù)值離散化模擬信號(hào)通過(guò)分段量化，可以轉(zhuǎn)換成離散信號(hào)或數(shù)字信號(hào)數(shù)字化后的數(shù)據(jù)可以：用多種方式存儲(chǔ)、傳輸通過(guò)靈活方便的編程則可以對(duì)其進(jìn)行各種處理。例如，壓縮，加密；復(fù)制和保存，發(fā)送。與模擬信息相比，數(shù)字信息更容易擴(kuò)展。

有更強(qiáng)的噪聲抑制能力離散表示的代價(jià)是損失了精度為了充分利用數(shù)字系統(tǒng)的處理能力，在輸入端外部模擬對(duì)象應(yīng)該盡早轉(zhuǎn)換成數(shù)字形式，而在輸出端則盡可能遲地轉(zhuǎn)換為模擬形式。4．?dāng)?shù)字脈沖波形非理想脈沖理想脈沖一個(gè)脈沖包括“0”和“1”兩個(gè)電平（低電平和高電平），和在這兩個(gè)電平之間的兩次跳變。先有上升沿，后有下降沿的脈沖稱(chēng)為正脈沖，反之則為負(fù)脈沖。實(shí)際上，一個(gè)脈沖包含有幅度、上升時(shí)間(tr)、下降時(shí)間（tf）和脈寬（tw），周期（頻率）等重要參數(shù)。5．二進(jìn)制信息的表示一串?dāng)?shù)字脈沖序列時(shí)鐘脈沖序列二進(jìn)制信息當(dāng)脈沖為高電平時(shí)，代表信息“0”，當(dāng)脈沖為低電平時(shí)，代表信息“1”。

每一個(gè)單位信息的持續(xù)時(shí)間都相等，即，都由一個(gè)相等的時(shí)間單位來(lái)同步，這個(gè)時(shí)間單位被稱(chēng)為“時(shí)鐘”

時(shí)鐘是一個(gè)周期性的脈沖波形，一個(gè)時(shí)鐘周期等于單個(gè)二進(jìn)制信息的持續(xù)時(shí)間。6、數(shù)字信號(hào)的處理和傳輸簡(jiǎn)單的數(shù)字信號(hào)處理數(shù)字信號(hào)的兩種傳輸方式475.6=4×102+7×101+5×100+6×10-1

“權(quán)”表示價(jià)值1.計(jì)數(shù)體制十進(jìn)制數(shù)102——百位的“權(quán)” 101——拾位的“權(quán)”100——個(gè)位的“權(quán)” 10-1——拾分之一位的“權(quán)”“數(shù)碼”：0、1、…、9“基數(shù)”：10，逢十進(jìn)一每一位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則二、數(shù)字電路中的數(shù)制及轉(zhuǎn)換可表示成(475.6)10

或475.6D

r進(jìn)制數(shù)的通式:r——r進(jìn)制數(shù)的基數(shù)，數(shù)碼有r個(gè)第i位的權(quán)：ri進(jìn)位規(guī)則：逢r進(jìn)1Ki——某數(shù)中第i位的數(shù)碼元素n——該數(shù)整數(shù)部分的位數(shù)m——小數(shù)部分的位數(shù)二進(jìn)制數(shù)(binaryNumber)基數(shù)r=2，逢二進(jìn)一只有0和1二個(gè)數(shù)碼元素(1101.001)2=1×23+1×22+0×21+1×20

+0×2-1+0×2-2+1×2-3

二進(jìn)制數(shù)從高位至低位的“位權(quán)”依次是：2n-1、2n-2、…、20、2-1、…、2-m。也可表示成1101.001B八進(jìn)制數(shù)(octalNumber)(357.61)8或357.61O=3×82+5×81+7×80+6×8-1+1×8-2基數(shù)r=8，逢八進(jìn)一八個(gè)數(shù)碼元素為0、1、2、3、4、5、6、7從高位至低位的“位權(quán)”依次是：8n-1、8n-2、…、80、8-1、…、8-m

十六進(jìn)制數(shù)(hexadecimalNumber)十六個(gè)數(shù)碼元素為 0、1、…9、A、B、C、D、E、F基數(shù)r=16，逢十六進(jìn)一(A8D.C6)16或A8D.C6H=A×162+8×161+D×160+C×16-1+6×16-2從高位至低位的“位權(quán)”依次是：16n-1、16n-2、…、160、16-1、…、16-m幾種常見(jiàn)數(shù)制間的關(guān)系6601106550101544010043300113220010211000110000000十六進(jìn)八進(jìn)二進(jìn)十進(jìn)7701117F17111115E16111014D15110113C14110012B13101111A121010109111001981010008十六進(jìn)八進(jìn)二進(jìn)十進(jìn)2.各種進(jìn)制數(shù)間的相互轉(zhuǎn)換原因：數(shù)字電路運(yùn)行在二值的二進(jìn)制數(shù)字信號(hào)下，但為書(shū)寫(xiě)方便，常用八進(jìn)和十六進(jìn)制數(shù)表示，而日常又習(xí)慣于十進(jìn)制數(shù)，所以要進(jìn)行數(shù)制間的轉(zhuǎn)換。二、八、十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換十進(jìn)制數(shù)轉(zhuǎn)換為r進(jìn)制數(shù)r進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)數(shù)制轉(zhuǎn)換包括：

r進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)按權(quán)展開(kāi)再相加(1101.001)2=1×23+1×22+0×21+1×20

+0×2-1+0×2-2+1×2-3

=(13.125)10(357.6)8=3×82+5×81+7×80+6×8-1=(239.75)10(A8D.C)16=A×162+8×161+D×160+C×16-1=(2701.75)10

十進(jìn)制數(shù)轉(zhuǎn)換為r

進(jìn)制數(shù)整數(shù)部分的轉(zhuǎn)換采用除r取余法。將待轉(zhuǎn)換的十進(jìn)制數(shù)整數(shù)除以r，取余數(shù)，不斷地進(jìn)行，直至商為零。第一次的余數(shù)為r進(jìn)制數(shù)的最低位(LSB)，最后的余數(shù)為轉(zhuǎn)換后進(jìn)制數(shù)的最高位(MSB)。以十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)為例：商余數(shù)商余數(shù)商余數(shù)【例1】將十進(jìn)制數(shù)175轉(zhuǎn)換成二進(jìn)制，八進(jìn)制和十六進(jìn)制數(shù)。

2175 K0=1

8175

7 16175 K0=F287 K1=1

821

5 1610 K1=A243 K2=1

82

2 0 221 K3=1

0 210 K4=0 25 K5=122 K6=021 K7=10 解：結(jié)果(175)10=(10101111)２=(257)８=(AF)16(MSB)(LSB)LSB—LeastSiginificantBitMSB—MostSiginificantBit小數(shù)部分的轉(zhuǎn)換一個(gè)十進(jìn)制小數(shù)可用二進(jìn)制數(shù)表示(N)10=(0.K-1

K-2…K-m+1

K-m)2=K-1

2-1+K-2

2-2+…+K-m+1

2-m+1+K-m

2-m整數(shù)部分整數(shù)部分依次類(lèi)推，可得K-1、K-2、…K-m小數(shù)部分小數(shù)部分十進(jìn)制數(shù)轉(zhuǎn)換為r

進(jìn)制數(shù)時(shí)，小數(shù)部分的轉(zhuǎn)換采用乘r取整法。將待轉(zhuǎn)換的十進(jìn)制小數(shù)乘以r，取整數(shù)，再將積的小數(shù)部分乘以2，不斷地進(jìn)行，直至積的小數(shù)部分為零。第一次的整數(shù)為轉(zhuǎn)換后的最高位(MSB)，最后一次的整數(shù)為最低位(LSB)?！纠?】

0.125 0.125 ×2 ×8 0.250 K-1=0 1.0 K-1=1 ×2 0.50 K-2=0 0.125 ×2 ×16 1.0 K-3=1 2.0 K-1=2 將十進(jìn)制數(shù)小數(shù)(0.125)10轉(zhuǎn)換成等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。結(jié)果(0.125)10=(0.001)2=(0.1)8=(0.2)16

解：(MSB)(LSB)必須注意：有時(shí)積的小數(shù)部分會(huì)達(dá)不到零，這時(shí)候，可按轉(zhuǎn)換精度的要求來(lái)取位數(shù)。

2進(jìn)制、8進(jìn)制以及16進(jìn)制數(shù)之間的轉(zhuǎn)換用二進(jìn)制數(shù)作為橋梁因?yàn)?3=8，所以一個(gè)八進(jìn)制數(shù)碼元素用一組三位二進(jìn)制數(shù)表示。因?yàn)?4=16，所以一個(gè)十六進(jìn)制數(shù)碼元素用一組四位二進(jìn)制數(shù)表示。(57)8=(101111)2(101111)2=(00101111)2=(2F)16(3A.4)16=(00111010.0100)2(110011.01)2=(110011.010)2=(63.2)8（451）8=（000100

101

001）2=（129）16三、

數(shù)字電路中的代碼用一組十進(jìn)制數(shù)代替一個(gè)特定對(duì)象的過(guò)程稱(chēng)為編碼。

如電話(huà)號(hào)碼、郵政編碼在數(shù)字電路中，用一組二進(jìn)制數(shù)來(lái)代替某一特定的對(duì)象，這組二進(jìn)制數(shù)就是代表該對(duì)象的代碼。二-十進(jìn)制編碼(BCD碼)十進(jìn)制數(shù)的0～9十個(gè)數(shù)字分別用一個(gè)四位的二進(jìn)制編碼表示，稱(chēng)十進(jìn)制數(shù)的二進(jìn)制編碼，簡(jiǎn)稱(chēng)BCD碼(BinaryCodedDecimal)。四位二進(jìn)制數(shù)有十六種不同組合，只要選出其中的十種分別代替0、1、…、9十個(gè)數(shù)碼進(jìn)行組合。有權(quán)碼：8-4-2-1、5-4-2-1、…，分別表示這種代碼方案中高位至低位的“權(quán)”，即每一位的1代表的十進(jìn)制數(shù)值。無(wú)權(quán)碼：某一位代碼沒(méi)有具體十進(jìn)制數(shù)值的意義。1100100111001111111111119101110001011111011101101810100111101001111101110071001011010010110110010016100001011000010110111000501110100010001000100011140110001100110011001101013010100100010001000100100201000001000100010001000110011000000000000000000000無(wú)權(quán)碼余三碼有權(quán)碼8421542124212421*

5211十進(jìn)制數(shù)例 (359)10=（001101011001）8421 =（001110001100）5421 =（001101011111）2421 =（010110001111）5211 =（011010001100）余三碼

=（101100111）28421BCD碼有時(shí)也簡(jiǎn)稱(chēng)為BCD碼。格雷碼(GrayCode)循環(huán)碼是一種可靠性編碼。因?yàn)檫@種代碼中任何二組相鄰代碼之間只相差一位碼不同，其它碼相同的特性。100015010071001140101610111301115101012011041110110010311111000112110190001111008000004位循環(huán)碼十進(jìn)制數(shù)4位循環(huán)碼十進(jìn)制數(shù)格雷碼具有循環(huán)的效果，又有循環(huán)碼和可靠性編碼的叫法。根據(jù)格雷編碼規(guī)則，格雷碼可以通過(guò)反射映射得到，奇偶校驗(yàn)碼奇校驗(yàn)101010110

←校驗(yàn)位偶校驗(yàn)101010111

←校驗(yàn)位10101011字符代碼

ISO編碼(InternationalStandardizationOrganization)

ASCⅡ碼(AmericanStandardCodeforInformation

Interchange)國(guó)際標(biāo)準(zhǔn)組織制定的八位二進(jìn)制代碼，主要用于信息交換，它包括十進(jìn)制數(shù)的10個(gè)數(shù)碼，26個(gè)英文字母，以及+、-、×、÷、……等20個(gè)符號(hào)，共56種特定對(duì)象。是美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼的簡(jiǎn)稱(chēng)，也是八位二進(jìn)制代碼，其中一位作奇偶校驗(yàn)位。

數(shù)字電路中的正負(fù)數(shù)表示數(shù)字電路只認(rèn)識(shí)二進(jìn)制數(shù)，所以正負(fù)數(shù)肯定也用二進(jìn)制數(shù)表示。其方法是在一個(gè)數(shù)的最高位前設(shè)置一位符號(hào)位。符號(hào)位為“0”時(shí)，表示該數(shù)為正數(shù)，符號(hào)位為“1”時(shí)為負(fù)數(shù)。這種帶符號(hào)位的數(shù)稱(chēng)為機(jī)器數(shù)，原正負(fù)數(shù)又稱(chēng)真值。一個(gè)機(jī)器數(shù)的表示形式有三種：原碼，反碼和補(bǔ)碼。原碼(TrueForm)由符號(hào)位加原數(shù)的數(shù)值部分，即

[Ｘ]原=符號(hào)位+原數(shù)值

特點(diǎn)：原碼表示簡(jiǎn)單，直觀。適用于兩數(shù)相乘，因?yàn)槌朔e的符號(hào)位只要將兩乘數(shù)符號(hào)位異或即可。但減法運(yùn)算的符號(hào)位較難求出。如x1=+1001010則[x1]原=01001010x2=-1001010則[x2]原=11001010反碼(One'sComplement)例x1=+1001010則[x1]反=01001010 x2=-1001010則[x2]反=10110101正數(shù)的反碼為符號(hào)位加上原數(shù)值部分，負(fù)數(shù)的反碼為符號(hào)位加上原數(shù)值的反碼(原數(shù)值按位求反)。[x]反=符號(hào)位+原數(shù)值

(x為正數(shù)時(shí))=符號(hào)位+原數(shù)值按位求反 (x為負(fù)數(shù)時(shí))補(bǔ)碼(Two'sComplement)補(bǔ)碼（補(bǔ)數(shù)）可以從生活中來(lái)認(rèn)識(shí)。如早晨7：00起床時(shí)，發(fā)現(xiàn)時(shí)鐘停在10：00上。要校準(zhǔn)到7點(diǎn)，有二種方法：

a.順撥時(shí)鐘9個(gè)小時(shí)，相當(dāng)于10+9=12+7b.反撥時(shí)鐘3個(gè)小時(shí)，相當(dāng)于10-3=7

對(duì)鐘表走一圈為12的最大數(shù)而言，順撥時(shí)的10+9和反撥的10-3是相等的。數(shù)學(xué)上+9和-3就稱(chēng)為最大數(shù)12的互為補(bǔ)數(shù)，或稱(chēng)+9是-3對(duì)模12的補(bǔ)碼(數(shù)學(xué)上最大數(shù)也稱(chēng)模)。由上可見(jiàn)，通過(guò)補(bǔ)碼，一個(gè)減法運(yùn)算可以變換成加法運(yùn)算。一個(gè)n位的二進(jìn)制數(shù)x的補(bǔ)碼可用下式方法求?。海踴］補(bǔ)=模-［x］=2n-［x］例如(1010)補(bǔ)=24-1010=10000-1010=0110

[x]補(bǔ)=符號(hào)位+原數(shù)值

(x為正數(shù))=符號(hào)位+原數(shù)值的補(bǔ)碼

(x為負(fù)數(shù))例如x1=+1001010的補(bǔ)碼是[x1]補(bǔ)=01001010 x2=-1001010的補(bǔ)碼是[x2]補(bǔ)=10110110x為正數(shù)時(shí)，補(bǔ)碼和原碼相同；x為負(fù)數(shù)時(shí)，符號(hào)位仍為1，數(shù)值位按位取反，再在最低位加1。補(bǔ)碼的運(yùn)算規(guī)則[x1]補(bǔ)+[x2]補(bǔ)=[x1+x2]補(bǔ)補(bǔ)碼再求補(bǔ)=原碼

[x1-x2]補(bǔ)=[x1]補(bǔ)+[-x2]補(bǔ)例如求12-9=?[1100-1001]補(bǔ)=[1100]補(bǔ)+[-1001]補(bǔ)=01100+10111=100011其中，最高位自然丟失(溢出)，次高位0為符號(hào)位，運(yùn)算結(jié)果為+3。又如求9-12=?[

1001-1100]補(bǔ)＝[1001]補(bǔ)+[-1100]補(bǔ)=01001+10100=11101結(jié)果是負(fù)數(shù)，再求補(bǔ)后得10011，所以是-3。幾個(gè)數(shù)的真值、原碼、反碼、補(bǔ)碼111011110010011-0011001000010000100+0100101111011011001-1001010100101001010+1010[x]補(bǔ)[x]反[x]原x[x]補(bǔ)[x]反[x]原x1.與邏輯關(guān)系決定某一結(jié)果成立的各種條件都具備時(shí)，結(jié)果才成立。稱(chēng)為與邏輯。開(kāi)關(guān)閉合:邏輯“1”

斷開(kāi):邏輯“0”燈亮暗結(jié)果亮:邏輯“1”

暗:邏輯“0”要使結(jié)果成立(L=“1”)，二只串聯(lián)的開(kāi)關(guān)都必須閉合(A=“1”，B=“1”)。111010001000LAB結(jié)果條件四、

數(shù)字電路中的基本功能電路從邏輯運(yùn)算上，與邏輯是邏輯乘關(guān)系：0·0=0，0·1=01·0=0，1·1=1能完成“與”邏輯功能的電路稱(chēng)為與門(mén)。邏輯符號(hào)為：國(guó)標(biāo)符號(hào)特定外型符號(hào)111010001000LAB結(jié)果條件尚使用符號(hào)2.或邏輯關(guān)系如果決定結(jié)果成立的條件中，只要有一個(gè)或一個(gè)以上的條件具備時(shí)，結(jié)果就能成立。稱(chēng)為或邏輯。111110101000LAB結(jié)果條件L=A＋B從邏輯運(yùn)算上，或邏輯是邏輯加關(guān)系：0+0=0，0+1=11+0=1，1+1=1能完成“或”邏輯功能的電路稱(chēng)為或門(mén)。邏輯符號(hào)為：國(guó)標(biāo)符號(hào)尚使用符號(hào)特定外型符號(hào)3.非邏輯關(guān)系非門(mén)邏輯符號(hào)當(dāng)條件具備時(shí)，結(jié)果不成立，反之，結(jié)果成立。L=A0110LA結(jié)果條件國(guó)標(biāo)符號(hào)尚使用符號(hào)特定外型符號(hào)與非（與門(mén)和非門(mén)串聯(lián)）011110101100LAB結(jié)果條件決定某一結(jié)果成立的各種條件都具備時(shí)，結(jié)果才不成立。與非邏輯符號(hào)國(guó)標(biāo)符號(hào)尚使用符號(hào)L=AB4.復(fù)雜邏輯關(guān)系（由三種基本邏輯關(guān)系組合而成）特定外型符號(hào)或非（或門(mén)和非門(mén)串聯(lián)）與或非（與門(mén)、或門(mén)和非門(mén)串聯(lián)）L=A+BL=AB+CD國(guó)標(biāo)符號(hào)國(guó)標(biāo)符號(hào)特定外型符號(hào)尚使用符號(hào)特定外型符號(hào)異或邏輯關(guān)系011110101000LAB結(jié)果條件當(dāng)決定結(jié)果的二個(gè)條件相異時(shí)，結(jié)果成立，二個(gè)條件相同時(shí)，結(jié)果不成立。異或邏輯符號(hào)尚使用符號(hào)同或邏輯關(guān)系111010001100LAB結(jié)果條件當(dāng)決定結(jié)果的二個(gè)條件相同時(shí)，結(jié)果成立，二個(gè)條件相異時(shí)，結(jié)果不成立。同或邏輯符號(hào)尚使用符號(hào)記憶功能

邏輯代數(shù)，又稱(chēng)布爾代數(shù)。由英國(guó)數(shù)學(xué)家喬治·布爾在1849提出。它用來(lái)描述客觀事物中的邏輯關(guān)系，約100后才用在開(kāi)關(guān)電路中。用字母或符號(hào)表示變量，但是，該變量不代表具體數(shù)值大小，而只代表某種因果關(guān)系，或代表二種截然不同的狀態(tài)，電平等。例如，開(kāi)關(guān)的斷開(kāi)和閉合、晶體管的截止和飽和導(dǎo)電，燈的亮和暗，事件的是和非，真和假……等1.2邏輯代數(shù)

2.邏輯運(yùn)算定律，常用公式及運(yùn)算規(guī)則邏輯運(yùn)算中，只有邏輯“加”、邏輯“乘”和求“反”運(yùn)算，沒(méi)有減法和除法運(yùn)算1）

基本運(yùn)算定律0-1律重疊律互補(bǔ)律否定之否定律交換律結(jié)合律分配律摩根定律上述定律可以用真值表進(jìn)行證明等式成立。后四個(gè)定律也可以用前四個(gè)進(jìn)行證明成立。也可擴(kuò)展到多個(gè)變量0010010011001110100100111001101101101100AB

A+B

BA

證：

證明：

0000000000110000010100000111000010000000101111111101110111111111證：

證：

已證明證明：根據(jù)反演律左邊=例證明“異或求反等于同或”，即求證=右邊2.常用公式證：由分配律可證明成立

（冗余律）

推論：證：3.運(yùn)算規(guī)則在任何含有變量A的等式中，如果用另一個(gè)邏輯等式F代替所有的變量A，則代替后的等式仍然成立。用A=C+D+E代入等式顯然成立。代入規(guī)則：代入規(guī)則可以用來(lái)推廣恒等式反演規(guī)則：將一個(gè)邏輯函數(shù)中的“0”換“1”，“1”換“0”，“·”換“+”，“+”換“·”，原變量換成反變量，反變量換成原變量，則變換后的函數(shù)是原函數(shù)的反函數(shù)。這里的運(yùn)算順序是：先括號(hào)→邏輯乘→邏輯加。例：其實(shí)就是反演律（摩根定律）的應(yīng)用。用反演律求：在此應(yīng)注意，非號(hào)下面的組合變量（如此地的BCD）看成是一個(gè)子函數(shù)ZS，在求反函數(shù)時(shí)ZS不變。解：由反演規(guī)則得例：也可以將長(zhǎng)非號(hào)保留，對(duì)非號(hào)下面的組合變量求反演利用反演規(guī)則可以直接求出反函數(shù)。對(duì)偶規(guī)則：將一個(gè)表達(dá)式中的“0”換“1”，“1”換“0”、“·”換“+”，“+”換“·”，得到的新表達(dá)式Z

稱(chēng)為Z的對(duì)偶式。如果兩個(gè)邏輯式相等，則它們的對(duì)偶式也相等。例原式

注意求對(duì)偶式時(shí)變量及其上反號(hào)應(yīng)保留不變。對(duì)偶規(guī)則的用處：當(dāng)證明了某邏輯函數(shù)等號(hào)兩邊的表達(dá)式已相等，則求得兩邊各自的對(duì)偶式也必然相等，即利用對(duì)偶規(guī)則可證明恒等式。比如運(yùn)算定律中左、右兩式就互為對(duì)偶式，所以如果左邊等式已證明成立，則右邊等式也必然成立。對(duì)偶式將一個(gè)邏輯函數(shù)中的“0”換“1”，“1”換“0”，“·”換“+”，“+”換“·”，原變量換成反變量，反變量換成原變量，則變換后的函數(shù)是原函數(shù)的反函數(shù)。反演規(guī)則：三、邏輯函數(shù)的表示方法及標(biāo)準(zhǔn)表達(dá)式1.邏輯問(wèn)題的五種表示方法令開(kāi)關(guān)合上為“1”，斷開(kāi)為“0”；燈亮?xí)r為“1”，暗為“0”。(1)真值表表示11110011110100011110001001000000LCBA(2)函數(shù)式表示開(kāi)關(guān)A和C合上，或B和C合上，或A、B、C都合上時(shí)燈亮，所以有函數(shù)式11110011110100011110001001000000LCBA或者從真值表得出：(3)邏輯圖表示(4)波形圖表示(5)卡諾圖表示后一節(jié)中介紹。11110011110100011110001001000000LCBA邏輯函數(shù)的化簡(jiǎn)“與-或”表達(dá)式“與非-與非”表達(dá)式“或非-或非”表達(dá)式“與或非”表達(dá)式其中第一種表達(dá)式是基本形式，其它式子都可由它變換而來(lái)?！盎?與”表達(dá)式同一個(gè)邏輯函數(shù)有多種形式的表示:邏輯函數(shù)的化簡(jiǎn)就是使一個(gè)最初的邏輯函數(shù)經(jīng)過(guò)化簡(jiǎn)后得到式中的“與”項(xiàng)、“或”項(xiàng)項(xiàng)數(shù)最少，而每項(xiàng)中的變量數(shù)也最少，從而使組成的邏輯電路最簡(jiǎn)（門(mén)數(shù)和每門(mén)的輸入端數(shù)最少）。一、邏輯函數(shù)的代數(shù)法化簡(jiǎn)代數(shù)法化簡(jiǎn)依據(jù)邏輯代數(shù)的定律、常用公式和運(yùn)算規(guī)則進(jìn)行。采用的方法有：吸收法、配項(xiàng)法、合并法、消去法、冗余法。例1例2化簡(jiǎn)下列函數(shù)為最簡(jiǎn)的“與-或”表達(dá)式：L=f(A,B,C,D)=AB+BD+ABCL=f(A,B,C,D)=AB+BD+ABC=AB(1+C)+BD=AB+BD例3例4解：該式子在提出公共變量B之后，應(yīng)用了吸收法和消去法使式子達(dá)到最簡(jiǎn)。

例5

Z2(A,B,C,D)=AB+AB+AC+BD+ACEF+BEF+DEFG解：該例應(yīng)用了合并法和冗余項(xiàng)法使式子化成最簡(jiǎn)。Z2(A,B,C,D)=AB+AB+AC+BD+ACEF+BEF+DEFG=A(B+B+CEF)+AC+BD+BEF+DEFG=A+AC+BD+BEF=A+C+BD+BEF例6例7例8代數(shù)法化簡(jiǎn)無(wú)固定步驟可遵循，具有一定的試探性。對(duì)最后的化簡(jiǎn)結(jié)果，有時(shí)難以肯定是合理的，它在很大程度上取決于設(shè)計(jì)者對(duì)邏輯代數(shù)的熟悉程度。邏輯函數(shù)式的最小項(xiàng)之和表達(dá)式標(biāo)準(zhǔn)“與-或”表達(dá)式也稱(chēng)最小項(xiàng)之和表達(dá)式，具有如下特征：(1)每個(gè)“與”項(xiàng)都包含了函數(shù)的三個(gè)變量A、B、C。(2)A、B、C三個(gè)變量以原變量或者以反變量的形式在“與”項(xiàng)中出現(xiàn)一次，且僅出現(xiàn)一次。凡符合上述特征的“與”項(xiàng)都是最小項(xiàng)。標(biāo)準(zhǔn)“與-或”表達(dá)式當(dāng)一個(gè)函數(shù)具有n個(gè)變量時(shí)，函數(shù)應(yīng)有2n個(gè)最小項(xiàng)，其最小項(xiàng)是n個(gè)變量的一個(gè)“與”項(xiàng)。(1)輸入變量的任何一組取值，僅對(duì)應(yīng)于一個(gè)最小項(xiàng)的值為1。利用這種特性可給每個(gè)最小項(xiàng)編號(hào)mi，比如最小項(xiàng)，它只在取值101時(shí)，最小項(xiàng)的值才為1，這個(gè)“101”二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)為“5”→就是下標(biāo)i，故最小項(xiàng)就用編號(hào)m5表示。最小項(xiàng)的性質(zhì)(2)任何二個(gè)最小項(xiàng)相與，結(jié)果一定為0。(3)全部最小項(xiàng)的和，結(jié)果為1。

標(biāo)準(zhǔn)的“與-或”表達(dá)式可表示為：邏輯函數(shù)的最大項(xiàng)之積表達(dá)式最大項(xiàng)之積表達(dá)式又稱(chēng)為標(biāo)準(zhǔn)“或-與”表達(dá)式。兩邊同時(shí)求反，并用摩根定律后“或”項(xiàng)中的變量個(gè)數(shù)和函數(shù)中的變量數(shù)相同，變量同樣可以是原變量，也可以是反變量。這樣一個(gè)“或”項(xiàng)又稱(chēng)為最大項(xiàng)。

變量取值和最大項(xiàng)間關(guān)系M7111A＋B＋CM6110A＋B＋CM5101A＋B＋CM4100A＋B＋CM3011A＋B＋CM2010A＋B＋CM1001A＋B＋CM0000A＋B＋C最大（?。╉?xiàng)編號(hào)Mi

（mi）使最大項(xiàng)為0的變量取值A(chǔ)BC最大項(xiàng)（最小項(xiàng)？）最大項(xiàng)的性質(zhì)(1)任何一組變量取值，僅對(duì)應(yīng)一個(gè)最大項(xiàng)的值為0。(2)任何二個(gè)最大項(xiàng)之和，其值為1。(3)全部最大項(xiàng)之積，其值恒為0。最大項(xiàng)之積式又可寫(xiě)成如下形式：最大項(xiàng)和最小項(xiàng)是邏輯函數(shù)的二種不同形式，描述的是同一邏輯問(wèn)題，實(shí)際上是一種互補(bǔ)的表示方法。因?yàn)槔簩⑴c或形式表示的邏輯函數(shù)轉(zhuǎn)化為：最小項(xiàng)之和和最大項(xiàng)之積形式。最小項(xiàng)之和最大項(xiàng)之積用取值為“0”最小項(xiàng)之和的非求得卡諾圖：它由2n個(gè)小方塊組成的方塊圖組成。每個(gè)小方塊代表一個(gè)最小項(xiàng)。而且相鄰二個(gè)小方塊（幾何相鄰）所代表的二個(gè)最小項(xiàng)僅差一個(gè)變量不同，其它相同。(邏輯相鄰)用方格圖來(lái)描述邏輯函數(shù)，由于該方法由卡諾首先提出，所以把方格圖稱(chēng)為卡諾圖。二、邏輯函數(shù)的卡諾圖化簡(jiǎn)法二變量卡諾圖它由2n個(gè)小方塊組成的方塊圖組成。每個(gè)小方塊代表一個(gè)最小項(xiàng)。相鄰二個(gè)小方塊所代表的二個(gè)最小項(xiàng)僅差一個(gè)變量不同，其它相同。三變量卡諾圖它由2n個(gè)小方塊組成的方塊圖組成。每個(gè)小方塊代表一個(gè)最小項(xiàng)。而且相鄰二個(gè)小方塊所代表的二個(gè)最小項(xiàng)僅差一個(gè)變量不同，其它相同。(邏輯上稱(chēng)相鄰性)四變量卡諾圖五變量卡諾圖邏輯相鄰和幾何相鄰統(tǒng)一將一個(gè)表達(dá)式用標(biāo)準(zhǔn)的“與-或”表達(dá)式(最小項(xiàng)之和式)表示后，根據(jù)式中的最小項(xiàng)，在卡諾圖的對(duì)應(yīng)小方塊中填上該最小項(xiàng)的值“1”后，便成了該函數(shù)的卡諾圖了。例：將函數(shù)用卡諾圖表示出來(lái)。解：將函數(shù)化成最小項(xiàng)之和式：畫(huà)出三變量卡諾圖，將三個(gè)最小項(xiàng)相應(yīng)的小方格中填“1”,其它填“0”即可?？ㄖZ圖表示邏輯函數(shù)例將下列函數(shù)用卡諾圖表示注意：4變量的函數(shù)時(shí)，2個(gè)變量的一個(gè)與項(xiàng)占據(jù)4個(gè)方格，3變量與項(xiàng)占2個(gè)方格項(xiàng)，1個(gè)變量的與項(xiàng)應(yīng)該占據(jù)8個(gè)小方格?？ㄖZ圖化簡(jiǎn)邏輯函數(shù)的依據(jù)是利用卡諾圖中相鄰方塊所代表的最小項(xiàng)相鄰性，用畫(huà)包圍圈的方法把相鄰的小方塊合并成一個(gè)大方塊，消去變量。m0與m1結(jié)合(畫(huà)包圍圈)，則m0與m4結(jié)合(畫(huà)包圍圈)，則m1與m3結(jié)合(畫(huà)包圍圈)，則m0與m2結(jié)合(畫(huà)包圍圈)，則以四變量卡諾圖為例，用卡諾圖化簡(jiǎn)邏輯函數(shù)m1m3m9m11結(jié)合，m0m2m8m10結(jié)合,包圍小方格結(jié)合最小項(xiàng)時(shí)，其結(jié)果是消去包圍圈中不同的變量，保留相同的變量。畫(huà)包圍圈應(yīng)將2n個(gè)相鄰小方塊合并成一個(gè)大方塊進(jìn)行，得到的“與”項(xiàng)將消去n個(gè)變量。m4m5m12m13結(jié)合，四變量全部十六個(gè)最小項(xiàng)包圍在一起，結(jié)合成一項(xiàng)，其函數(shù)值為1。結(jié)論：【例】用卡諾圖化簡(jiǎn)函數(shù)

Z1(A,B,C,D)=∑m(1,3,4,5,6,7,9,12,14,15)畫(huà)出四變量卡諾圖，畫(huà)包圍圈后得到四項(xiàng)化簡(jiǎn)后的“與”項(xiàng)。解：Z1(A,B,C,D)=【例】用卡諾圖化簡(jiǎn)函數(shù)畫(huà)出四變量卡諾圖，結(jié)合最小項(xiàng)畫(huà)包圍圈。解：例用卡諾圖將下列函數(shù)化成最簡(jiǎn)與或表達(dá)式。解：例用卡諾圖將下列函數(shù)化成最簡(jiǎn)與或表達(dá)式。解：求Z

(A，B，C)=AB+BC+AC的最簡(jiǎn)與-或表達(dá)式、最簡(jiǎn)與非-與非表達(dá)式、最簡(jiǎn)或-與表達(dá)式。解：畫(huà)出三變量卡諾圖。包圍“1”得原函數(shù)的最簡(jiǎn)與-或表達(dá)式：包圍“0”得反函數(shù)：利用反演規(guī)則，得最簡(jiǎn)與非-與非表達(dá)式：利用反演規(guī)則，得最簡(jiǎn)與-或-非和或-與/或非-或非表達(dá)式：卡諾圖化簡(jiǎn)時(shí)的一般原則和規(guī)律包圍圈越大，消去變量越多，但只能對(duì)2n個(gè)相鄰小方塊實(shí)施包圍。小方塊可以被重復(fù)包圍(利用的是重疊律)，但每一個(gè)包圍圈至少應(yīng)有一個(gè)小方塊未曾被包圍過(guò)。包圍卡諾圖中“1”的小方塊，得到原函數(shù)的最簡(jiǎn)“與-或”表達(dá)式，進(jìn)而可得到最簡(jiǎn)的“與非-與非”表達(dá)式，可全部用“與非”門(mén)實(shí)現(xiàn)。包圍卡諾圖中“0”的相鄰小方塊，得到最簡(jiǎn)的“與-或非”表達(dá)式，進(jìn)而可得到“或-與”表達(dá)式，“或非-或非”表達(dá)式，可全部用“或-非”門(mén)組建電路。在許多邏輯問(wèn)題中，邏輯變量與邏輯結(jié)果之間存在著某種限制、制約和約束的關(guān)系。如十字路口交通信號(hào)控制燈和汽車(chē)通行之間的關(guān)系，紅（A）、綠（B）、黃（C）三只燈中不允許同時(shí)有二只或二只以上的燈亮。令燈亮為“1”，暗為“0”，機(jī)動(dòng)車(chē)Z通行為“0”，停止為“1”。其中ABC、ABC、ABC、

ABC組合是不允許出現(xiàn)

的，這些項(xiàng)的取值與函

數(shù)的結(jié)果無(wú)關(guān)。所以，這些項(xiàng)稱(chēng)為無(wú)關(guān)項(xiàng)、約束項(xiàng)或任意項(xiàng)?！?11×110×0110010×101110010010000ZCBAZCBA具有約束條件的邏輯函數(shù)化簡(jiǎn)Z=∑m(1,4)+∑d(3,5,6,7)方法1：方法2：具有約束條件的邏輯函數(shù)化簡(jiǎn)在具有約束條件的邏輯函數(shù)化簡(jiǎn)中，應(yīng)當(dāng)充分利用約束項(xiàng)。為使化簡(jiǎn)后函數(shù)最簡(jiǎn)，可把約束項(xiàng)作“1”處理，也可作“0”處理。具有約束條件的邏輯函數(shù)表示法×110001011000000ZCBA×111×011×1011001化簡(jiǎn)具有約束項(xiàng)的邏輯函數(shù)為最簡(jiǎn)的“與-或”表達(dá)式：Z=f(A,B,C,D)=∑m(2,3,4,5,9,10,12,15)+∑d(0,1,6,11,13)解：畫(huà)出四變量卡諾圖，約束項(xiàng)代表的小方塊用“×”表示。利用了m13和m11兩個(gè)約束項(xiàng)后，得到最簡(jiǎn)的“與-或”式顯然，這是將約束項(xiàng)m11、m13當(dāng)作“1”，而m0、m1、m6當(dāng)作“0”處理了。例：集成邏輯門(mén)電路本節(jié)討論實(shí)現(xiàn)各種基本邏輯功能的具體電子電路，它們的工作原理，外特性，使用時(shí)的注意事項(xiàng)等。第2章

集成邏輯門(mén)電路

電平和靜態(tài)原則TTL集成邏輯門(mén)電路及其外部特性CMOS集成邏輯門(mén)電路及其外部特性使用門(mén)電路的注意事項(xiàng)電平和靜態(tài)原則數(shù)值離散化模擬信號(hào)通過(guò)分段量化，就成為離散或集總的信號(hào)值——數(shù)字信號(hào)

將電壓值離散至兩個(gè)值邏輯“0”（低電平）：邏輯“1”（高電平）：數(shù)值離散化時(shí)可能損失精度，由于二進(jìn)制數(shù)具有很高的抗噪聲能力，在噪聲環(huán)境下，數(shù)字信號(hào)傳輸比模擬信號(hào)傳輸還是更具優(yōu)勢(shì)。兩個(gè)區(qū)間的劃分方式有一個(gè)問(wèn)題，如果線(xiàn)上電壓正好等于2.5V時(shí)，應(yīng)該將其解釋為邏輯“1”還是邏輯“0”呢？為了消除這種混淆，在邏輯“1”和邏輯“0”分別代表的電壓范圍之間，規(guī)定了一個(gè)禁止區(qū)域，將兩個(gè)有效區(qū)域分開(kāi)邏輯“0”（低電平）：邏輯“1”（高電平）：接受者解釋為邏輯“0”的最大電壓稱(chēng)為低電平閾值，記作VLmax接受者解釋為邏輯“1”的最小電壓稱(chēng)為高電平閾值，記作VHmin不具備抗噪聲的能力——沒(méi)有噪聲容限解決這個(gè)問(wèn)題的方法是對(duì)發(fā)送方能夠發(fā)送的電平有效范圍給于嚴(yán)格的限制為了發(fā)出邏輯“0”，發(fā)送者產(chǎn)生的輸出電壓值必須小于VOL，因?yàn)榻邮苷咧粚⒌陀赩IL的輸入電壓認(rèn)為是邏輯“0”。為了具有合理的抗噪聲能力，器件本身輸出低電平VOL必須小于VIL。為了發(fā)出邏輯“1”，發(fā)送者產(chǎn)生的輸出電壓值必須大于VOH因?yàn)榻邮苷咧粚⒏哂赩IH的輸入電壓認(rèn)為是邏輯“1”。為了具有合理的抗噪聲能力，器件本身輸出高電平VOH必須大于VIH。為了使接收者正確分辨?zhèn)鬏斁€(xiàn)上的信號(hào)是邏輯“0”還是邏輯“1”，在VIH和VIL之間指定了一個(gè)禁止區(qū)域。傳輸高、低電平時(shí)的噪聲容限：對(duì)于給定的邏輯值，指定的輸出電壓和相應(yīng)的接受者禁止區(qū)域電壓閾值之差的絕對(duì)值就是該邏輯值的噪聲容限邏輯“0”的輸入噪聲容限邏輯“1”的輸入噪容限是靜態(tài)原則是數(shù)字器件的規(guī)范。靜態(tài)原則要求器件能夠正確解釋輸入閾值（VILmax和VIHmin）規(guī)定范圍內(nèi)的電壓，同時(shí)也要求在為器件提供了有效輸入的情況下，能夠產(chǎn)生滿(mǎn)足輸出閾值（VOLmax和VOHmin）要求的有效輸出電壓。集成TTL門(mén)電路是：TransistorTransistorLogic的縮寫(xiě)，是指電路由晶體管-晶體管組成的邏輯門(mén)電路。TTL門(mén)電路是目前尚大量使用的一種中、小規(guī)模集成電路。一、典型集成TTL邏輯門(mén)電路電路結(jié)構(gòu)典型電路如圖所示，由4只三極管組成。其中多發(fā)射極管T1為輸入級(jí)，T2為中間級(jí)，T4、T5為輸出級(jí)。（TTL與非門(mén)）TTL集成邏輯門(mén)電路工作原理當(dāng)輸入一個(gè)為低電平“0”時(shí)（VIL=0.3V）T1深飽和，T2、T5截止，TTL關(guān)門(mén)。0.3V0.4VT4、D導(dǎo)通，輸出高電平。vO=VOH5V-1.4V=3.6V，TTL關(guān)門(mén)。當(dāng)輸入全為高電平“1”時(shí)（VIH=3.6V）T1倒置T2、T5飽和，T4、D截止，輸出為低電平vO=VOL

0.3V，TTL開(kāi)門(mén)。3.6V1.0V(4.3V)0.7VAB2.1V1.TTL門(mén)的輸出特性討論TTL門(mén)接同類(lèi)負(fù)載門(mén)時(shí)的輸出電壓和負(fù)載電流之間的關(guān)系。分為輸出高電平和低電平兩種情況加以討論。低電平輸出特性—

灌電流負(fù)載輸出特性此時(shí)驅(qū)動(dòng)門(mén)輸出低電平，T5飽和導(dǎo)電，T4、D截止，負(fù)載電流從負(fù)載門(mén)流向驅(qū)動(dòng)門(mén)（灌入）。二、TTL邏輯門(mén)電路的外部特性因此，對(duì)負(fù)載門(mén)數(shù)NOL應(yīng)有一個(gè)限定值，由輸出低電平上限值VOLmax

決定。如果負(fù)載門(mén)數(shù)NOL越多，則灌入電流IOL

＝NOLIIL便越大，這促使VOL電壓升高，T5將由飽和趨向放大，最終破壞邏輯關(guān)系。驅(qū)動(dòng)門(mén)數(shù)（扇出系數(shù)）為：高電平輸出特性—拉電流負(fù)載輸出特性此時(shí)輸出高電平VOH，驅(qū)動(dòng)門(mén)T5截止，T4、D導(dǎo)通，負(fù)載電流從驅(qū)動(dòng)門(mén)流出(拉出)。如果負(fù)載門(mén)數(shù)增加，IOH拉出的電流便增加，這使得輸出高電平電壓VOH會(huì)下降，T4管會(huì)趨向飽和，最終破壞邏輯關(guān)系。高電平輸出時(shí)也規(guī)定了一個(gè)高電平下限值VOHmin，其負(fù)載門(mén)數(shù)(接輸入端數(shù))為：vI(V)RI(K)0121.41.0TTL與非門(mén)輸入端負(fù)載特性T1T2+VCCR1vIRI2.8k時(shí):閾值電平：對(duì)TTL電路，一般輸入端接幾百歐姆以下電阻時(shí)相當(dāng)于接低電平，幾K歐姆電阻就相當(dāng)于接高電平了。TTL集成門(mén)電路的性能要求不管是簡(jiǎn)單或是復(fù)雜的數(shù)字邏輯電路，數(shù)字電子系統(tǒng)，都由一系列的邏輯門(mén)電路組成。因此，對(duì)各類(lèi)邏輯功能的門(mén)電路就提出了相關(guān)的技術(shù)指標(biāo)要求，才能保證邏輯功能的實(shí)現(xiàn)和工作可靠性的要求。一、電壓傳輸特性它是指門(mén)電路的輸出電壓與輸入電壓之間的關(guān)系。以具有反相功能的非門(mén)為例，當(dāng)輸入高電平時(shí)，輸出應(yīng)該處于低電平，反之亦然。TTL門(mén)電路電壓傳輸特性TTL高電平VOH＝3.6V低電平VOL＝0.3V二、輸入和輸出邏輯電平三、開(kāi)門(mén)電平和關(guān)門(mén)電平關(guān)門(mén)電平Voff開(kāi)門(mén)電平Von對(duì)應(yīng)于輸出低電平上限的輸入高電平（也稱(chēng)輸入高電平最小值）對(duì)應(yīng)于輸出高電平下限的輸入低電平（也稱(chēng)輸入低電平最大值）TTL高電平VOH＝3.6V低電平VOL＝0.3V（輸入高電平下限VIHmin）（輸入低電平上限VILmax

）VIHminVILmax閾值電平：VTH=1.4V1.4V輸入信號(hào)噪聲容限它表征門(mén)電路的抗干擾能力強(qiáng)弱。在TTL驅(qū)動(dòng)TTL門(mén)電路的情況下，串入的噪聲電壓大小分兩種情況：低電平輸入噪聲容限和高電平輸入噪聲容限。低電平輸入噪聲容限VNL：負(fù)載門(mén)輸入低電平時(shí)高電平輸入噪聲容限VNH：負(fù)載門(mén)輸入高電平時(shí)扇出門(mén)數(shù)一種門(mén)能驅(qū)動(dòng)同一類(lèi)型門(mén)電路的個(gè)數(shù)稱(chēng)扇出數(shù)。雖然IOL＞IOH，但是IIL>>IIH，所以NOL＜NOH。所以扇出門(mén)數(shù)以NOL為準(zhǔn)。平均傳輸延遲時(shí)間tpdTTL門(mén)電路在輸入脈沖信號(hào)的作用下，其輸出不能馬上響應(yīng)輸入變化，需要一段時(shí)間的延遲。tpd為幾十納秒。肖特基三極管—抗飽和，提高電路的開(kāi)關(guān)速度。有源泄放電路(T6、R3、R6)—加快T2、T5由飽和到截止的轉(zhuǎn)換時(shí)間，目的還是提高開(kāi)關(guān)速度。TTL集成門(mén)電路電路改進(jìn)：T4用二只三極管構(gòu)成復(fù)合管—提高電路的帶負(fù)載能力(增大輸出電流)。輸入增加了保護(hù)二極管D1、D2、D3（提高可靠性）。其它TTL門(mén)電路一、TTL或非門(mén)二、TTL集電極開(kāi)路與非門(mén)（OC門(mén)）省去T4和D，輸出高電平為VCC，而不是3.6V實(shí)現(xiàn)線(xiàn)與功能可實(shí)現(xiàn)兩種邏輯電平轉(zhuǎn)換接上拉電阻實(shí)現(xiàn)低速“與非”可實(shí)現(xiàn)邏輯電平指示T1T2T5+VCCT1T2T5+VCCRLLL1L2線(xiàn)與T1T2T4T5+VCCT1T2T4T5+VCCL而普通與非門(mén)輸出端不允許直接并聯(lián)，如圖，很大電流經(jīng)門(mén)1到門(mén)2，這一大電流在輸出內(nèi)阻上的壓降較大，可能使輸出既非高電平又非低電平，產(chǎn)生邏輯混亂，并可能燒壞門(mén)電路。導(dǎo)通飽和截止截止門(mén)1門(mén)2三、TTL三態(tài)輸出門(mén)三態(tài)門(mén)的輸出狀態(tài)除0、1兩種狀態(tài)外，還有高阻輸出狀態(tài)。

=1時(shí)，無(wú)論A=0或1，D1始終導(dǎo)通使T4截止；A=0時(shí)T5截止，A=1時(shí)D2導(dǎo)通Vb2=1V使T5也截止。T4、T5都截止，輸出為高阻態(tài)。

=0時(shí)，三態(tài)門(mén)使能，即D1、D2截止，A和L實(shí)現(xiàn)了反相輸出，TTL三態(tài)門(mén)的真值表11高阻態(tài)01010100輸出L數(shù)據(jù)A11高阻態(tài)01010100輸出L數(shù)據(jù)A00高阻態(tài)10001111輸出L數(shù)據(jù)A注意：三態(tài)輸出門(mén)的電路符號(hào)有多種：三態(tài)門(mén)的應(yīng)用廣泛總線(xiàn)連接信號(hào)雙向傳輸一、典型集成CMOS門(mén)電路

CMOS非門(mén)它是用NMOS和PMOS組成的互補(bǔ)型的MOS電路。它在集成度、功耗、輸出高低電平等方面，都比TTL優(yōu)越，是目前集成電路的主流產(chǎn)品。設(shè)由增強(qiáng)型MOS管構(gòu)成。當(dāng)vI=VDD時(shí)，TN導(dǎo)通，TP截止，vO=VOL

0V當(dāng)vI=0時(shí)，TN截止，TP導(dǎo)通，vO=VOH

VDD。由于互補(bǔ)兩管中總有一只導(dǎo)通，另一管截止，因此CMOS門(mén)電路的功耗極微。CMOS集成邏輯門(mén)電路

CMOS與非門(mén)由增強(qiáng)型MOS管構(gòu)成。NMOS串聯(lián)，PMOS并聯(lián)，構(gòu)成與關(guān)系。當(dāng)輸入都為高電平時(shí)，TN1、TN2導(dǎo)通，TP1、TP2截止，輸出低電平?！?”“1”導(dǎo)通導(dǎo)通截止截止當(dāng)輸入有一個(gè)(或全部)

為低電平時(shí)，TN中有一只(或全部)截止，TP1中有一只(或全部)導(dǎo)通，輸出高電平。所以，

CMOS或非門(mén)由增強(qiáng)型MOS管構(gòu)成。NMOS并聯(lián)，PMOS串聯(lián)，構(gòu)成或關(guān)系。當(dāng)輸入都為低電平時(shí)，TN1、TN2截止，TP1、TP2導(dǎo)通，輸出高電平。當(dāng)輸入有一個(gè)(或全部)

為高電平時(shí)，TN中有一只(或全部)導(dǎo)通，TP中有一只(或全部)截止，輸出低電平。所以，二、集成CMOS門(mén)電路的主要特性

CMOS反相器的電壓傳輸特性特性非常接近理想開(kāi)關(guān)的特性開(kāi)門(mén)電平和關(guān)門(mén)電平近似為各類(lèi)門(mén)電路輸入電平和輸出電平比較＜0.8＜1.5VIL＞1.4＞2.0VIH輸入電平0.30VOL3.45．0VOH輸出電平TTL門(mén)電路（+5V電源）CMOS門(mén)電路（+5V電源）種類(lèi)電平V參數(shù)名稱(chēng)符號(hào)參數(shù)單位電源電壓輸出低電平電流0.51mA+5V輸出高電平電流-0.51mA+5V輸出低電平電壓0.05V+5V輸出高電平電壓4.95V+5V開(kāi)關(guān)時(shí)間200ns+5V200ns+5V功耗靜態(tài)0mW+5V動(dòng)態(tài)0.5mW+5V三、CMOS門(mén)電路的主要參數(shù)四、CMOS傳輸門(mén)(TG門(mén))它由NMOS和PMOS管并聯(lián)而成。C和為互補(bǔ)控制端。電路符號(hào)在時(shí)，TP導(dǎo)通；在時(shí)，TN導(dǎo)通；在時(shí)，兩管同時(shí)導(dǎo)通。輸入/輸出間表現(xiàn)為低阻，輸入信號(hào)傳遞到輸出。當(dāng)C＝0V、＝VDD時(shí)，

TN和TP都截止，

輸入/輸出為高阻態(tài)；

當(dāng)C=VDD、=0時(shí)，

gssg令C和的高、低電平分別為VDD和0V；

輸入電壓vI的范圍為0～VDD之間。

TG門(mén)的兩種應(yīng)用TG門(mén)組成雙刀雙擲開(kāi)關(guān)TG門(mén)組成單刀單擲開(kāi)關(guān)1.應(yīng)保證整體邏輯功能，不盲目追究速度等指標(biāo)。2.器件應(yīng)考慮兼容和可替代、通用性。2.3門(mén)電路使用的注意事項(xiàng)3.多余輸入端的處理對(duì)于與非門(mén)電路：把多余輸入端接正電源或者與有用端并聯(lián)使用；對(duì)于或非門(mén)電路：把多余輸入端接地或與有用端并聯(lián)使用。通過(guò)電阻接地時(shí)，對(duì)TTL這只串聯(lián)電阻阻值只能在500歐姆以下。特別注意：不能把多余輸入端懸空。對(duì)TTL電路，懸空雖相當(dāng)于高電平，但易引入干擾；對(duì)CMOS電路，懸空無(wú)電位，使相應(yīng)管子截止，破壞邏輯關(guān)系，也會(huì)引入干擾.CMOS電路輸入端禁止懸空?？紤]：CMOS反向器的輸入端經(jīng)一大電阻接地，相當(dāng)于接高電平？R20K因?yàn)镃MOS反向器的輸入電流都很小，所以在R上產(chǎn)生的壓降都很小，只能相當(dāng)于接低電平。**注意這和TTL的輸入特性是不同的14、電源的去耦濾波數(shù)字電路在脈沖工作時(shí)，由于電路中晶體管交替工作，會(huì)產(chǎn)生脈沖尖峰電流，該電流在電源內(nèi)阻上產(chǎn)生的壓降可能影響正常的邏輯關(guān)系。濾除尖峰電流的常用方法是在集成電路電源的引腳端加接一只0.01

F～0.1

F的電容器。C5、不同種類(lèi)的邏輯門(mén)之間的連接在連接二種不同種類(lèi)的邏輯門(mén)電路，且當(dāng)二種邏輯門(mén)電路的邏輯電平、驅(qū)動(dòng)能力不一致時(shí)，它們之間應(yīng)加接口電路。要求：驅(qū)動(dòng)門(mén)負(fù)載門(mén)VOH(min)≥VIH(min)VOL(max)≤VIH(max)IOH(max)≥NOHIIH(max)IOL(max)≥NOLIIL(max)以5V電源電壓時(shí)，CMOS和TTL參數(shù)之比較：-0.4-0.0001IIL(max)/mA200.1IIH(max)/uA0.81.5VIL(max)/V23.5VIH(min)/V80.51IOL(max)/mA-0.4-0.51IOH(max)/mA0.50.05VOL(max)/V2.74.6VOH(min)/VTTL

（74LS系列）CMOS

（4000系列）參數(shù)名稱(chēng)

TTL驅(qū)動(dòng)CMOSTTL的輸出高電平不滿(mǎn)足CMOS的輸入高電平要求，其它都滿(mǎn)足。因此應(yīng)將TTL電路輸出的高電平提升到CMOS的輸入高電平下限值以上。常用方法是接上拉電阻和接電平偏移門(mén)電路實(shí)現(xiàn)電平轉(zhuǎn)換。接上拉電阻接電平偏移門(mén)CMOS驅(qū)動(dòng)TTLCMOS驅(qū)動(dòng)TTL時(shí)，CMOS電路的最大灌電流太小，不滿(mǎn)足要求，其它都滿(mǎn)足。常用方法是采用一級(jí)CMOS驅(qū)動(dòng)門(mén)或先經(jīng)電流放大器后驅(qū)動(dòng)TTL電路。采用CMOS驅(qū)動(dòng)門(mén)采用同相電流放大器組合邏輯電路各種基本邏輯電路都是由基本的或復(fù)雜的邏輯門(mén)構(gòu)成的，它們?cè)跀?shù)字電路中已成為通用的標(biāo)準(zhǔn)邏輯器件。各種邏輯器件按邏輯功能可分為組合邏輯電路和時(shí)序兩大類(lèi)：其中MSI代表中規(guī)模集成電路（指包含10～100個(gè)等效門(mén)的集成芯片）本章先討論組合邏輯電路以及它們的分析、設(shè)計(jì)方法。第3章

組合邏輯電路常見(jiàn)的組合邏輯電路：二進(jìn)制數(shù)的四則運(yùn)算電路、編碼電路、譯碼電路、奇偶校驗(yàn)電路、數(shù)據(jù)分配器和數(shù)據(jù)選擇器等。一．組合邏輯電路的結(jié)構(gòu)和功能描述電路的輸出狀態(tài)（結(jié)果），只由當(dāng)時(shí)電路的各輸入取值決定。一旦輸入取值確定后，輸出結(jié)果就可以確定。3.1基本組合邏輯電路的分析和設(shè)計(jì)1.組合電路的分析方法（1）應(yīng)先寫(xiě)出每一位輸出的邏輯表達(dá)式，（2）在給定各個(gè)變量的取值后，列出真值表，（3）最后確定電路的邏輯功能。二、基本組合邏輯電路的分析和設(shè)計(jì)方法例請(qǐng)分析給出電路的邏輯功能。解:(1)根據(jù)電路圖，寫(xiě)出邏輯函數(shù)表達(dá)式如下：表達(dá)式往往不能直接確定電路的邏輯功能，所以通常需要列出真值表

(2)真值表如下：(3)由真值表可以得到電路的功能是：當(dāng)輸入的二進(jìn)制碼中１的個(gè)數(shù)為奇數(shù)時(shí)，輸出為１?？梢?jiàn)，這是一個(gè)３位奇偶校驗(yàn)器。2.組合電路的設(shè)計(jì)設(shè)計(jì)是分析的反過(guò)程,通常要實(shí)現(xiàn)的功能要求是給定的,選定門(mén)電路后,能設(shè)計(jì)出完成該功能的具體電路。一般設(shè)計(jì)過(guò)程為：（1）根據(jù)題意或給定功能要求找出輸入和輸出邏輯變量；（2）列出真值表；（3）求出各個(gè)輸出的最簡(jiǎn)與—或表達(dá)式（建議用卡諾圖法）；（4）用規(guī)定的邏輯門(mén)畫(huà)出整個(gè)邏輯電路圖。解：例:設(shè)計(jì)一個(gè)半加器電路，僅由兩數(shù)據(jù)相應(yīng)位相加，不計(jì)進(jìn)位。（1）根據(jù)題意，設(shè)加數(shù)和被加數(shù)為、，相加后產(chǎn)生半加和為，向高位進(jìn)位為。（2）由此得到真值表：1011010101100000進(jìn)位半加和加數(shù)被加數(shù)輸出輸入（4）由異或門(mén)、與門(mén)實(shí)現(xiàn)的電路：（3）由真值表得到兩個(gè)輸出函數(shù)式（已是最簡(jiǎn)式，否則用卡諾圖或代數(shù)法化簡(jiǎn)）：3.組合邏輯電路的競(jìng)爭(zhēng)和冒險(xiǎn)如果輸出端門(mén)電路的兩個(gè)輸入信號(hào)A和B是輸入變量A經(jīng)過(guò)兩個(gè)不同的傳輸途徑而來(lái)的，那么當(dāng)輸入變量A的狀態(tài)發(fā)生突變時(shí)輸出端便有可能產(chǎn)生尖峰脈沖。就可能產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)例消除競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象(1)引入選通脈沖(2)接入濾波電容(3)修改邏輯設(shè)計(jì)S因此，只要輸出端的邏輯函數(shù)在一定條件下能簡(jiǎn)化成**

可編程邏輯器件（PLD）PLD(ProgrammableLogicDevice)是指邏輯關(guān)系不用固定的硬件來(lái)實(shí)現(xiàn)，而是利用某種電路，通過(guò)編程技術(shù)來(lái)實(shí)現(xiàn)各種邏輯關(guān)系，進(jìn)而達(dá)到同一器件實(shí)現(xiàn)不同邏輯函數(shù)的目的。二極管構(gòu)成的熔絲型可編程門(mén)陣列可編程與門(mén)可編程與門(mén)符號(hào)在未編程前，熔絲相當(dāng)于短路。工作原理編程：只需將與二極管正極端連的熔絲接地，然后加上編程電壓（電源5V時(shí)，編程電壓為25V）。此時(shí)，相應(yīng)熔絲將流過(guò)比正常電流大得多的電流而被熔斷（熔絲用低熔點(diǎn)的材料制成）。其它保留。如將與陣中的1#、4#、5#熔絲熔斷，則輸出變成1#5#4#通過(guò)編程，三變量可編程與門(mén)可產(chǎn)生多達(dá)64種“與”的邏輯函數(shù)可編程或門(mén)可編程或門(mén)符號(hào)未編程時(shí)，或陣電路的編程可將與二極管負(fù)極端連的熔絲接正電源，將熔絲熔斷。如將2#熔絲熔斷，則編程后的輸出為：2#三變量可編程或門(mén)可產(chǎn)生多達(dá)8種“或”的邏輯函數(shù)

PLD表示法硬“連接”----輸入項(xiàng)和與門(mén)輸入線(xiàn)的交叉處用“·”表示編程連接---用“×”表示空----表示沒(méi)有連接，輸入項(xiàng)和與門(mén)輸入線(xiàn)之間斷開(kāi)實(shí)際應(yīng)用中，可編程與門(mén)的輸入變量可多達(dá)幾十個(gè)，或門(mén)陣列的輸入變量有八個(gè)以上。為了方便，常用PLD表示法。輸入項(xiàng)(輸入變量)

PLD中的緩沖器在PLD器件中通常大量使用具有緩沖器，一方面增加信號(hào)的驅(qū)動(dòng)能力，另一方面產(chǎn)生互補(bǔ)輸出?？删幊剃嚵袑⒍鄠€(gè)PLD與、或門(mén)組合起來(lái)就成了PLD的與陣列和或陣列。用來(lái)產(chǎn)生各種各樣的“與-或”函數(shù)式，然后實(shí)現(xiàn)各種邏輯電路。

3.4.1二進(jìn)制加法器數(shù)字系統(tǒng)要完成各種復(fù)雜運(yùn)算和操作，首先必須具備加、減、乘、除四種最基本的算術(shù)運(yùn)算。而在數(shù)字電路中，又只需具有加法運(yùn)算和移位操作就能實(shí)現(xiàn)乘除法的運(yùn)算。所以，加法電路是最基本的。在加法電路中半加電路和全加電路又是最低層的。一、一位加法器半加器僅由兩數(shù)據(jù)相應(yīng)位相加，不計(jì)進(jìn)位全部由與非門(mén)實(shí)現(xiàn)必須把函數(shù)式變換成與非-與非表達(dá)式：全部用與非門(mén)的邏輯電路圖為：利用可公用的門(mén)半加器內(nèi)部的電路不管采用何種邏輯實(shí)現(xiàn)，都用邏輯符號(hào)表示：也可以全部用或非門(mén)實(shí)現(xiàn)一位全加器能實(shí)現(xiàn)二個(gè)加數(shù)的對(duì)應(yīng)位和相鄰低位的進(jìn)位一起相加的加法電路。全加器真值表：0110011111100111010101001101100101000000結(jié)果輸出全加器輸入從表可得到二個(gè)輸出函數(shù)：化簡(jiǎn)010110100001111001111001000001111001（2）當(dāng)用半加器實(shí)現(xiàn)時(shí)，需對(duì)上述式子作變換。棋盤(pán)格→異或邏輯關(guān)系（1）由上式可用與非門(mén)實(shí)現(xiàn)，圖略。(3)用可編程與或陣列實(shí)現(xiàn)一位二進(jìn)制數(shù)的加法運(yùn)算電路根據(jù)真值表，化簡(jiǎn)后表達(dá)式為：1111110011101010100110110010100110000000

解：由邏輯式得可編程與或陣列電路圖用PLD實(shí)現(xiàn)的全加器電路二、多位二進(jìn)制加法器4位并行輸入串行進(jìn)位加法電路，可由四個(gè)1位全加器組成，如圖所示：這種加法方式稱(chēng)為串行進(jìn)位，其運(yùn)算速度是比較低的。每做一次加法運(yùn)算，需要經(jīng)過(guò)4個(gè)全加器的傳輸延遲時(shí)間，才能得到穩(wěn)定可靠的運(yùn)算結(jié)果。為了加快運(yùn)算速度，可以把串行進(jìn)位改成超前進(jìn)位（快速進(jìn)位）把基本組合邏輯電路集成化，加上電源和某些控制端后，就成為一片中規(guī)模集成電路。中規(guī)模集成電路的功能完善，連接和功能擴(kuò)展方便,應(yīng)用靈活在中規(guī)模集成電路中，通常給出某電路的功能表和芯片引腳圖，然后依據(jù)基本電路的工作原理，將該中規(guī)模集成電路應(yīng)用起來(lái)。因此，學(xué)習(xí)方法是首先讀懂該中規(guī)模集成電路的功能表，相應(yīng)引腳功能。中規(guī)模集成二進(jìn)制加法器1.74HC283型4位二進(jìn)制加法器4位被加數(shù)4位加數(shù)4位和數(shù)進(jìn)位輸出進(jìn)位輸入簡(jiǎn)化邏輯圖2.用74HC283實(shí)現(xiàn)減法運(yùn)算二進(jìn)制的減法運(yùn)算可以通過(guò)補(bǔ)碼的加法來(lái)實(shí)現(xiàn),首先將被減數(shù)和減數(shù)都變成補(bǔ)碼,然后做加法運(yùn)算。該片做被減數(shù)和減數(shù)補(bǔ)碼相加運(yùn)算得到和數(shù)補(bǔ)碼如co=1,表明被減數(shù)>減數(shù)得到和數(shù)為正該片將片I的正數(shù)加零，結(jié)果差也為正數(shù)1000-0011

1000+1100+110101100000110101101010101如co=0,表明被減數(shù)<減數(shù)得到和數(shù)為補(bǔ)碼該片實(shí)現(xiàn)反碼加1，實(shí)現(xiàn)原碼的差將補(bǔ)碼求反加10011-1000

0011+0111+1010110011100010110010001013.實(shí)現(xiàn)多位二進(jìn)制數(shù)相加用兩片74HC283實(shí)現(xiàn)兩個(gè)8位的二進(jìn)制數(shù)加法運(yùn)算。4.實(shí)現(xiàn)代碼間的轉(zhuǎn)換

74HC283只能做加法，其功能不能改變。要實(shí)現(xiàn)代碼轉(zhuǎn)換其基本思路是：待轉(zhuǎn)換的代碼加上某個(gè)數(shù)即成目的代碼了。被加數(shù)加數(shù)結(jié)果代碼8421B3B2B1B02421000000000000000100000001001000000010001100000011010000000100010101101011011001101100011101101101100001101110100101101111將8421BCD碼轉(zhuǎn)換成2421BCD碼時(shí)，其真值表如表所示。圈1結(jié)果圈0結(jié)果B2、B1卡諾圖邏輯圖

被加數(shù)加數(shù)

結(jié)果代碼8421B3B2B1B02421000000000000000100000001001000000010001100000011010000000100010101101011011001101100011101101101100001101110100101101111

編碼器編碼器是將一個(gè)特定對(duì)象變換成一組二進(jìn)制碼的電路。如一個(gè)單位、一戶(hù)家庭、一個(gè)部門(mén)、一個(gè)運(yùn)動(dòng)員等都可用一組n位的十進(jìn)制代碼表示。實(shí)現(xiàn)代碼表示的具體電路就是編碼器。1.基本編碼器如將4個(gè)開(kāi)關(guān)量編制成4組二位二進(jìn)制代碼。真值表為：編碼器輸入二位碼輸出W0W1W2W3Y1Y0100000010001001010000111

3.2編碼器和譯碼器真值表說(shuō)明：（1）同一時(shí)間只允許1個(gè)編碼對(duì)象輸入，其余不能輸入；（2）一個(gè)對(duì)象和一組代碼相對(duì)應(yīng)。00代表W0、01代表W1、10代表W2、11代表W3；二位代碼輸出中每位的函數(shù)為：編碼器輸入二位碼輸出W0W1W2W3Y1Y0100000010001001010000111利用同時(shí)不能出現(xiàn)二個(gè)以上編碼對(duì)象的約束條件，化簡(jiǎn)后得：4線(xiàn)—2線(xiàn)編碼器編碼器輸入二位碼輸出W0W1W2W3Y1Y01000000100010010100001112.二進(jìn)制編碼器將2n個(gè)特定對(duì)象編制成n位二進(jìn)制代碼的一種組合邏輯電路。它在數(shù)字系統(tǒng)中應(yīng)用的非常普遍，例如：4線(xiàn)-2線(xiàn)（4/2）編碼器，8線(xiàn)-3線(xiàn)（8/3）編碼器，16線(xiàn)-4線(xiàn)（16/4）編碼器等。W1W0W2n-1：二進(jìn)制編碼器Y0Y1Yn-1：3.二-十進(jìn)制編碼器它是將十進(jìn)制的0～9十個(gè)數(shù)字，用一組4位的二-十進(jìn)制代碼（BCD碼）表示。4.優(yōu)先編碼器這種編碼器允許同時(shí)輸入二個(gè)或二個(gè)以上的輸入信號(hào)，但編碼器只對(duì)其中優(yōu)先權(quán)最高的待編碼對(duì)象實(shí)施編碼。