基于TMDs材料的PMOS器件與CMOS反相器制備關(guān)鍵技術(shù)與性能優(yōu)化研究一、引言1.1研究背景與意義隨著信息技術(shù)的飛速發(fā)展，集成電路作為現(xiàn)代電子系統(tǒng)的核心，其性能的提升對于推動整個信息產(chǎn)業(yè)的進步至關(guān)重要。在集成電路中，金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）是構(gòu)成各種邏輯電路和存儲單元的基本器件，而PMOS器件作為其中的重要組成部分，與NMOS器件共同構(gòu)成了互補金屬氧化物半導(dǎo)體（CMOS）技術(shù)的基礎(chǔ)。CMOS反相器則是CMOS邏輯電路中最基本的單元，它能夠?qū)崿F(xiàn)信號的邏輯反相功能，是構(gòu)建復(fù)雜數(shù)字電路的基石。傳統(tǒng)的硅基CMOS技術(shù)在過去幾十年中取得了巨大的成功，推動了集成電路技術(shù)按照摩爾定律不斷發(fā)展，芯片的集成度和性能得到了大幅提升。然而，隨著芯片尺寸的不斷縮小，硅基CMOS器件逐漸面臨著一系列嚴峻的挑戰(zhàn)，如短溝道效應(yīng)、漏電流增加、功耗上升等，這些問題限制了芯片性能的進一步提升，并對芯片的可靠性和穩(wěn)定性產(chǎn)生了負面影響。為了突破這些瓶頸，研究人員不斷探索新的材料和器件結(jié)構(gòu)，以滿足未來集成電路對高性能、低功耗和小型化的需求。二維過渡金屬硫族化合物（TMDs）材料作為一類新興的半導(dǎo)體材料，近年來在材料科學(xué)和半導(dǎo)體器件領(lǐng)域引起了廣泛的關(guān)注。TMDs材料具有獨特的原子結(jié)構(gòu)和優(yōu)異的物理性質(zhì)，如原子級的超薄厚度、高載流子遷移率、可調(diào)節(jié)的帶隙等，這些特性使其在半導(dǎo)體器件應(yīng)用中展現(xiàn)出巨大的潛力。與傳統(tǒng)的硅基材料相比，TMDs材料的原子級厚度能夠有效抑制短溝道效應(yīng)，從而為實現(xiàn)更小尺寸的器件提供了可能；高載流子遷移率則有助于提高器件的開關(guān)速度和電子傳輸效率，進而提升電路的運行速度；可調(diào)節(jié)的帶隙特性使得TMDs材料能夠滿足不同類型器件對帶隙的要求，拓展了其在邏輯電路、存儲器和傳感器等領(lǐng)域的應(yīng)用范圍?；赥MDs材料制備PMOS器件和CMOS反相器，有望充分利用TMDs材料的優(yōu)勢，解決傳統(tǒng)硅基CMOS技術(shù)面臨的問題，為集成電路的發(fā)展開辟新的道路。通過研究TMDs材料的生長、制備工藝以及器件結(jié)構(gòu)的優(yōu)化，可以實現(xiàn)高性能、低功耗的PMOS器件和CMOS反相器，為下一代集成電路的設(shè)計和制造提供技術(shù)支持。此外，TMDs材料與現(xiàn)有半導(dǎo)體工藝的兼容性研究，也有助于推動TMDs基器件的大規(guī)模生產(chǎn)和應(yīng)用，促進集成電路產(chǎn)業(yè)的可持續(xù)發(fā)展。本研究旨在深入探究基于TMDs材料的PMOS器件與CMOS反相器的制備工藝和性能優(yōu)化，通過對TMDs材料的特性分析、器件結(jié)構(gòu)的設(shè)計與仿真以及制備工藝的探索，解決TMDs基器件在制備過程中面臨的關(guān)鍵問題，實現(xiàn)高性能的PMOS器件和CMOS反相器。研究成果對于推動TMDs材料在集成電路領(lǐng)域的應(yīng)用，提升我國在半導(dǎo)體器件領(lǐng)域的自主創(chuàng)新能力，具有重要的理論意義和實際應(yīng)用價值。1.2國內(nèi)外研究現(xiàn)狀在基于TMDs材料的PMOS器件研究方面，國內(nèi)外學(xué)者都取得了一系列重要進展。國外一些頂尖科研機構(gòu)和高校，如美國斯坦福大學(xué)、加州大學(xué)伯克利分校等，在TMDs材料的生長與器件制備工藝上處于領(lǐng)先地位。斯坦福大學(xué)的研究團隊通過化學(xué)氣相沉積（CVD）技術(shù)，成功制備出大面積、高質(zhì)量的二硫化鉬（MoS?）薄膜，并將其應(yīng)用于PMOS器件的制備。他們通過優(yōu)化生長條件，精確控制MoS?薄膜的層數(shù)和質(zhì)量，有效提高了器件的性能，制備出的PMOS器件展現(xiàn)出較高的載流子遷移率和良好的開關(guān)特性。國內(nèi)的清華大學(xué)、北京大學(xué)、中國科學(xué)院半導(dǎo)體研究所等科研單位也在積極開展相關(guān)研究，并取得了顯著成果。清華大學(xué)的研究人員采用分子束外延（MBE）技術(shù)，在特定襯底上生長出原子級平整的MoS?薄膜，實現(xiàn)了對MoS?材料生長的精確控制?；诖耍麄冎苽涞腜MOS器件在性能上有了進一步提升，特別是在降低器件的閾值電壓和提高開關(guān)速度方面取得了突破，為TMDs基PMOS器件的實際應(yīng)用奠定了基礎(chǔ)。在CMOS反相器制備研究領(lǐng)域，國外研究注重創(chuàng)新的器件架構(gòu)和材料組合。例如，韓國的科研團隊提出了一種基于TMDs/氧化物半導(dǎo)體異質(zhì)結(jié)構(gòu)的CMOS反相器設(shè)計方案，通過將TMDs材料與氧化物半導(dǎo)體結(jié)合，充分利用兩者的優(yōu)勢，有效改善了CMOS反相器的性能。該結(jié)構(gòu)的反相器具有較低的功耗和較高的噪聲容限，在低功耗電路應(yīng)用中展現(xiàn)出巨大潛力。國內(nèi)研究則側(cè)重于工藝優(yōu)化和成本控制。復(fù)旦大學(xué)的研究人員通過改進光刻工藝和材料選擇，成功制備出高性能、低成本的基于TMDs材料的CMOS反相器。他們通過優(yōu)化光刻工藝參數(shù)，減小了器件的尺寸偏差，提高了器件的一致性；同時，選用合適的低成本材料，在不影響器件性能的前提下，降低了制備成本，為TMDs基CMOS反相器的大規(guī)模生產(chǎn)提供了可能。盡管國內(nèi)外在基于TMDs材料的PMOS器件與CMOS反相器制備研究方面取得了諸多成果，但仍存在一些不足之處。在TMDs材料生長方面，目前的生長技術(shù)難以同時實現(xiàn)大面積、高質(zhì)量和低成本的制備，這限制了TMDs基器件的大規(guī)模生產(chǎn)和應(yīng)用。在器件制備工藝上，TMDs材料與襯底、電極等之間的界面兼容性問題尚未得到完全解決，導(dǎo)致器件的穩(wěn)定性和可靠性有待提高。此外，對于TMDs基CMOS反相器的性能優(yōu)化，還需要進一步深入研究器件結(jié)構(gòu)、材料特性與電路性能之間的關(guān)系，以實現(xiàn)更高性能的電路設(shè)計。1.3研究內(nèi)容與方法本研究圍繞基于TMDs材料的PMOS器件與CMOS反相器制備展開，具體研究內(nèi)容涵蓋材料特性分析、器件結(jié)構(gòu)設(shè)計與仿真、制備工藝探索以及器件性能測試與分析等多個關(guān)鍵方面。在材料特性分析層面，深入研究TMDs材料的生長機制與特性是至關(guān)重要的基礎(chǔ)環(huán)節(jié)。通過化學(xué)氣相沉積（CVD）、分子束外延（MBE）等先進材料生長技術(shù)，系統(tǒng)地探索不同生長條件，如溫度、氣壓、氣體流量等因素對TMDs材料的晶體結(jié)構(gòu)、層數(shù)、質(zhì)量以及電學(xué)性能的影響規(guī)律。運用高分辨率透射電子顯微鏡（HRTEM）、拉曼光譜、光致發(fā)光光譜（PL）等先進表征手段，對TMDs材料的微觀結(jié)構(gòu)和光學(xué)特性進行精確表征，深入分析材料的晶體質(zhì)量、缺陷密度、帶隙特性等關(guān)鍵參數(shù)，為后續(xù)的器件制備提供堅實的材料基礎(chǔ)和理論依據(jù)。器件結(jié)構(gòu)設(shè)計與仿真部分，基于TMDs材料的特性，創(chuàng)新性地設(shè)計高性能的PMOS器件和CMOS反相器結(jié)構(gòu)。充分考慮TMDs材料的原子級厚度、高載流子遷移率等特性，對器件的溝道長度、寬度、柵極結(jié)構(gòu)等關(guān)鍵參數(shù)進行優(yōu)化設(shè)計，以有效抑制短溝道效應(yīng)，提高器件的開關(guān)速度和穩(wěn)定性。利用Silvaco、Sentaurus等專業(yè)的半導(dǎo)體器件仿真軟件，對設(shè)計的器件結(jié)構(gòu)進行全面的電學(xué)性能仿真分析。通過仿真，深入研究器件的電場分布、載流子輸運特性、閾值電壓、漏電流等關(guān)鍵電學(xué)參數(shù)，預(yù)測器件的性能表現(xiàn)，為器件結(jié)構(gòu)的優(yōu)化和改進提供有力的理論指導(dǎo)。制備工藝探索是實現(xiàn)高性能器件的關(guān)鍵環(huán)節(jié)。研究TMDs材料與襯底、電極等之間的界面兼容性，通過優(yōu)化材料的生長工藝和界面處理技術(shù)，提高界面質(zhì)量，降低界面態(tài)密度，從而減少器件的漏電流，提高器件的穩(wěn)定性和可靠性。探索光刻、刻蝕、金屬化等器件制備工藝，優(yōu)化工藝參數(shù)，提高器件的制備精度和一致性。例如，研究光刻工藝中的曝光劑量、顯影時間等參數(shù)對器件尺寸精度的影響，通過優(yōu)化這些參數(shù)，減小器件的尺寸偏差，提高器件的性能一致性。同時，研究刻蝕工藝中的刻蝕速率、刻蝕選擇性等參數(shù)對TMDs材料表面質(zhì)量的影響，通過優(yōu)化刻蝕工藝，減少對TMDs材料的損傷，提高器件的性能。在器件性能測試與分析方面，對制備的PMOS器件和CMOS反相器進行全面的性能測試。利用半導(dǎo)體參數(shù)分析儀、示波器等測試設(shè)備，精確測量器件的電學(xué)性能參數(shù)，如轉(zhuǎn)移特性、輸出特性、開關(guān)速度、閾值電壓、漏電流等。通過對測試數(shù)據(jù)的深入分析，評估器件的性能優(yōu)劣，找出影響器件性能的關(guān)鍵因素。例如，通過分析轉(zhuǎn)移特性曲線，研究器件的閾值電壓、亞閾值擺幅等參數(shù)，評估器件的開關(guān)性能；通過分析輸出特性曲線，研究器件的輸出電阻、飽和電流等參數(shù)，評估器件的驅(qū)動能力。同時，研究器件性能與制備工藝、材料特性之間的內(nèi)在關(guān)系，為進一步優(yōu)化器件性能提供數(shù)據(jù)支持和理論依據(jù)。本研究綜合采用實驗研究、理論分析和數(shù)值模擬等多種研究方法。實驗研究是本項目的核心方法，通過一系列的實驗操作，實現(xiàn)TMDs材料的生長、器件的制備以及性能測試。在材料生長實驗中，嚴格控制生長條件，探索最佳的生長參數(shù)，以獲得高質(zhì)量的TMDs材料；在器件制備實驗中，精心優(yōu)化制備工藝，提高器件的制備精度和性能；在性能測試實驗中，準確測量器件的各項性能參數(shù)，為研究提供可靠的數(shù)據(jù)支持。理論分析貫穿于整個研究過程，從材料的生長機制、器件的工作原理到性能優(yōu)化的理論依據(jù)，都需要運用半導(dǎo)體物理、材料科學(xué)等相關(guān)理論進行深入分析和解釋。通過理論分析，深入理解TMDs材料和器件的物理本質(zhì)，為實驗研究和數(shù)值模擬提供理論指導(dǎo)。數(shù)值模擬作為一種重要的輔助研究方法，利用專業(yè)的軟件對器件結(jié)構(gòu)和性能進行仿真分析。通過數(shù)值模擬，可以在實驗之前對不同的器件結(jié)構(gòu)和工藝參數(shù)進行預(yù)測和評估，快速篩選出最優(yōu)方案，減少實驗次數(shù)和成本，提高研究效率。同時，數(shù)值模擬結(jié)果可以與實驗結(jié)果相互驗證和補充，深入揭示器件的內(nèi)部物理過程，為器件的優(yōu)化設(shè)計提供更全面的依據(jù)。二、TMDs材料特性及應(yīng)用基礎(chǔ)2.1TMDs材料的結(jié)構(gòu)與性質(zhì)TMDs材料具有獨特的晶體結(jié)構(gòu)，其基本單元是由過渡金屬原子（M）與硫族原子（X，如S、Se、Te等）通過共價鍵結(jié)合形成的二維層狀結(jié)構(gòu)。在每一層中，過渡金屬原子被兩層硫族原子以三明治的形式夾在中間，構(gòu)成了[X-M-X]的原子排列方式。這種結(jié)構(gòu)中，層內(nèi)原子間通過強共價鍵相互作用，賦予了材料較高的層內(nèi)穩(wěn)定性；而層與層之間則依靠較弱的范德華力相互吸引，使得層間易于發(fā)生相對滑動，這也是TMDs材料具有可剝離性的原因。以常見的二硫化鉬（MoS?）為例，其晶體結(jié)構(gòu)存在多種相，其中2H相是最穩(wěn)定且常見的相。在2H-MoS?中，每一層由Mo原子層和上下兩層S原子層緊密結(jié)合而成，兩層之間按照A-B-A的順序堆積，形成了六方晶系的對稱性。這種晶體結(jié)構(gòu)決定了MoS?具有良好的各向異性，在平行于層平面方向上，原子間的強共價鍵使得材料具有較高的機械強度和電學(xué)、熱學(xué)傳導(dǎo)性能；而在垂直于層平面方向，由于范德華力較弱，材料的力學(xué)性能相對較低，電學(xué)和熱學(xué)傳導(dǎo)也受到一定限制。除了2H相，MoS?還存在3R相和1T相等亞穩(wěn)相。3R-MoS?具有三方對稱性，其原子堆積順序為A-B-C，相較于2H相，3R相的層間相對位移和堆垛方式不同，導(dǎo)致其具有一些獨特的物理性質(zhì)。1T-MoS?則表現(xiàn)為正交或三方對稱，具有金屬性質(zhì)，通常通過化學(xué)摻雜或外部應(yīng)力誘導(dǎo)，從半導(dǎo)體相（如2H相）轉(zhuǎn)變而來。不同相的TMDs材料在原子排列和電子結(jié)構(gòu)上存在差異，進而導(dǎo)致其物理性質(zhì)和應(yīng)用性能也有所不同。TMDs材料在電學(xué)、光學(xué)、力學(xué)等方面展現(xiàn)出優(yōu)異的性質(zhì)，使其在眾多領(lǐng)域具有廣泛的應(yīng)用潛力。在電學(xué)性質(zhì)方面，TMDs材料的電學(xué)特性與其原子結(jié)構(gòu)和能帶結(jié)構(gòu)密切相關(guān)。大多數(shù)TMDs材料呈現(xiàn)出半導(dǎo)體特性，且其帶隙可以在一定范圍內(nèi)進行調(diào)節(jié)。例如，單層MoS?是直接帶隙半導(dǎo)體，帶隙約為1.8eV，而隨著層數(shù)的增加，其帶隙逐漸減小并轉(zhuǎn)變?yōu)殚g接帶隙，體相MoS?的帶隙約為1.2eV。這種可調(diào)節(jié)的帶隙特性使得TMDs材料在半導(dǎo)體器件應(yīng)用中具有獨特優(yōu)勢，能夠滿足不同類型器件對帶隙的要求，如在邏輯電路中可作為溝道材料，利用其半導(dǎo)體特性實現(xiàn)信號的開關(guān)和邏輯運算功能；在光電器件中，可根據(jù)帶隙大小實現(xiàn)對光的吸收、發(fā)射和探測等功能。此外，TMDs材料還具有較高的載流子遷移率，例如單層MoS?的電子遷移率可以達到200cm2/V?s以上，這使得電子在材料中傳輸時能夠快速響應(yīng)，有助于提高器件的開關(guān)速度和電子傳輸效率，從而提升電路的運行速度。從光學(xué)性質(zhì)來看，TMDs材料的光學(xué)特性同樣與其原子結(jié)構(gòu)和電子能帶結(jié)構(gòu)緊密相連。由于其原子級的超薄厚度和獨特的電子躍遷特性，TMDs材料在光與物質(zhì)相互作用方面表現(xiàn)出許多優(yōu)異的性能。以MoS?為例，單層MoS?具有很強的光吸收能力，在可見光和近紅外光波段表現(xiàn)出明顯的光吸收峰。這是因為當(dāng)光子能量與MoS?的帶隙能量相匹配時，光子能夠激發(fā)價帶中的電子躍遷到導(dǎo)帶，從而產(chǎn)生光吸收現(xiàn)象。同時，單層MoS?在光致發(fā)光（PL）方面也表現(xiàn)出較高的效率，當(dāng)受到光激發(fā)后，電子從導(dǎo)帶躍遷回價帶時會發(fā)射出光子，產(chǎn)生光致發(fā)光現(xiàn)象。這種光吸收和光致發(fā)光特性使得TMDs材料在光電探測器、發(fā)光二極管、激光器等光電器件領(lǐng)域具有重要的應(yīng)用價值。例如，基于TMDs材料的光電探測器可以利用其對光的吸收特性將光信號轉(zhuǎn)換為電信號，實現(xiàn)對光的探測和傳感；而TMDs材料制成的發(fā)光二極管則可以利用其光致發(fā)光特性將電信號轉(zhuǎn)換為光信號，實現(xiàn)發(fā)光功能。TMDs材料的力學(xué)性質(zhì)也不容忽視。盡管TMDs材料的層間結(jié)合力較弱，但在層平面內(nèi)，由于原子間存在強共價鍵，使得材料在平面內(nèi)具有較高的機械強度和柔韌性。研究表明，單層MoS?在平面內(nèi)的楊氏模量可達270GPa左右，這意味著它能夠承受一定程度的拉伸和彎曲而不發(fā)生破裂。這種良好的力學(xué)性能使得TMDs材料在柔性電子器件領(lǐng)域具有廣闊的應(yīng)用前景。例如，可以將TMDs材料制備成柔性薄膜，用于制造可穿戴電子設(shè)備、柔性顯示器等，這些設(shè)備能夠在彎曲、折疊等復(fù)雜變形條件下仍保持良好的性能。2.2TMDs材料與PMOS器件及CMOS反相器的適配性分析TMDs材料的電學(xué)參數(shù)與PMOS器件和CMOS反相器的性能要求具有緊密的關(guān)聯(lián)，對器件性能的提升潛力巨大。從載流子遷移率方面來看，TMDs材料較高的載流子遷移率能夠顯著提高PMOS器件的開關(guān)速度。在傳統(tǒng)的硅基PMOS器件中，隨著溝道長度的不斷減小，載流子遷移率會受到散射等因素的影響而降低，從而限制了器件的開關(guān)速度。而TMDs材料，如單層MoS?具有較高的電子遷移率，能夠有效減少載流子在溝道中的傳輸時間，使得PMOS器件在相同的工作條件下可以更快地實現(xiàn)開關(guān)動作，提高了電路的運行速度。這對于CMOS反相器而言，能夠降低信號傳輸?shù)难舆t時間，提高反相器的工作頻率，從而滿足高速數(shù)字電路對信號處理速度的要求。TMDs材料的帶隙特性也與PMOS器件和CMOS反相器的性能密切相關(guān)。可調(diào)節(jié)的帶隙使得TMDs材料能夠更好地適應(yīng)不同的應(yīng)用場景。在PMOS器件中，合適的帶隙可以有效抑制漏電流，提高器件的性能穩(wěn)定性。例如，通過精確控制TMDs材料的層數(shù)或采用摻雜等手段調(diào)節(jié)其帶隙，使其與PMOS器件的工作要求相匹配，可以降低器件在關(guān)態(tài)下的漏電流，減少功耗。對于CMOS反相器，TMDs材料的帶隙特性有助于優(yōu)化反相器的閾值電壓和噪聲容限。合適的帶隙可以使反相器的閾值電壓處于理想的范圍，確保反相器在輸入信號變化時能夠準確地進行邏輯反相操作；同時，合適的帶隙還可以提高反相器的噪聲容限，增強其抗干擾能力，使反相器在復(fù)雜的電磁環(huán)境中能夠穩(wěn)定工作。TMDs材料的原子級超薄厚度也是其與PMOS器件和CMOS反相器適配的重要優(yōu)勢。這種超薄厚度能夠有效抑制短溝道效應(yīng)，這是傳統(tǒng)硅基材料在尺寸縮小過程中面臨的嚴重問題。在硅基器件中，當(dāng)溝道長度減小到一定程度時，短溝道效應(yīng)會導(dǎo)致閾值電壓下降、漏電流增加等問題，影響器件的性能和可靠性。而TMDs材料的原子級厚度使得溝道中的電場分布更加均勻，能夠有效減弱短溝道效應(yīng)的影響。對于PMOS器件，這意味著可以進一步縮小器件的尺寸，提高芯片的集成度，同時保持良好的性能。在CMOS反相器中，TMDs材料的超薄厚度有助于實現(xiàn)更小尺寸的反相器單元，從而在有限的芯片面積上集成更多的反相器，提高電路的集成度和功能復(fù)雜度，同時減少了信號傳輸?shù)难舆t和功耗。此外，TMDs材料的穩(wěn)定性和可靠性對于PMOS器件和CMOS反相器的長期穩(wěn)定運行也至關(guān)重要。盡管TMDs材料在某些方面具有優(yōu)異的性能，但在實際應(yīng)用中，其穩(wěn)定性和可靠性仍面臨一些挑戰(zhàn)。例如，TMDs材料與襯底、電極等之間的界面兼容性問題可能導(dǎo)致界面態(tài)的產(chǎn)生，影響載流子的輸運和器件的性能穩(wěn)定性。因此，需要進一步研究和優(yōu)化TMDs材料與其他材料之間的界面處理技術(shù)，提高界面質(zhì)量，增強TMDs材料在PMOS器件和CMOS反相器中的穩(wěn)定性和可靠性，以充分發(fā)揮其在提高器件性能方面的潛力。三、基于TMDs材料的PMOS器件制備工藝研究3.1PMOS器件的基本結(jié)構(gòu)與工作原理PMOS器件作為金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）的一種類型，其基本結(jié)構(gòu)包含源極（Source）、漏極（Drain）、柵極（Gate）以及襯底（Substrate）等關(guān)鍵組成部分。在典型的PMOS器件中，源極和漏極通常由高摻雜的P型半導(dǎo)體區(qū)域構(gòu)成，它們?yōu)檩d流子（空穴）的注入和收集提供了通路。襯底則一般采用N型半導(dǎo)體材料，其作用是為整個器件提供物理支撐，并在器件工作時參與電荷的傳輸和平衡。柵極位于源極和漏極之間，通常由金屬或多晶硅等導(dǎo)電材料制成，它與襯底之間通過一層絕緣的柵氧化層（如二氧化硅SiO?）隔開，這層?xùn)叛趸瘜釉谄骷衅鹬陵P(guān)重要的作用，它能夠有效地控制柵極電場對溝道的影響，從而實現(xiàn)對器件導(dǎo)電性能的精確調(diào)控。PMOS器件的工作原理基于電場效應(yīng)，通過改變柵極電壓來控制溝道的導(dǎo)電性，進而實現(xiàn)對電流的開關(guān)控制。當(dāng)柵極電壓（VGS）相對于源極電壓為負，且其絕對值大于器件的閾值電壓（Vth）時，在柵極下方的襯底表面會形成一個反型層，也稱為溝道。由于襯底是N型半導(dǎo)體，此時在柵極負電場的作用下，襯底表面的少數(shù)載流子（空穴）被吸引到柵極下方，形成一個P型的導(dǎo)電溝道，連接源極和漏極。在這種情況下，若在源極和漏極之間施加一個合適的電壓（VDS），空穴就會在電場的作用下從源極流向漏極，形成漏極電流（ID），器件處于導(dǎo)通狀態(tài)。當(dāng)柵極電壓的絕對值小于閾值電壓時，柵極下方的襯底表面不會形成反型層，源極和漏極之間沒有導(dǎo)電溝道相連，此時即使在源極和漏極之間施加電壓，漏極電流也非常小，幾乎可以忽略不計，器件處于關(guān)斷狀態(tài)。這種通過柵極電壓的變化來控制溝道的形成與消失，從而實現(xiàn)電流通斷的工作方式，使得PMOS器件能夠在數(shù)字電路中作為開關(guān)元件，實現(xiàn)邏輯運算和信號處理功能；在模擬電路中，PMOS器件則可用于放大信號、調(diào)節(jié)電流等。在PMOS器件中，電荷傳輸機制主要涉及空穴在溝道中的運動。當(dāng)器件處于導(dǎo)通狀態(tài)時，源極中的空穴在源漏電壓（VDS）產(chǎn)生的電場作用下，通過溝道向漏極漂移?？昭ㄔ跍系乐械倪w移率是影響器件性能的重要參數(shù)之一，它決定了空穴在電場作用下的運動速度。較高的空穴遷移率意味著在相同的電場強度下，空穴能夠更快地從源極傳輸?shù)铰O，從而提高器件的開關(guān)速度和電流驅(qū)動能力。然而，空穴遷移率會受到多種因素的影響，如溝道材料的質(zhì)量、雜質(zhì)濃度、界面態(tài)密度以及溫度等。在基于TMDs材料的PMOS器件中，TMDs材料本身的特性，如原子級的超薄厚度、晶體結(jié)構(gòu)以及電子能帶結(jié)構(gòu)等，會對空穴遷移率產(chǎn)生顯著影響。此外，TMDs材料與襯底、電極等之間的界面質(zhì)量也會影響電荷傳輸，界面態(tài)的存在可能會捕獲或散射空穴，導(dǎo)致遷移率降低，因此優(yōu)化界面質(zhì)量對于提高基于TMDs材料的PMOS器件性能至關(guān)重要。3.2基于TMDs材料的PMOS器件制備流程以二硫化鉬（MoS?）這一典型的TMDs材料為例，詳細闡述基于TMDs材料的PMOS器件的完整制備流程，該流程涵蓋從襯底選擇與預(yù)處理、TMDs材料的生長或轉(zhuǎn)移、電極制作到柵極形成等多個關(guān)鍵環(huán)節(jié)，每個環(huán)節(jié)都對器件的最終性能有著至關(guān)重要的影響。襯底的選擇與預(yù)處理是制備高質(zhì)量PMOS器件的基礎(chǔ)。在襯底選擇方面，通常選用硅（Si）襯底，這是因為硅材料在半導(dǎo)體行業(yè)中具有廣泛的應(yīng)用基礎(chǔ)，其與現(xiàn)有半導(dǎo)體工藝兼容性良好，且具有穩(wěn)定的物理和化學(xué)性質(zhì)。例如，在許多研究中，使用的是表面氧化的硅襯底（SiO?/Si），其中二氧化硅（SiO?）層厚度一般在300-500nm之間，這一厚度既能保證襯底與后續(xù)生長或轉(zhuǎn)移的MoS?材料之間具有良好的界面穩(wěn)定性，又能為器件提供一定的絕緣性能。在預(yù)處理過程中，首先對硅襯底進行嚴格的清洗，以去除表面的雜質(zhì)、有機物和金屬污染物等。清洗步驟通常采用標準的RCA清洗工藝，該工藝包括依次在不同的化學(xué)溶液中進行浸泡和超聲處理。具體而言，首先將襯底浸泡在由氨水（NH??H?O）、過氧化氫（H?O?）和去離子水（DIwater）按一定比例混合而成的SC-1溶液中，在75-85℃的溫度下處理10-15分鐘，以去除襯底表面的有機污染物和顆粒雜質(zhì)。然后將襯底轉(zhuǎn)移至由鹽酸（HCl）、過氧化氫（H?O?）和去離子水按一定比例混合的SC-2溶液中，在同樣的溫度范圍內(nèi)處理10-15分鐘，用于去除襯底表面的金屬污染物。經(jīng)過RCA清洗后，襯底表面會殘留一些化學(xué)溶液和水分，此時需要用去離子水進行充分沖洗，以確保表面無殘留化學(xué)物質(zhì)，隨后在氮氣（N?）氛圍中進行吹干，以獲得清潔、干燥的襯底表面，為后續(xù)的材料生長或轉(zhuǎn)移提供良好的基礎(chǔ)。TMDs材料的生長或轉(zhuǎn)移是制備過程中的關(guān)鍵步驟，直接影響器件的質(zhì)量和性能。目前，生長MoS?薄膜的方法主要有化學(xué)氣相沉積（CVD）法和分子束外延（MBE）法。CVD法是一種廣泛應(yīng)用的生長技術(shù)，其原理是利用氣態(tài)的硅烷（SiH?）、硫化氫（H?S）和鉬源（如Mo(CO)?等）在高溫和催化劑的作用下發(fā)生化學(xué)反應(yīng)，在襯底表面沉積形成MoS?薄膜。在生長過程中，將經(jīng)過預(yù)處理的襯底放入CVD反應(yīng)腔室中，先將反應(yīng)腔室抽至一定的真空度，通常為10?3-10??Pa，以減少腔室內(nèi)的雜質(zhì)氣體對生長過程的影響。然后向腔室內(nèi)通入一定比例的硅烷、硫化氫和鉬源氣體，同時將襯底加熱至合適的生長溫度，一般在800-1000℃之間。在高溫和催化劑的作用下，硅烷分解產(chǎn)生硅原子，硫化氫分解產(chǎn)生硫原子，鉬源分解產(chǎn)生鉬原子，這些原子在襯底表面發(fā)生化學(xué)反應(yīng)，逐漸沉積形成MoS?薄膜。通過精確控制反應(yīng)氣體的流量、生長溫度和生長時間等參數(shù)，可以實現(xiàn)對MoS?薄膜的層數(shù)、質(zhì)量和均勻性的有效控制。例如，通過調(diào)節(jié)硅烷和硫化氫的流量比例，可以控制MoS?薄膜中硫與鉬的原子比例，從而影響薄膜的晶體結(jié)構(gòu)和電學(xué)性能；通過控制生長時間，可以精確控制薄膜的厚度。分子束外延（MBE）法則是一種更為精確的生長技術(shù)，它在超高真空環(huán)境下進行，能夠?qū)崿F(xiàn)原子級別的精確控制。在MBE生長過程中，將襯底放置在超高真空腔室中的加熱臺上，同時將鉬原子束和硫原子束分別從不同的蒸發(fā)源發(fā)射出來，在襯底表面進行沉積和反應(yīng)。由于MBE生長是在超高真空環(huán)境下進行，避免了雜質(zhì)氣體的污染，因此可以生長出高質(zhì)量、原子級平整的MoS?薄膜。然而，MBE設(shè)備昂貴，生長速度較慢，產(chǎn)量較低，這在一定程度上限制了其大規(guī)模應(yīng)用。除了生長，MoS?薄膜也可以通過轉(zhuǎn)移的方式制備在襯底上。轉(zhuǎn)移方法主要用于將在其他襯底上生長的高質(zhì)量MoS?薄膜轉(zhuǎn)移到目標襯底上。常用的轉(zhuǎn)移方法有濕法轉(zhuǎn)移和干法轉(zhuǎn)移。濕法轉(zhuǎn)移過程中，首先在生長有MoS?薄膜的襯底上涂覆一層聚甲基丙烯酸甲酯（PMMA）作為支撐層，通過旋涂工藝使PMMA均勻覆蓋在MoS?薄膜表面，旋涂速度一般在3000-5000rpm之間，以確保PMMA層的厚度均勻。然后將襯底浸泡在合適的腐蝕液中，如氫氟酸（HF）溶液，以腐蝕掉生長襯底，使MoS?薄膜與PMMA支撐層一起漂浮在腐蝕液表面。用目標襯底將漂浮的MoS?/PMMA薄膜撈出，并在熱臺上進行烘干處理，以去除薄膜中的水分和溶劑。最后，使用丙酮等有機溶劑將PMMA支撐層溶解去除，從而將MoS?薄膜轉(zhuǎn)移到目標襯底上。在干法轉(zhuǎn)移中，通常利用范德華力將MoS?薄膜從生長襯底轉(zhuǎn)移到目標襯底上。通過精確控制轉(zhuǎn)移過程中的溫度、壓力和時間等參數(shù)，可以減少轉(zhuǎn)移過程中對MoS?薄膜的損傷，提高薄膜的質(zhì)量和完整性。電極制作是實現(xiàn)PMOS器件電學(xué)性能的關(guān)鍵步驟之一，直接影響器件的電學(xué)性能和穩(wěn)定性。在MoS?基PMOS器件中，常用的電極材料有金（Au）、鈦（Ti）、鎳（Ni）等。以Au電極制作為例，首先采用電子束蒸發(fā)或磁控濺射等物理氣相沉積方法在MoS?薄膜表面沉積一層金屬薄膜。在電子束蒸發(fā)過程中，將Au靶材放置在電子束蒸發(fā)源中，通過電子束的轟擊使Au原子蒸發(fā)，并在襯底表面沉積形成薄膜。蒸發(fā)過程中，需要精確控制蒸發(fā)速率和沉積厚度，蒸發(fā)速率一般控制在0.1-0.5?/s之間，以確保薄膜的質(zhì)量和均勻性。沉積的Au薄膜厚度通常在50-100nm之間，這一厚度既能保證電極具有良好的導(dǎo)電性，又能避免因過厚導(dǎo)致的電極與MoS?薄膜之間的應(yīng)力過大。沉積完成后，采用光刻和刻蝕工藝對金屬薄膜進行圖案化處理，以形成源極和漏極電極。光刻過程中，先在沉積有金屬薄膜的襯底表面涂覆一層光刻膠，通過光刻掩模進行曝光，使光刻膠在特定區(qū)域發(fā)生化學(xué)反應(yīng)。曝光后，通過顯影工藝去除未曝光區(qū)域的光刻膠，從而在金屬薄膜表面形成所需的圖案。然后采用刻蝕工藝，如反應(yīng)離子刻蝕（RIE），去除未被光刻膠保護的金屬薄膜，從而形成精確的源極和漏極電極圖案。在刻蝕過程中，需要精確控制刻蝕氣體的種類、流量和刻蝕時間等參數(shù)，以確?？涛g的精度和對MoS?薄膜的最小損傷。柵極形成是制備PMOS器件的最后一個關(guān)鍵步驟，它對器件的開關(guān)性能和閾值電壓等參數(shù)有著重要影響。柵極結(jié)構(gòu)通常由柵介質(zhì)層和柵電極組成。在基于MoS?的PMOS器件中，常用的柵介質(zhì)層材料有二氧化硅（SiO?）、氧化鋁（Al?O?）、氮化硅（Si?N?）等。以SiO?作為柵介質(zhì)層為例，可以通過熱氧化法在襯底表面生長一層SiO?薄膜。在熱氧化過程中，將襯底放入高溫爐中，通入氧氣（O?）或水蒸氣（H?O），在高溫（一般在800-1100℃）下，硅襯底表面的硅原子與氧氣或水蒸氣發(fā)生反應(yīng)，在襯底表面生長出一層SiO?薄膜。通過控制氧化時間和溫度，可以精確控制SiO?薄膜的厚度，一般柵介質(zhì)層的SiO?薄膜厚度在10-50nm之間。生長完成后，采用物理氣相沉積方法在柵介質(zhì)層表面沉積柵電極材料，如多晶硅或金屬（如鎢W、鉬Mo等）。以多晶硅柵電極制作為例，通過化學(xué)氣相沉積在柵介質(zhì)層表面沉積一層多晶硅薄膜，沉積溫度一般在600-700℃之間。沉積完成后，同樣采用光刻和刻蝕工藝對多晶硅薄膜進行圖案化處理，形成所需的柵極結(jié)構(gòu)。在光刻和刻蝕過程中，需要嚴格控制工藝參數(shù)，以確保柵極的尺寸精度和表面質(zhì)量。在整個制備過程中，每個步驟都需要嚴格控制工藝參數(shù)，以確保制備出高質(zhì)量、性能優(yōu)良的基于TMDs材料的PMOS器件。通過不斷優(yōu)化制備工藝，提高材料質(zhì)量和器件制備精度，可以進一步提升PMOS器件的性能，為其在集成電路領(lǐng)域的應(yīng)用奠定堅實的基礎(chǔ)。3.3制備工藝中的關(guān)鍵技術(shù)與參數(shù)優(yōu)化在基于TMDs材料的PMOS器件制備過程中，TMDs材料的生長或轉(zhuǎn)移環(huán)節(jié)至關(guān)重要，其中涉及到諸多關(guān)鍵技術(shù)和參數(shù)，這些因素對PMOS器件的性能有著顯著影響，因此需要進行深入研究和優(yōu)化。以化學(xué)氣相沉積（CVD）技術(shù)生長TMDs材料為例，溫度是一個關(guān)鍵參數(shù)。在CVD生長過程中，溫度對TMDs材料的晶體結(jié)構(gòu)和質(zhì)量有著決定性作用。當(dāng)溫度較低時，反應(yīng)氣體分子的活性較低，化學(xué)反應(yīng)速率較慢，這可能導(dǎo)致TMDs材料生長不完全，晶體結(jié)構(gòu)中存在較多缺陷，如空位、位錯等。這些缺陷會影響載流子的傳輸，降低載流子遷移率，進而影響PMOS器件的性能。例如，在生長二硫化鉬（MoS?）薄膜時，如果溫度過低，薄膜中的硫原子和鉬原子可能無法充分反應(yīng)，形成的MoS?晶體結(jié)構(gòu)不完整，導(dǎo)致器件的漏電流增加，開關(guān)速度降低。相反，當(dāng)溫度過高時，反應(yīng)過于劇烈，可能會導(dǎo)致TMDs材料的生長難以控制，出現(xiàn)過度生長、晶粒尺寸不均勻等問題。過度生長會使薄膜厚度難以精確控制，影響器件的性能一致性；晶粒尺寸不均勻則會導(dǎo)致薄膜的電學(xué)性能不均勻，同樣不利于PMOS器件的性能提升。在生長MoS?薄膜時，過高的溫度可能會使MoS?晶粒生長過大，導(dǎo)致薄膜表面粗糙度增加，與襯底和電極之間的界面質(zhì)量變差，從而增加界面態(tài)密度，影響載流子的傳輸，降低器件的性能。經(jīng)過大量實驗研究發(fā)現(xiàn)，對于生長高質(zhì)量的MoS?薄膜，適宜的溫度范圍通常在800-1000℃之間。在這個溫度區(qū)間內(nèi)，反應(yīng)氣體分子具有足夠的活性，能夠充分反應(yīng)，形成高質(zhì)量的MoS?晶體結(jié)構(gòu)。此時，MoS?薄膜的晶粒尺寸較為均勻，晶體缺陷較少，載流子遷移率較高，有利于提高PMOS器件的性能。壓強也是CVD生長過程中的重要參數(shù)之一。壓強會影響反應(yīng)氣體分子的濃度和擴散速率，進而影響TMDs材料的生長速率和質(zhì)量。在較低的壓強下，反應(yīng)氣體分子的濃度較低，分子間的碰撞概率減小，這會導(dǎo)致生長速率變慢。同時，較低的壓強可能會使反應(yīng)氣體分子在襯底表面的吸附和反應(yīng)不均勻，從而影響TMDs材料的質(zhì)量。在生長MoS?薄膜時，如果壓強過低，MoS?的生長速率會顯著降低，且薄膜的均勻性較差，可能會出現(xiàn)局部生長不均勻的情況，影響器件的性能。而在過高的壓強下，反應(yīng)氣體分子的濃度過高，分子間的碰撞過于頻繁，可能會導(dǎo)致副反應(yīng)的發(fā)生，生成一些雜質(zhì)相，影響TMDs材料的純度和質(zhì)量。過高的壓強還可能會使生長過程中的應(yīng)力增加，導(dǎo)致薄膜與襯底之間的附著力下降，影響器件的穩(wěn)定性。在生長MoS?薄膜時，過高的壓強可能會導(dǎo)致硫原子和鉬原子之間的反應(yīng)不完全，生成一些非MoS?的雜質(zhì)相，如MoS?（x≠2）等，這些雜質(zhì)相會降低MoS?薄膜的電學(xué)性能，影響PMOS器件的性能。研究表明，在生長TMDs材料時，將壓強控制在10-100Pa的范圍內(nèi)較為合適。在這個壓強范圍內(nèi)，反應(yīng)氣體分子的濃度適中，能夠保證適當(dāng)?shù)纳L速率，同時減少副反應(yīng)的發(fā)生，有利于生長出高質(zhì)量的TMDs材料。此時，TMDs材料的純度較高，與襯底之間的附著力良好，能夠為PMOS器件提供穩(wěn)定的性能。除了溫度和壓強，氣體流量也是影響TMDs材料生長的重要參數(shù)。反應(yīng)氣體的流量直接決定了參與反應(yīng)的原子或分子的數(shù)量，從而影響TMDs材料的生長速率和質(zhì)量。當(dāng)反應(yīng)氣體流量過低時，參與反應(yīng)的原子或分子數(shù)量不足，生長速率會明顯降低，且可能導(dǎo)致薄膜生長不均勻。在生長MoS?薄膜時，如果硫化氫（H?S）和鉬源（如Mo(CO)?）的流量過低，MoS?的生長速率會變慢，且薄膜的厚度和質(zhì)量分布不均勻，影響器件的性能。相反，當(dāng)反應(yīng)氣體流量過高時，雖然生長速率會加快，但可能會導(dǎo)致反應(yīng)過于劇烈，難以精確控制薄膜的生長質(zhì)量。過高的氣體流量還可能會在反應(yīng)腔室內(nèi)形成較強的氣流，對TMDs材料的生長產(chǎn)生不穩(wěn)定因素，影響薄膜的均勻性和一致性。在生長MoS?薄膜時，如果H?S和Mo(CO)?的流量過高，MoS?可能會在襯底表面快速生長，但生長過程難以控制，薄膜的質(zhì)量會受到影響，如出現(xiàn)晶粒尺寸不均勻、缺陷增多等問題，進而影響PMOS器件的性能。對于生長MoS?薄膜，H?S和Mo(CO)?的流量通常分別控制在5-20sccm（標準立方厘米每分鐘）和1-5sccm之間。在這個流量范圍內(nèi)，能夠保證MoS?薄膜以適當(dāng)?shù)乃俾噬L，同時保證薄膜的質(zhì)量和均勻性。通過精確控制氣體流量，可以實現(xiàn)對MoS?薄膜生長過程的有效調(diào)控，為制備高性能的PMOS器件提供高質(zhì)量的材料。在TMDs材料轉(zhuǎn)移過程中，也存在一些關(guān)鍵技術(shù)和參數(shù)需要優(yōu)化。以濕法轉(zhuǎn)移為例，轉(zhuǎn)移過程中使用的支撐層材料和腐蝕液的選擇對TMDs材料的質(zhì)量和完整性有著重要影響。常用的支撐層材料如聚甲基丙烯酸甲酯（PMMA），其厚度和涂覆工藝會影響轉(zhuǎn)移過程中對TMDs材料的保護效果。如果PMMA層過薄，可能無法有效地保護TMDs材料，在轉(zhuǎn)移過程中容易導(dǎo)致材料的損傷；而如果PMMA層過厚，在后續(xù)去除PMMA時可能會殘留雜質(zhì)，影響TMDs材料的電學(xué)性能。研究發(fā)現(xiàn)，將PMMA層的厚度控制在1-3μm之間，通過合適的旋涂工藝（如旋涂速度控制在3000-5000rpm），可以在保證對TMDs材料有效保護的同時，減少后續(xù)處理過程中的雜質(zhì)殘留。腐蝕液的種類和濃度也會影響轉(zhuǎn)移效果。例如，在使用氫氟酸（HF）溶液腐蝕生長襯底時，HF的濃度過高可能會對TMDs材料造成腐蝕損傷，影響其性能；而濃度過低則可能導(dǎo)致腐蝕速度過慢，延長轉(zhuǎn)移時間，增加材料受到污染的風(fēng)險。一般來說，將HF溶液的濃度控制在1-5%之間，能夠在保證較快腐蝕速度的同時，減少對TMDs材料的損傷。在干法轉(zhuǎn)移中，轉(zhuǎn)移過程中的溫度、壓力和時間等參數(shù)需要精確控制。適當(dāng)提高轉(zhuǎn)移溫度可以增強范德華力，有利于TMDs材料與目標襯底的結(jié)合，但溫度過高可能會導(dǎo)致TMDs材料的結(jié)構(gòu)變化或損傷。研究表明，將轉(zhuǎn)移溫度控制在100-200℃之間，施加的壓力在0.1-0.5MPa之間，轉(zhuǎn)移時間控制在5-15分鐘，可以實現(xiàn)TMDs材料的高質(zhì)量轉(zhuǎn)移，減少轉(zhuǎn)移過程中對材料的損傷，提高器件的性能。通過對TMDs材料生長或轉(zhuǎn)移過程中的關(guān)鍵技術(shù)和參數(shù)進行深入研究和優(yōu)化，如精確控制CVD生長的溫度、壓強和氣體流量，以及優(yōu)化轉(zhuǎn)移過程中的支撐層材料、腐蝕液和轉(zhuǎn)移參數(shù)等，可以提高TMDs材料的質(zhì)量和性能，為制備高性能的基于TMDs材料的PMOS器件奠定堅實的基礎(chǔ)。四、基于TMDs材料的CMOS反相器制備工藝研究4.1CMOS反相器的基本結(jié)構(gòu)與工作原理CMOS反相器作為數(shù)字電路中最基礎(chǔ)且關(guān)鍵的單元，其基本結(jié)構(gòu)是由一個P型金屬氧化物半導(dǎo)體場效應(yīng)晶體管（PMOS）和一個N型金屬氧化物半導(dǎo)體場效應(yīng)晶體管（NMOS）以互補對稱的方式連接而成。這種獨特的結(jié)構(gòu)設(shè)計充分利用了PMOS和NMOS的互補特性，使得CMOS反相器在數(shù)字電路中能夠高效地實現(xiàn)信號的邏輯反相功能。在CMOS反相器中，PMOS和NMOS的柵極相互連接，共同構(gòu)成反相器的輸入端，用于接收外部輸入信號；它們的漏極也相互連接，形成反相器的輸出端，輸出經(jīng)過邏輯反相處理后的信號。而PMOS的源極連接到正電源VDD，NMOS的源極則接地GND，這種源極連接方式為晶體管的正常工作提供了必要的偏置電壓。以常見的硅基CMOS反相器為例，在實際電路中，PMOS和NMOS通常制作在同一硅襯底上，通過精確的光刻、摻雜等工藝步驟，在襯底上形成不同類型的半導(dǎo)體區(qū)域，從而構(gòu)建出CMOS反相器的基本結(jié)構(gòu)。在這個過程中，需要嚴格控制工藝參數(shù)，以確保PMOS和NMOS的性能一致性和穩(wěn)定性。CMOS反相器的工作原理基于PMOS和NMOS的互補開關(guān)特性，通過輸入信號的電平變化來控制兩個晶體管的導(dǎo)通與截止?fàn)顟B(tài)，進而實現(xiàn)輸出信號與輸入信號的邏輯反相。當(dāng)輸入信號為低電平時，對于PMOS而言，其柵極電壓低于源極電壓（VGS＜0），且絕對值大于其閾值電壓（|VGS|＞|Vth,P|），根據(jù)PMOS的工作原理，此時PMOS處于導(dǎo)通狀態(tài)；而對于NMOS，其柵極電壓低于源極電壓（VGS＜0），小于其閾值電壓（VGS＜Vth,N），所以NMOS處于截止?fàn)顟B(tài)。在這種情況下，電源VDD通過導(dǎo)通的PMOS與輸出端相連，使得輸出端的電平被拉高至接近電源電壓VDD，即輸出為高電平。例如，在一個典型的5V供電的CMOS反相器中，當(dāng)輸入為0V低電平時，PMOS導(dǎo)通，輸出端電壓可達到接近5V的高電平。相反，當(dāng)輸入信號為高電平時，PMOS的柵極電壓高于源極電壓（VGS＞0），小于其閾值電壓（VGS＜|Vth,P|），PMOS截止；而NMOS的柵極電壓高于源極電壓（VGS＞0），且大于其閾值電壓（VGS＞Vth,N），NMOS導(dǎo)通。此時，輸出端通過導(dǎo)通的NMOS與地GND相連，輸出端的電平被拉低至接近地電位0V，即輸出為低電平。同樣在5V供電的CMOS反相器中，當(dāng)輸入為5V高電平時，NMOS導(dǎo)通，輸出端電壓接近0V低電平。這種通過輸入信號控制PMOS和NMOS的互補開關(guān)動作，使得輸出信號始終與輸入信號相反的工作方式，是CMOS反相器實現(xiàn)邏輯反相功能的核心機制。在整個工作過程中，CMOS反相器在靜態(tài)時，無論輸入信號是高電平還是低電平，PMOS和NMOS中總有一個處于截止?fàn)顟B(tài)，只有當(dāng)輸入信號發(fā)生變化，晶體管進行開關(guān)切換的瞬間才會有電流流過，因此CMOS反相器具有極低的靜態(tài)功耗，這是其在數(shù)字電路中得到廣泛應(yīng)用的重要原因之一。此外，CMOS反相器還具有較高的噪聲容限，能夠有效地抵抗外界噪聲的干擾，保證信號傳輸?shù)臏蚀_性和穩(wěn)定性。其良好的抗干擾能力源于CMOS器件的高輸入阻抗特性，使得外界噪聲對輸入信號的影響較小，從而提高了電路的可靠性。4.2基于TMDs材料的CMOS反相器制備流程基于TMDs材料的CMOS反相器制備流程是一個復(fù)雜且精細的過程，它融合了多種先進的半導(dǎo)體制造技術(shù)，旨在將TMDs材料獨特的物理性質(zhì)轉(zhuǎn)化為高性能的CMOS反相器器件。該流程主要包括PMOS和NMOS的制備以及二者的連接，每個步驟都對最終反相器的性能起著關(guān)鍵作用。在PMOS的制備方面，以二硒化鎢（WSe?）作為典型的TMDs材料進行闡述。首先是襯底的選擇與處理，通常選用經(jīng)過熱氧化處理的硅襯底（SiO?/Si），其中二氧化硅層的厚度一般在300-500nm，它不僅為后續(xù)材料的生長提供了穩(wěn)定的支撐，還具有良好的絕緣性能，有助于減少漏電現(xiàn)象。在使用前，需對襯底進行嚴格的清洗，采用標準的RCA清洗工藝，依次在SC-1溶液（由氨水、過氧化氫和去離子水按一定比例混合而成）和SC-2溶液（由鹽酸、過氧化氫和去離子水按一定比例混合而成）中進行浸泡和超聲處理，以徹底去除表面的有機物、顆粒雜質(zhì)和金屬污染物。清洗后，用大量去離子水沖洗，再在氮氣氛圍中吹干，確保襯底表面清潔無污染，為后續(xù)的材料生長提供良好的基礎(chǔ)。接著是WSe?材料的生長或轉(zhuǎn)移。生長WSe?薄膜可采用化學(xué)氣相沉積（CVD）技術(shù)，其原理是利用氣態(tài)的硒化氫（H?Se）和鎢源（如WF?等）在高溫和催化劑的作用下發(fā)生化學(xué)反應(yīng)，在襯底表面沉積形成WSe?薄膜。將清洗后的襯底放入CVD反應(yīng)腔室，先抽至10?3-10??Pa的真空度，以排除雜質(zhì)氣體的干擾。然后通入一定比例的H?Se和WF?氣體，同時將襯底加熱至800-1000℃的生長溫度。在高溫和催化劑的作用下，H?Se分解產(chǎn)生硒原子，WF?分解產(chǎn)生鎢原子，這些原子在襯底表面反應(yīng)并逐漸沉積形成WSe?薄膜。通過精確控制反應(yīng)氣體的流量、生長溫度和時間等參數(shù)，可以實現(xiàn)對WSe?薄膜層數(shù)、質(zhì)量和均勻性的有效調(diào)控。例如，通過調(diào)節(jié)H?Se和WF?的流量比例，可以控制WSe?薄膜中硒與鎢的原子比例，進而影響薄膜的晶體結(jié)構(gòu)和電學(xué)性能；通過控制生長時間，可以精確控制薄膜的厚度。除了生長，WSe?薄膜也可以通過轉(zhuǎn)移的方式制備在襯底上。以濕法轉(zhuǎn)移為例，先在生長有WSe?薄膜的襯底上涂覆一層聚甲基丙烯酸甲酯（PMMA）作為支撐層，通過旋涂工藝使其均勻覆蓋，旋涂速度一般控制在3000-5000rpm，以確保PMMA層厚度均勻。然后將襯底浸泡在氫氟酸（HF）溶液中，腐蝕掉生長襯底，使WSe?薄膜與PMMA支撐層一起漂浮在腐蝕液表面。用目標襯底將其撈出，并在熱臺上烘干，去除水分和溶劑。最后，使用丙酮等有機溶劑溶解去除PMMA支撐層，完成WSe?薄膜的轉(zhuǎn)移。電極制作是PMOS制備的關(guān)鍵步驟之一，它直接影響器件的電學(xué)性能。常用的電極材料有金（Au）、鈦（Ti）等。以Au電極制作為例，采用電子束蒸發(fā)或磁控濺射等物理氣相沉積方法在WSe?薄膜表面沉積一層金屬薄膜。在電子束蒸發(fā)過程中，將Au靶材放置在電子束蒸發(fā)源中，通過電子束轟擊使Au原子蒸發(fā)并沉積在襯底表面，蒸發(fā)速率一般控制在0.1-0.5?/s，以保證薄膜質(zhì)量和均勻性。沉積的Au薄膜厚度通常在50-100nm，既能確保電極具有良好的導(dǎo)電性，又能避免因過厚導(dǎo)致電極與WSe?薄膜之間應(yīng)力過大。沉積完成后，采用光刻和刻蝕工藝對金屬薄膜進行圖案化處理，形成源極和漏極電極。光刻時，先在沉積有金屬薄膜的襯底表面涂覆光刻膠，通過光刻掩模進行曝光，使光刻膠在特定區(qū)域發(fā)生化學(xué)反應(yīng)。曝光后，通過顯影工藝去除未曝光區(qū)域的光刻膠，形成所需圖案。然后采用反應(yīng)離子刻蝕（RIE）等刻蝕工藝，去除未被光刻膠保護的金屬薄膜，形成精確的源極和漏極電極圖案。在刻蝕過程中，需精確控制刻蝕氣體的種類、流量和刻蝕時間等參數(shù)，以確?？涛g精度并減少對WSe?薄膜的損傷。柵極形成是PMOS制備的最后一個關(guān)鍵環(huán)節(jié)，它對器件的開關(guān)性能和閾值電壓等參數(shù)有著重要影響。柵極結(jié)構(gòu)通常由柵介質(zhì)層和柵電極組成。在基于WSe?的PMOS器件中，常用的柵介質(zhì)層材料有二氧化硅（SiO?）、氧化鋁（Al?O?）等。以熱氧化法生長SiO?柵介質(zhì)層為例，將襯底放入高溫爐中，通入氧氣（O?）或水蒸氣（H?O），在800-1100℃的高溫下，硅襯底表面的硅原子與氧氣或水蒸氣反應(yīng)，生長出一層SiO?薄膜。通過控制氧化時間和溫度，可以精確控制SiO?薄膜的厚度，一般柵介質(zhì)層的SiO?薄膜厚度在10-50nm。生長完成后，采用物理氣相沉積方法在柵介質(zhì)層表面沉積柵電極材料，如多晶硅或金屬（如鎢W、鉬Mo等）。以多晶硅柵電極制作為例，通過化學(xué)氣相沉積在柵介質(zhì)層表面沉積一層多晶硅薄膜，沉積溫度一般在600-700℃。沉積完成后，同樣采用光刻和刻蝕工藝對多晶硅薄膜進行圖案化處理，形成所需的柵極結(jié)構(gòu)。在光刻和刻蝕過程中，需要嚴格控制工藝參數(shù)，以確保柵極的尺寸精度和表面質(zhì)量。對于NMOS的制備，這里以氧化物半導(dǎo)體（如銦鎵鋅氧化物IGZO）為例。襯底同樣選用經(jīng)過處理的硅襯底（SiO?/Si），清洗工藝與PMOS制備時相同。IGZO薄膜的制備可采用射頻磁控濺射技術(shù)，將IGZO靶材放置在濺射腔室中，在一定的濺射功率、工作氣壓和濺射時間等條件下，將IGZO材料濺射沉積在襯底表面。濺射功率一般在50-200W之間，工作氣壓控制在0.5-5Pa，濺射時間根據(jù)所需薄膜厚度進行調(diào)整。通過精確控制這些參數(shù)，可以獲得高質(zhì)量的IGZO薄膜。在制備過程中，為了提高IGZO薄膜的結(jié)晶質(zhì)量和電學(xué)性能，還可以在濺射過程中對襯底進行加熱，加熱溫度一般在100-300℃之間。電極制作方面，與PMOS類似，可采用電子束蒸發(fā)或磁控濺射等方法沉積金屬電極，常用的電極材料有鋁（Al）、鈦（Ti）等。以Al電極制作為例，通過磁控濺射在IGZO薄膜表面沉積一層Al薄膜，濺射功率一般在100-300W，沉積厚度在50-100nm。沉積完成后，采用光刻和刻蝕工藝進行圖案化處理，形成源極和漏極電極。在光刻和刻蝕過程中，需根據(jù)Al材料的特性和IGZO薄膜的耐受性，精確控制工藝參數(shù)，以確保電極圖案的精度和對IGZO薄膜的最小損傷。柵極形成時，柵介質(zhì)層可選用與PMOS相同的材料，如SiO?或Al?O?。以原子層沉積（ALD）技術(shù)生長Al?O?柵介質(zhì)層為例，通過精確控制ALD的反應(yīng)循環(huán)次數(shù)和反應(yīng)氣體的流量等參數(shù)，可以精確控制Al?O?薄膜的厚度，一般厚度在10-30nm。生長完成后，沉積柵電極材料并進行圖案化處理，形成柵極結(jié)構(gòu)。在PMOS和NMOS制備完成后，需要將二者連接起來以構(gòu)成CMOS反相器。連接過程主要通過金屬導(dǎo)線實現(xiàn)，常用的金屬導(dǎo)線材料有鋁（Al）或銅（Cu）。首先，采用光刻工藝在PMOS和NMOS的源極、漏極和柵極等需要連接的位置定義出金屬導(dǎo)線的圖案。然后，通過物理氣相沉積方法在定義好的圖案區(qū)域沉積金屬薄膜。以Al導(dǎo)線制作為例，采用磁控濺射沉積Al薄膜，濺射功率一般在100-300W，沉積厚度在100-300nm。沉積完成后，采用刻蝕工藝去除多余的金屬薄膜，形成精確的金屬導(dǎo)線連接。在刻蝕過程中，需精確控制刻蝕氣體的種類、流量和刻蝕時間等參數(shù)，以確保金屬導(dǎo)線的連接精度和對PMOS、NMOS器件的最小損傷。通過精確控制各個制備環(huán)節(jié)的工藝參數(shù)，能夠制備出性能優(yōu)良的基于TMDs材料的CMOS反相器，為集成電路的發(fā)展提供高性能的基礎(chǔ)器件。4.3制備工藝中的關(guān)鍵技術(shù)與參數(shù)優(yōu)化在基于TMDs材料的CMOS反相器制備過程中，不同材料之間的兼容性處理是一項關(guān)鍵技術(shù)，對反相器的性能起著決定性作用。以二硫化鉬（MoS?）與二氧化硅（SiO?）的兼容性為例，二者之間的界面質(zhì)量對載流子傳輸有著顯著影響。在實際制備過程中，由于MoS?是二維層狀材料，其表面原子的化學(xué)活性與體相材料不同，而SiO?作為常用的柵介質(zhì)層材料，與MoS?的晶格結(jié)構(gòu)和化學(xué)性質(zhì)存在差異，這可能導(dǎo)致在界面處形成缺陷和界面態(tài)。這些缺陷和界面態(tài)會捕獲載流子，增加載流子的散射概率，從而降低載流子遷移率，影響CMOS反相器的開關(guān)速度和信號傳輸效率。為了改善MoS?與SiO?之間的兼容性，研究人員采用了多種界面處理技術(shù)。其中，表面鈍化處理是一種有效的方法，通過在MoS?表面引入鈍化層，如六甲基二硅氮烷（HMDS），可以減少界面態(tài)的形成。HMDS分子中的硅原子與MoS?表面的硫原子發(fā)生化學(xué)反應(yīng)，形成一層穩(wěn)定的硅硫化學(xué)鍵，從而有效地鈍化了MoS?表面的缺陷，提高了界面質(zhì)量。實驗結(jié)果表明，經(jīng)過HMDS鈍化處理后，MoS?與SiO?之間的界面態(tài)密度顯著降低，載流子遷移率提高了約30%，CMOS反相器的開關(guān)速度得到了明顯提升。除了表面鈍化處理，原子層沉積（ALD）技術(shù)也被用于優(yōu)化界面質(zhì)量。通過ALD技術(shù)在MoS?表面生長一層超薄的氧化鋁（Al?O?）緩沖層，再在其上生長SiO?柵介質(zhì)層。Al?O?緩沖層具有良好的化學(xué)穩(wěn)定性和絕緣性能，能夠有效地改善MoS?與SiO?之間的晶格匹配和化學(xué)兼容性。研究發(fā)現(xiàn)，引入Al?O?緩沖層后，CMOS反相器的閾值電壓漂移減小了約50%，這表明界面質(zhì)量的改善有助于提高反相器的穩(wěn)定性和可靠性。制備過程中的參數(shù)對CMOS反相器性能的影響也十分顯著，需要進行深入分析和優(yōu)化。以光刻工藝中的曝光劑量為例，曝光劑量直接影響光刻膠的反應(yīng)程度和圖形轉(zhuǎn)移的精度。當(dāng)曝光劑量過低時，光刻膠不能充分發(fā)生光化學(xué)反應(yīng)，導(dǎo)致顯影后光刻膠的殘留量增加，圖形尺寸偏差較大。在制備基于TMDs材料的CMOS反相器時，若光刻膠殘留過多，可能會在后續(xù)的刻蝕工藝中對TMDs材料造成損傷，影響器件的性能。而當(dāng)曝光劑量過高時，光刻膠可能會過度曝光，導(dǎo)致圖形邊緣粗糙，甚至出現(xiàn)光刻膠的過度膨脹和變形，同樣會影響圖形轉(zhuǎn)移的精度和器件的性能。通過實驗研究發(fā)現(xiàn)，對于特定的光刻膠和光刻設(shè)備，存在一個最佳的曝光劑量范圍。在使用某型號光刻膠和光刻設(shè)備制備CMOS反相器時，經(jīng)過多次實驗優(yōu)化，確定最佳曝光劑量為20-30mJ/cm2。在這個曝光劑量范圍內(nèi)，光刻膠能夠充分反應(yīng)，顯影后光刻膠殘留量少，圖形尺寸偏差控制在±5nm以內(nèi)，能夠滿足CMOS反相器制備的精度要求。刻蝕工藝中的刻蝕時間也是一個重要參數(shù)?？涛g時間過短，會導(dǎo)致未被光刻膠保護的材料刻蝕不完全，影響器件的電學(xué)性能。在刻蝕基于TMDs材料的CMOS反相器的源漏電極時，若刻蝕時間不足，源漏電極與TMDs材料之間可能存在殘留的絕緣材料，導(dǎo)致接觸電阻增大，影響反相器的電流傳輸能力。而刻蝕時間過長，則可能會對TMDs材料造成過度刻蝕，破壞其晶體結(jié)構(gòu)，降低載流子遷移率，進而影響反相器的性能。通過對不同刻蝕時間下的CMOS反相器進行性能測試，發(fā)現(xiàn)當(dāng)刻蝕時間控制在30-60s時，能夠?qū)崿F(xiàn)對未被光刻膠保護的材料的有效刻蝕，同時避免對TMDs材料的過度損傷。在這個刻蝕時間范圍內(nèi)，源漏電極與TMDs材料之間的接觸電阻較小，反相器的電流傳輸能力較強，能夠保證反相器的正常工作。通過對CMOS反相器制備過程中的關(guān)鍵技術(shù)進行深入研究，如優(yōu)化不同材料之間的兼容性處理技術(shù)，以及對制備過程中的參數(shù)進行精確控制和優(yōu)化，如光刻工藝中的曝光劑量和刻蝕工藝中的刻蝕時間等，可以有效提高CMOS反相器的性能，為基于TMDs材料的CMOS反相器的實際應(yīng)用提供技術(shù)支持。五、器件性能測試與分析5.1PMOS器件性能測試與分析為全面評估基于TMDs材料制備的PMOS器件的性能，采用了一系列專業(yè)且精準的測試方法。使用半導(dǎo)體參數(shù)分析儀（如KeysightB1500A）進行電學(xué)性能測試，該設(shè)備能夠精確測量器件的各種電學(xué)參數(shù)。在測試轉(zhuǎn)移特性時，將源極接地，漏極施加一個固定的小電壓（一般為0.1-0.5V），以確保器件工作在線性區(qū)，便于準確測量閾值電壓。然后，逐漸改變柵極電壓，從負向較大值逐漸增加到正向較大值，同時記錄漏極電流的變化。通過這種方式，可以得到漏極電流（ID）隨柵極電壓（VGS）變化的轉(zhuǎn)移特性曲線，該曲線能夠直觀地反映器件的閾值電壓、亞閾值擺幅以及載流子遷移率等關(guān)鍵性能參數(shù)。閾值電壓（Vth）是PMOS器件的重要參數(shù)之一，它直接影響器件的開關(guān)性能和功耗。從轉(zhuǎn)移特性曲線中提取閾值電壓時，通常采用恒定電流法。即定義當(dāng)漏極電流達到某一特定值（如1μA）時所對應(yīng)的柵極電壓為閾值電壓。對于基于TMDs材料的PMOS器件，其閾值電壓的大小受到多種因素的影響，包括TMDs材料的特性、制備工藝以及器件結(jié)構(gòu)等。在材料特性方面，TMDs材料的帶隙大小和雜質(zhì)濃度會對閾值電壓產(chǎn)生影響。如果TMDs材料的帶隙較寬，需要更大的柵極電壓才能形成反型層，從而導(dǎo)致閾值電壓升高；而雜質(zhì)濃度的增加可能會改變材料的電學(xué)性質(zhì)，影響載流子的分布，進而影響閾值電壓。在制備工藝方面，TMDs材料與襯底、電極之間的界面質(zhì)量對閾值電壓有著重要影響。如果界面存在較多的缺陷和界面態(tài)，這些缺陷和界面態(tài)可能會捕獲載流子，使得形成反型層所需的柵極電壓發(fā)生變化，導(dǎo)致閾值電壓漂移。此外，器件結(jié)構(gòu)中的溝道長度和寬度也會對閾值電壓產(chǎn)生影響。較短的溝道長度可能會導(dǎo)致短溝道效應(yīng)，使得閾值電壓降低；而較寬的溝道寬度則可能會增加載流子的傳輸路徑，對閾值電壓產(chǎn)生一定的影響。載流子遷移率是衡量PMOS器件性能的另一個關(guān)鍵參數(shù)，它決定了載流子在溝道中的傳輸速度，直接影響器件的開關(guān)速度和電流驅(qū)動能力。根據(jù)場效應(yīng)遷移率的計算公式：\mu=\frac{L}{WC_{ox}V_{DS}}\frac{dI_D}{dV_{GS}}其中，\mu為載流子遷移率，L為溝道長度，W為溝道寬度，C_{ox}為柵氧化層電容，V_{DS}為漏源電壓，\frac{dI_D}{dV_{GS}}為轉(zhuǎn)移特性曲線的斜率。通過測量轉(zhuǎn)移特性曲線，并代入上述公式，可以計算出載流子遷移率。在基于TMDs材料的PMOS器件中，載流子遷移率受到多種因素的制約。TMDs材料的晶體質(zhì)量是影響載流子遷移率的重要因素之一。高質(zhì)量的TMDs晶體結(jié)構(gòu)完整，缺陷較少，能夠為載流子提供較為順暢的傳輸路徑，從而提高載流子遷移率。相反，如果TMDs晶體存在較多的缺陷，如空位、位錯等，這些缺陷會散射載流子，阻礙載流子的傳輸，導(dǎo)致遷移率降低。TMDs材料與襯底、電極之間的界面散射也會對載流子遷移率產(chǎn)生顯著影響。界面處的不平整、雜質(zhì)以及界面態(tài)等因素都會增加載流子在界面處的散射概率，使得載流子遷移率下降。此外，溫度也是影響載流子遷移率的重要因素。隨著溫度的升高，載流子的熱運動加劇，散射概率增加，導(dǎo)致遷移率降低。除了轉(zhuǎn)移特性，輸出特性也是評估PMOS器件性能的重要方面。在測試輸出特性時，固定柵極電壓，逐漸改變漏源電壓，從0V逐漸增加到器件的最大額定電壓，同時記錄漏極電流的變化。通過這種方式，可以得到漏極電流（ID）隨漏源電壓（VDS）變化的輸出特性曲線。輸出特性曲線能夠反映器件的輸出電阻、飽和電流以及線性度等性能參數(shù)。在飽和區(qū)，漏極電流趨于飽和，此時的漏極電流大小反映了器件的飽和電流能力，飽和電流越大，說明器件的驅(qū)動能力越強。而輸出電阻則可以通過輸出特性曲線在飽和區(qū)的斜率來計算，輸出電阻越小，說明器件在輸出信號時的電壓降越小，能夠更好地驅(qū)動負載。線性度則反映了器件在不同漏源電壓下，漏極電流與漏源電壓之間的線性關(guān)系，線性度越好，說明器件在模擬電路應(yīng)用中能夠更準確地放大信號。對測試結(jié)果進行深入分析后發(fā)現(xiàn)，本研究制備的基于TMDs材料的PMOS器件展現(xiàn)出了一定的性能優(yōu)勢，但也存在一些需要改進的地方。在閾值電壓方面，通過優(yōu)化制備工藝，如改善TMDs材料與襯底之間的界面質(zhì)量，成功將閾值電壓控制在一個較為理想的范圍內(nèi)，能夠滿足大多數(shù)數(shù)字電路的應(yīng)用需求。然而，在載流子遷移率方面，雖然TMDs材料本身具有較高的理論遷移率，但由于制備過程中不可避免地引入了一些缺陷和界面散射，導(dǎo)致實際測量得到的載流子遷移率與理論值存在一定差距。為了進一步提高載流子遷移率，需要在材料生長和制備工藝上進行更深入的研究，例如優(yōu)化生長條件，減少晶體缺陷；改進界面處理技術(shù)，降低界面散射。在輸出特性方面，器件的飽和電流和線性度表現(xiàn)良好，能夠滿足一般數(shù)字電路和部分模擬電路的驅(qū)動要求，但輸出電阻仍有進一步降低的空間，可通過優(yōu)化電極與TMDs材料之間的接觸工藝，降低接觸電阻，從而降低輸出電阻。5.2CMOS反相器性能測試與分析對制備的基于TMDs材料的CMOS反相器進行性能測試時，運用了一系列專業(yè)的測試設(shè)備和科學(xué)的測試方法。使用半導(dǎo)體參數(shù)分析儀（如AgilentB1500A）來精確測量CMOS反相器的電學(xué)性能，該設(shè)備能夠穩(wěn)定且準確地提供測試所需的各種電信號，并對反相器的響應(yīng)進行高精度測量。同時，配合示波器（如TektronixDPO7000系列），實時監(jiān)測和記錄反相器的輸入輸出信號波形，以便直觀地分析信號的變化情況。電壓傳輸特性是CMOS反相器的重要性能指標之一，它反映了反相器輸出電壓隨輸入電壓變化的關(guān)系。在測試電壓傳輸特性時，將CMOS反相器的輸入端連接到信號發(fā)生器，使其輸入電壓在0到電源電壓VDD之間連續(xù)變化。同時，將反相器的輸出端連接到半導(dǎo)體參數(shù)分析儀和示波器，同步測量和記錄輸出電壓。通過改變輸入電壓，獲取一系列對應(yīng)的輸出電壓值，從而繪制出電壓傳輸特性曲線。理想情況下，CMOS反相器的電壓傳輸特性曲線應(yīng)具有陡峭的過渡區(qū)，即當(dāng)輸入電壓在一定范圍內(nèi)變化時，輸出電壓能夠迅速從高電平轉(zhuǎn)換為低電平，或從低電平轉(zhuǎn)換為高電平。這表明反相器具有良好的開關(guān)特性，能夠準確地實現(xiàn)邏輯反相功能。在實際測試中，基于TMDs材料的CMOS反相器的電壓傳輸特性曲線的過渡區(qū)斜率受到多種因素的影響。TMDs材料的質(zhì)量和性能對過渡區(qū)斜率起著關(guān)鍵作用。高質(zhì)量的TMDs材料具有較少的缺陷和較高的載流子遷移率，能夠使反相器的開關(guān)速度更快，從而使電壓傳輸特性曲線的過渡區(qū)更加陡峭。相反，如果TMDs材料存在較多的缺陷，如空位、位錯等，這些缺陷會散射載流子，降低載流子遷移率，導(dǎo)致反相器的開關(guān)速度變慢，過渡區(qū)斜率變緩。此外，CMOS反相器的制備工藝也會對電壓傳輸特性產(chǎn)生影響。例如，光刻工藝的精度會影響器件的尺寸精度，進而影響反相器的電學(xué)性能。如果光刻過程中出現(xiàn)偏差，導(dǎo)致器件尺寸不準確，可能會使反相器的閾值電壓發(fā)生漂移，從而改變電壓傳輸特性曲線的形狀?？涛g工藝對TMDs材料表面的損傷也會影響載流子的傳輸，進而影響電壓傳輸特性。如果刻蝕過程中對TMDs材料造成過度損傷，會增加表面態(tài)密度，散射載流子，使反相器的性能下降，電壓傳輸特性曲線的過渡區(qū)變寬。噪聲容限是衡量CMOS反相器抗干擾能力的重要參數(shù)，它包括高電平噪聲容限（NMH）和低電平噪聲容限（NML）。高電平噪聲容限定義為VOH-VIH，其中VOH是反相器輸出高電平時的電壓，VIH是保證反相器輸出為低電平時的最小輸入高電平電壓。低電平噪聲容限定義為VIL-VOL，其中VIL是保證反相器輸出為高電平時的最大輸入低電平電壓，VOL是反相器輸出低電平時的電壓。噪聲容限越大，說明反相器能夠承受的噪聲干擾越大，抗干擾能力越強。在測試噪聲容限時，首先根據(jù)電壓傳輸特性曲線確定VOH、VOL、VIH和VIL的值，然后按照噪聲容限的定義計算出NMH和NML?；赥MDs材料的CMOS反相器的噪聲容限受到多種因素的影響。反相器的閾值電壓穩(wěn)定性對噪聲容限有重要影響。如果閾值電壓發(fā)生漂移，會導(dǎo)致VIH和VIL的值發(fā)生變化，從而影響噪聲容限。如前所述，TMDs材料與襯底、電極之間的界面質(zhì)量會影響閾值電壓的穩(wěn)定性。如果界面存在較多的缺陷和界面態(tài)，這些缺陷和界面態(tài)可能會捕獲載流子，導(dǎo)致閾值電壓漂移，進而降低噪聲容限。此外，電源電壓的波動也會對噪聲容限產(chǎn)生影響。當(dāng)電源電壓發(fā)生波動時，反相器的輸出電壓也會隨之波動，這可能會使噪聲容限減小。在實際應(yīng)用中，為了保證CMOS反相器的可靠性，需要采取措施穩(wěn)定電源電壓，減少電源電壓波動對反相器性能的影響。除了電壓傳輸特性和噪聲容限，CMOS反相器的開關(guān)速度也是一個重要的性能指標，它直接影響電路的工作頻率和數(shù)據(jù)處理能力。開關(guān)速度通常用傳播延時來衡量，傳播延時是指輸入信號變化到輸出信號相應(yīng)變化之間的時間延遲，包括上升延時（tpLH）和下降延時（tpHL）。上升延時是指輸入信號從低電平跳變到高電平時，輸出信號從高電平下降到低電平所需的時間；下降延時是指輸入信號從高電平跳變到低電平時，輸出信號從低電平上升到高電平所需的時間。在測試開關(guān)速度時，使用高速示波器測量輸入輸出信號的波形，通過測量輸入輸出信號波形的50%翻轉(zhuǎn)點之間的時間間隔來確定傳播延時?；赥MDs材料的CMOS反相器的開關(guān)速度受到TMDs材料的載流子遷移率和器件的寄生電容等因素的影響。如前文所述，TMDs材料的載流子遷移率越高，載流子在溝道中的傳輸速度越快，反相器的開關(guān)速度就越快。而器件的寄生電容，包括柵極電容、源漏電容以及布線電容等，會影響電荷的充放電速度，從而影響反相器的開關(guān)速度。較大的寄生電容會使電荷充放電時間增加，導(dǎo)致傳播延時增大，開關(guān)速度降低。因此，在設(shè)計和制備基于TMDs材料的CMOS反相器時，需要采取措施減小寄生電容，如優(yōu)化器件結(jié)構(gòu)、采用低介電常數(shù)的絕緣材料等，以提高反相器的開關(guān)速度。對測試結(jié)果的深入分析表明，本研究制備的基于TMDs材料的CMOS反相器在某些性能方面表現(xiàn)出了一定的優(yōu)勢，但也存在一些需要改進的地方。在電壓傳輸特性方面，反相器能夠?qū)崿F(xiàn)基本的邏輯反相功能，但過渡區(qū)的陡峭程度與理想情況相比仍有一定差距，需要進一步優(yōu)化TMDs材料的質(zhì)量和制備工藝，以提高反相器的開關(guān)速度和電壓傳輸特性的性能。在噪聲容限方面，反相器具備一定的抗干擾能力，但噪聲容限的值還有提升的空間，可通過改善TMDs材料與其他材料之間的界面質(zhì)量，提高閾值電壓的穩(wěn)定性，從而增強反相器的抗干擾能力。在開關(guān)速度方面，雖然TMDs材料的高載流子遷移率為提高開關(guān)速度提供了潛力，但由于寄生電容等因素的影響，目前反相器的開關(guān)速度還不能完全滿足一些高速應(yīng)用場景的需求，需要進一步研究和優(yōu)化器件結(jié)構(gòu)，減小寄生電容，以提高開關(guān)速度。六、結(jié)論與展望6.1研究成果總結(jié)本研究圍繞基于TMDs材料的PMOS器件與CMOS反相器制備展開，取得了一系列具有重要意義的成果。在材料特性研究方面，深入剖析了TMDs材料獨特的原子結(jié)構(gòu)、晶體結(jié)構(gòu)以及電學(xué)、光學(xué)和力學(xué)等多方面的優(yōu)異性質(zhì)。以二硫化鉬（MoS?）為例，明確了其常見的2H相晶體結(jié)構(gòu)中原子的排列方式和層間相互作用，以及不同相（如3R相、1T相）之間的結(jié)構(gòu)差異和性質(zhì)變化。通過理論分析和實驗測試，精準掌握了MoS?等TMDs材料的電學(xué)特性，包括可調(diào)節(jié)的帶隙特性（單層MoS?帶隙約為1.8eV，體相約為1.2eV）以及較高的載流子遷移率（單層MoS?電子遷移率可達200cm2/V?s以上）。這些特性的深入研究為后續(xù)器件制備和性能優(yōu)化提供了堅實的理論基礎(chǔ)。在PMOS器件制備工藝研究中，成功建立了一套完整且精細的制備流程。以MoS?為材料，從襯底的嚴格選擇與預(yù)處理開始，采用標準的RCA清洗工藝確保襯底表面清潔無污染，為后續(xù)材料生長提供良好基礎(chǔ)。在材料生長環(huán)節(jié)，對比研究了化學(xué)氣相沉積（CVD）法和分子束外延（MBE）法等生長技術(shù)，掌握了各技術(shù)的生長原理和關(guān)鍵參數(shù)對材料質(zhì)量的影響。如CVD法生長MoS?薄膜時，精確控制溫度在800-1000℃、壓強在10-100Pa、氣體流量（H?S5-20sccm，Mo(CO)?1-5sccm）等參數(shù)，可獲得高質(zhì)量的MoS?薄膜。在電極制作和柵極形成方面，優(yōu)化了光刻、刻蝕等工藝參數(shù)，成功制備出具有良好電學(xué)性能的PMOS器件。通過半導(dǎo)體參數(shù)分析儀對器件性能進行測試，得到了器件的轉(zhuǎn)移特性和輸