GZ-0992024

集成電路應用開發(fā)賽項來源于集成電路行業(yè)真實工作

任務(wù)，由“集成電路設(shè)計驗證”、“集成電路工藝仿真”、“集成

電路測試開發(fā)”三個模塊組成。

一、集成電路設(shè)計驗證

（一）子任務(wù)1

使用集成電路設(shè)計軟件，根據(jù)下面功能要求，使用

0.18μm工藝PDK，設(shè)計集成電路原理圖并進行功能仿真；在

此基礎(chǔ)上完成版圖設(shè)計和驗證。

1.任務(wù)要求

設(shè)計一個兩級CMOS反相器驅(qū)動電路。

2.操作過程

（1）根據(jù)給定的工藝庫選擇P和N兩種MOS管，MOS

管溝道長度都選擇0.3μm。

（2）設(shè)置電路引腳，包括1個電源VCC（電源值為5V）、

1個地信號GND、1個輸入信號端VIN、1個信號輸出端

VOUT。

（3）根據(jù)裁判現(xiàn)場抽取確定輸出高電平電流值，選手運

行仿真程序，確定主要影響輸出高電平電流值的MOS管溝

道寬度，并根據(jù)通常CMOS數(shù)字電路設(shè)計原則確定其它MOS

管的溝道寬度，展示輸出結(jié)果。

1

（4）完成版圖設(shè)計，需考慮放置焊盤和布局的合理性，

并且版圖面積盡量小。

（5）通過DRC檢查與LVS驗證。

3.現(xiàn)場評判要求

（1）只允許展示已完成的電路圖、仿真圖、DRC檢查

和LVS驗證結(jié)果、版圖及尺寸。

（2）不能進行增加、刪除、修改、連線等操作。

（二）子任務(wù)2

利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計邏輯模

塊，完成仿真并下載至FPGA應用系統(tǒng)板上進行功能驗證。

1.任務(wù)要求

完成圖1所示算術(shù)邏輯單元的設(shè)計、仿真，并下載到

FPGA應用系統(tǒng)板上進行功能驗證。

圖1算術(shù)邏輯單元功能框圖

2

端口及功能描述如表1所示。

表1算術(shù)邏輯單元端口和功能描述

序號端口功能描述

1alu_src1[7:0]第一組8位輸入信號

2alu_src2[7:0]第二組8位輸入信號

3alu_control[1:0]2位輸入控制信號，分別實現(xiàn)加法、減

法、按位與操作、按位或操作等功能

4alu_result[8:0]9位的輸出信號

2.操作過程

（1）FPGA程序設(shè)計與下載驗證

針對圖1所示的算術(shù)邏輯單元功能框圖，使用相關(guān)軟件、

VerilogHDL語言，完成電路設(shè)計和功能仿真驗證。

（2）FPGA應用系統(tǒng)板開發(fā)

根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應用系

統(tǒng)板的開發(fā)。

（3）FPGA程序設(shè)計與下載驗證

將設(shè)計好的算術(shù)邏輯單元Verilog代碼下載到FPGA應

用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進行驗證，確保該單

元功能完整。

3.現(xiàn)場評判要求

（1）只允許展示已完成的電路圖、驗證結(jié)果等。

（2）FPGA系統(tǒng)板不能進行增加、刪除、修改、連線等

操作。

3

二、集成電路工藝仿真

（一）子任務(wù)1

基于集成電路工藝仿真平臺，回答集成電路制造環(huán)節(jié)相

關(guān)知識方面的問題。

1.單選題

（1）二氧化硅厚度的測量方法中最精確的是：（）。

A、比色法

B、光學干涉法

C、橢圓偏振光法

D、紅外法

（2）視頻中正在進行塑封作業(yè)，若①部件閉合壓力不足，

可能會造成（）。

A.塑封料填充不足

B.開模失敗

C.溢料

D.塑封體變色

（3）二氧化硅的干法刻蝕所采用的等離子體為（）。

A、Cl*

4

B、F*

C、Ar*

D、P*

（4）使用有機溶劑清洗時，按（）的順序進行才能收到

良好的效果。

A、乙醇→丙酮→甲苯

B、丙酮→甲苯→乙醇

C、甲苯→丙酮→乙醇

D、丙酮→乙醇→甲苯

（5）氮化硅腐蝕一般采用以（）為基礎(chǔ)的水溶液。

A、鹽酸

B、硝酸

C、氫氟酸

D、磷酸

（6）以立式氧化擴散爐為例，以下氧化擴散方式正確的

是（）。

1）產(chǎn)品放置完成后在電腦終端輸入控制片ID。

2）在電腦終端輸入操作設(shè)備ID、硅片批號等。

3）放置硅片盒后，在設(shè)備上確認硅片批號等信息后按下

確認按鈕。

4）將一定數(shù)量的硅片盒放在立式氧化擴散爐設(shè)備的

loader窗口，確認放好后按下按鈕進行操作。

5）等待設(shè)備傳片，傳完片后石英舟上升進入爐管。

5

6）按同樣的方法將控制片放置在氧化爐窗口。

7）等待工藝完成后，設(shè)備傳片結(jié)束，此時設(shè)備黃燈閃爍。

A、2）4）3）1）6）5）7）2）

B、2）1）4）3）6）5）7）

C、2）4）6）3）1）5）7）

D、2）6）5）4）3）1）7）

（7）視頻展示的是封裝工藝中引線鍵合的操作過程，其

中現(xiàn)象②表示的環(huán)節(jié)是（）。

A.燒球

B.植球

C.走線

D.壓焊

（8）晶圓扎針測試在測到一定數(shù)量時，需要檢查扎針情

況。若發(fā)現(xiàn)針痕有異常，應（）。

A、重新輸入晶圓信息

B、重新設(shè)置扎針深度或扎針位置

C、繼續(xù)扎針測試

D、記錄測試結(jié)果

6

（9）氣相外延生長硅常常采用哪種氣體進行拋光？（）。

A、H2

B、Cl2

C、F2

D、HCl

（10）含有薄膜所需要的原子或分子的化學物質(zhì)在反應

室內(nèi)混合并在氣態(tài)下發(fā)生化學反應，其原子或分子淀積在晶

圓表面并聚集，形成薄膜的工藝是（）。

A、PVD

B、CVD

C、熱氧化

D、熱擴散

2.多選題

（1）封裝工藝中，晶圓劃片機顯示區(qū)可以進行（）等操

作。

A、給其他操作人員發(fā)送消息

B、設(shè)置參數(shù)

C、切割道對位

D、操作過程中做筆記

（2）IC制造中用的光刻膠一般由（）組成。

A、感光劑

B、增感劑

7

C、溶劑

D、去離子水

（3）影響顯影工藝的因素有（）。

A、曝光度

B、顯影液濃度

C、顯影方法

D、工序的溫度和時間

（4）由沙子到多晶硅的化學反應有哪些？（）

A、SiO2+C→S+CO

B、Si+HCl→SiHCl3

C、SiHC3+H2→Si+HCl

D、Si+Cl4→SiCl4

（5）切筋成型前進行芯片檢查，下列需要進行剔除的芯

片有（）。

A、塑封體缺損

B、引線框架不平

C、鍍錫露銅

D、引腳斷裂

（6）光刻膠膜的最終厚度是由哪些因素決定的？（）。

A、光刻膠黏度

B、旋轉(zhuǎn)速度

C、表面張力

8

D、光刻膠干燥性

（7）SC-2清洗液的成分是什么？（）。

A、NH4OH

B、H2O2

C、H2O

D、HCl

（8）能夠去除金屬離子的清洗液是什么？（）。

A、SC-1

B、SC-2

C、SC-3

D、DHF

（9）制備二氧化硅常常采用的CVD方法有（）。

A、APCVD

B、LPCVD

C、PECVD

D、ALD原子沉積

（10）硅常用的濕法刻蝕溶液為（）。

A、熱磷酸

B、氫氟酸

C、硝酸

D、硫酸

（二）子任務(wù)2

9

基于集成電路工藝仿真平臺，進行集成電路制造環(huán)節(jié)相

關(guān)技能方面的操作。

1.晶體生長

（1）考核技能點

考查拉單晶的工藝過程，包括：原始材料的選擇和準備、

熔融和凈化過程、晶體生長的控制和優(yōu)化、晶體形態(tài)和尺寸

的調(diào)整、晶體切割和拋光、晶圓的平整化和清潔處理，確保

單晶質(zhì)量符合生產(chǎn)要求。

（2）具體操作

在虛擬仿真中通過設(shè)置拉晶機、切片機等設(shè)備參數(shù)、執(zhí)

行工藝流程并以操作、圖片或問答的形式考查對材料準備、

爐管轉(zhuǎn)載、生長區(qū)域形成、晶柱拉伸、切割拋光等工藝流程

的理解。

2.氧化工藝

（1）考核技能點

考查操作氧化爐分批自動進料，并在爐管內(nèi)開始氧化的

過程，同時為保證后續(xù)工藝質(zhì)量，需要檢驗氧化層的質(zhì)量，

確認本次氧化情況，同時監(jiān)控氧化爐工作是否正常。

（2）具體操作

在虛擬仿真中通過設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流

程并以操作、圖片或問答的形式考查對氣氛控制、溫度控制、

時間與速率、氧化層評估等工藝流程的理解。

3.光刻工藝

10

（1）考核技能點

考查對光刻技術(shù)的認知與設(shè)備參數(shù)設(shè)置，通過涂膠顯影

機、光刻機、烘烤設(shè)備等實現(xiàn)晶圓涂膠光刻的工藝流程。

（2）具體操作

在虛擬仿真中通過設(shè)置離子注入機的設(shè)備參數(shù)、執(zhí)行工

藝流程并以操作、圖片或問答的形式考查對加載晶圓、表面

處理、噴涂涂膠、烘干、光刻、顯影、堅膜等工藝流程的理

解。

4.干法刻蝕與濕法刻蝕

（1）考核技能點

考查運行蝕刻設(shè)備進行干法蝕刻與濕法蝕刻兩種工藝

方式。

（2）具體操作

在虛擬仿真中通過設(shè)置兩種蝕刻方式的設(shè)備參數(shù)、執(zhí)行

工藝流程并以操作、圖片或問答的形式考查對預處理、曝光

與顯影、蝕刻溶液、蝕刻、清洗等工藝流程的理解。

5.切筋成型

（1）考核技能點

考查對切筋成型工藝的認知與設(shè)備參數(shù)設(shè)置，將在金屬

板材上進行的工藝，用于剪斷和彎曲金屬以獲得所需形狀并

增加結(jié)構(gòu)強度。

（2）具體操作

在虛擬仿真中通過設(shè)置切筋成型機的設(shè)備參數(shù)、執(zhí)行工

11

藝流程并以操作、圖片或問答的形式考查設(shè)計定位、切割操

作、折彎成型以及后續(xù)檢測等工藝流程的理解。

12

三、集成電路測試開發(fā)

參賽選手從現(xiàn)場下發(fā)的元器件中選取待測試芯片及工

裝所需元件和材料，參考現(xiàn)場下發(fā)的技術(shù)資料（芯片手冊、

元器件清單等），在規(guī)定時間內(nèi)，按照相關(guān)電路原理與電子

裝接工藝，設(shè)計、焊接、調(diào)試工裝板，搭建和配置測試環(huán)境，

使用測試儀器與工具，實施并完成測試任務(wù)。

集成電路測試共分為數(shù)字集成電路測試、模擬集成電路

測試和專用集成電路測試三項子任務(wù)。

（一）子任務(wù)一：數(shù)字集成電路測試

例如待測FV轉(zhuǎn)換器(例如GP8101)。引腳圖如圖1所

示。

圖1GP8101引腳圖

1.參數(shù)測試

以下測試參數(shù)均在VCC供電+12V的條件下進行測試。

任務(wù)測試要求：

（1）對芯片各個管腳進行開短路測試，并記錄數(shù)據(jù)。

（2）測量靜態(tài)下額定工作電流（ICC）。

（3）測量靜態(tài)工作下第8管腳（V5V）的電壓值。

13

（4）測量靜態(tài)工作下第8管腳（V5V）的最大驅(qū)動電流

值。

2.功能測試

根據(jù)芯片手冊，設(shè)計、焊接、調(diào)試完成測試工裝，用該

數(shù)據(jù)FV轉(zhuǎn)換器搭建并配置測試環(huán)境，并進行相關(guān)測試。

（1）測試芯片輸出電壓誤差值

1）測試條件：PWM占空比30%、50%、70%、100%

時,PWM頻率為1KHz；

2）測試要求：測量輸出電壓并計算誤差值；

（2）測量芯片輸出電壓范圍

1）測試條件：SEL接地；

2）測試要求：輸出測試結(jié)果并標注單位；

（3）測量芯片在PWM占空比50%時輸出驅(qū)動電流。

1）測試條件：SEL接地，PWM頻率為1KHz；

2）輸出測試結(jié)果并標注單位。

（二）子任務(wù)二：模擬集成電路測試

例如待測芯片：TPS73625。TPS73625為NMOS調(diào)整管，

可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降

可以達到75mV，且輸出端無須外接濾波電容也可以保持穩(wěn)定

的輸出。TPS736xx系列器件的另一個顯著優(yōu)點是它們采用先

進的雙極互補金屬氧化物半導體(BiCMOS)工藝在保持高精

度輸出的同時，提供極低輸入輸出壓降和接地電流。此類擁

有極低輸入輸出壓降能力的穩(wěn)壓器通常也稱為LDO。而接地

14

電流極低也意味著待機功耗極低，對于一些便攜式產(chǎn)品來說

是很好的選擇。芯片封裝及引腳說明如圖2所示：

圖2TPS73625引腳及功能示意圖

圖2中IN為輸入端；OUT為輸出端。測試電路圖如芯片

手冊所示。

1.參數(shù)測試

（1）VDO輸出電源波動

1）測試條件：IOUT=400mA；

2）測試要求：記錄測試結(jié)果并標注單位；

（2）ICL輸出電流范圍

1）測試條件：3.6V≤VIN≤4.2V

2）測試要求：記錄測試結(jié)果并標注單位；

（3）IGND地電流

1）測試條件：IOUT=400mA

2）測試要求：記錄測試結(jié)果并標注單位；

15