過壓保護(hù)電路兩級運放性能參數(shù)仿真和版圖設(shè)計案例目錄TOC\o"1-3"\h\u12259過壓保護(hù)電路兩級運放性能參數(shù)仿真和版圖設(shè)計案例 1231451.1兩級運放性能參數(shù)仿真 137831.1.1

環(huán)路增益 128971.1.2

3dB

增益帶寬 3267411.1.3

相位裕度 4147671.1.4

建立時間 5105611.1.5轉(zhuǎn)換速率 664601.1.6共模抑制比 850931.1.7電源電壓抑制比 9286831.1.8輸入輸出阻抗 11131571.1.9功耗 13280021.2版圖繪制與DRC

仿真 141.1兩級運放性能參數(shù)仿真為達(dá)到對運算放大器有一個考量和標(biāo)準(zhǔn)和在使用時提供一個參考的目的，一般會對運放進(jìn)行一些性能參數(shù)的測試來表述運放的優(yōu)劣。這些指標(biāo)主要包括，直流開環(huán)增益（DC

Gain）、3dB

增益帶寬（GBW：Gain

Bandwidth）、相位裕度（PM：Phase

Margin）、輸出電壓擺幅（Output

Voltage

Range）、建立時間（SetingTime)、共模抑制比（CMRR：Common

Mode

Rejection

Ratio）、電源抑制比（PSRR：Power

Supply

Rejection

Ratio）以及功耗（Power

Consumption）等。1.1.1

環(huán)路增益在負(fù)反饋的閉環(huán)系統(tǒng)中，環(huán)路增益對整個反饋系統(tǒng)的精度和穩(wěn)定性起著必然性的作用。由于運算放大器的增益與其直流點直接相關(guān)，在閉環(huán)系統(tǒng)反饋環(huán)路被打斷的同時，運算放大器的直流工作點也發(fā)生了改變，仿真產(chǎn)生的運算放大器增益與閉環(huán)情況下放大器的增益不同。須在不破壞運算放大器的直流工作點的情況下對環(huán)路增益進(jìn)行仿真。運算功率放大器對高增益的頻率測試研究重點主要在于深入研究其頻率特性。運放環(huán)路增益的頻率特性通常主要包括增益的對數(shù)幅頻特性(這也即環(huán)路增益信號幅度和輸入頻率之間的對數(shù)關(guān)系)和相頻特性(這也即環(huán)路增益信號相位與輸入頻率的之間關(guān)系)。由于運算放大器的輸入信號的頻率范圍通常為幾赫茲至幾兆或幾赫茲甚至更寬，因此計算工程上通常將它們化成對數(shù)頻率特性曲線。對于運算放大器增益的幅頻特性，了直接顯示增益幅值外，更一般的方法是直接顯示增益幅值的dB曲線。即對幅值變化作“20lg(n)”的變化。下圖為對過壓保護(hù)中的二級運放進(jìn)行環(huán)路增益的測試電路圖以及結(jié)果圖。圖STYLEREF1\s4SEQ圖\*ARABIC\s11環(huán)路增益測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s12環(huán)路增益仿真結(jié)果運算放大器的增益測試的兩種方法，第一種方法是在運算放大器的負(fù)反饋電路中連接一個探針測試儀，給運算放大器加激勵后對電路進(jìn)行瞬態(tài)仿真。第二種方法為在負(fù)反饋電路中接入電阻，電容和交流小信號電壓源，并給運放接入激勵之后對電路進(jìn)行瞬態(tài)仿真。在對兩種方法的選擇上更偏向于第一種，因為第一種方法的結(jié)構(gòu)簡單且結(jié)果更為直觀明確。如圖4-2所示，放大器增益的幅頻特性表明放大器將信號放大了52.3965dB。而根據(jù)幅值與dB曲線的關(guān)系為“20lg（n）”，則由dB曲線可知該運放將信號放大了約416倍。可見該運放的增益較小，然而該運放電路的功能主要是對外部輸入電壓與基準(zhǔn)電壓進(jìn)行比較，對放大倍數(shù)不作高倍要求，且當(dāng)信號放大倍數(shù)較小時，有利于對開關(guān)NMOS管寬長比的確定，使得該NMOS管的尺寸無需過大，以減小對芯片面積的占用。1.1.2

3dB

增益帶寬除了減小增益靈敏度和減小非線性失真之外，負(fù)反饋結(jié)構(gòu)還增加了電路的帶寬。假設(shè)運算放大器只有一個極點，運算放大器的傳遞函數(shù)為A其中Av(0)為信號頻率接近零時運算放大器的增益，也稱為運算放大器的低頻增益，對于多極運算放大器，如果忽略運算放大器的零點傳遞函數(shù)并假定主極點w0。它比其它極點小得多[[[]TIINETWORKTECHNOLOGIES,INC..Overvoltageandovercurrentprotectionsystem:US20030672231[P].2005-10-11.A從上面的等式可以看出，運算放大器的增益在主極點頻率下降了3dB

下圖4-3為3dB

帶寬的仿真結(jié)果：圖STYLEREF1\s4SEQ圖\*ARABIC\s13測試函數(shù)圖STYLEREF1\s4SEQ圖\*ARABIC\s143dB仿真結(jié)果由圖4-4可以看出該放大器的3dB帶寬為1.116MHz。1.1.3

相位裕度相位裕度是電路設(shè)計中非常重要的指標(biāo)，主要用來衡量負(fù)反饋系統(tǒng)的穩(wěn)定性，并能夠用來預(yù)測閉環(huán)系統(tǒng)階躍響應(yīng)的過沖。相位裕度（PM）是在零dB增益時，放大器的增益的相位與-180°之間的差（單位為度）[[]鄒序武.基于恒流二極管的低壓低功耗運算放大器研究[D].貴州:貴州大學(xué),2015.[]鄒序武.基于恒流二極管的低壓低功耗運算放大器研究[D].貴州:貴州大學(xué),2015.PM=式中w1下圖顯示了測試運算放大器相位裕度的仿真結(jié)果：圖STYLEREF1\s4SEQ圖\*ARABIC\s15相位裕度仿真結(jié)果如圖4-5所示，相位裕度的參數(shù)值為在運放增益的幅頻特性在0dB時運放增益的相頻特性，可知該值為65.1434°。對于運算放大器來說，相位裕度在60°左右有較好的穩(wěn)定性和轉(zhuǎn)換速度。1.1.4

建立時間建立時間是另一個重要的指標(biāo),它表示由跳變輸出開始至輸出穩(wěn)定之間的時刻。主要是為了表示運算放大器的小信號跳變的特性,運算放大器在整個輸出跳變轉(zhuǎn)換過程中都保持了非常好的線性。下圖顯示了建立時間的仿真電路圖和結(jié)果波形圖：圖STYLEREF1\s4SEQ圖\*ARABIC\s16建立時間測試電路如圖4-6所示，運算放大器首先以單位增益負(fù)反饋的形式與電路接口進(jìn)行連通,即短接兩個電路的接口,也就是運算放大器的反向輸入端和電路的輸出端。因此,反饋系統(tǒng)的閉環(huán)增益系數(shù)定義為1,即輸出電壓緊跟著在運算放大器的反相端的閉環(huán)輸入電壓信號。在運放的同相輸入端加載2.5V的階躍電壓信號。階躍脈沖信號通常使用一個脈沖源和一個電壓源來來進(jìn)行脈沖模擬。脈沖信號的低電平的值設(shè)置為0V，高電平的值設(shè)為為2.5V，跳變延遲時間為10ns，下降和上升的時間都為10ps。通常來看，當(dāng)進(jìn)行瞬態(tài)仿真的時間小于1s的時候，脈沖電壓可以看作是以10us處為跳變點的階躍電壓。建立時間就是運算放大器根據(jù)時域來判斷輸入信號對時域內(nèi)所有輸出的信號做出響應(yīng)的瞬態(tài)特性性能參數(shù),因此要對這個參數(shù)進(jìn)行一個暫時性的仿真和測量,需要對電路進(jìn)行瞬態(tài)特性仿真[[]何樂年,王憶.模擬集成電路設(shè)計與仿真[M].科學(xué)出版社,2008.[]何樂年,王憶.模擬集成電路設(shè)計與仿真[M].科學(xué)出版社,2008.上述電路的瞬態(tài)仿真具有以下仿真結(jié)果:圖STYLEREF1\s4SEQ圖\*ARABIC\s17仿真結(jié)果圖STYLEREF1\s4SEQ圖\*ARABIC\s18建立時間仿真結(jié)果經(jīng)過計算，可以得到建立時間值為12.14ns。1.1.5轉(zhuǎn)換速率擺率是運算放大器用于放大信號時的頻率性能。具體定義是指當(dāng)將運算放大器依次接線成

unity-gain

buffer，在所要求的電路測試要求下，當(dāng)輸入一個大的階躍信號時,輸出信號的變化與變化時間的比率是最大值。Slew

Rate有極性之分，有正負(fù)壓擺率，單位是[[]NATIONALSEMICONDUCTORCORP..Lowvoltageinputandoutputcircuitswithovervoltageprotection:US19920994783[P].1994-06-07.][]NATIONALSEMICONDUCTORCORP..Lowvoltageinputandoutputcircuitswithovervoltageprotection:US19920994783[P].1994-06-07.圖STYLEREF1\s4SEQ圖\*ARABIC\s19轉(zhuǎn)換速率測試電路輸出端直接連到NMOS管的柵端，因此輸出電流都用來給負(fù)載電容C充放電，當(dāng)運算放大器處于轉(zhuǎn)換狀態(tài)時表現(xiàn)出非線性。決定運算放大器的轉(zhuǎn)換速率的是尾電流和負(fù)載電容的值。圖STYLEREF1\s4SEQ圖\*ARABIC\s110建立時間仿真結(jié)果圖STYLEREF1\s4SEQ圖\*ARABIC\s111建立時間結(jié)果如圖4-11所示，該放大器的轉(zhuǎn)換速率為35.97×1.1.6共模抑制比差動放大器的一個重要特性之一就是其對共模擾動產(chǎn)生的影響的抑制響應(yīng)能力[[]古麗尼格爾·迪力夏提.高性能[]古麗尼格爾·迪力夏提.高性能CMOS運算放大器應(yīng)用研究與設(shè)計[D].北京:北京交通大學(xué),2016.圖STYLEREF1\s4SEQ圖\*ARABIC\s112共模抑制比測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s113測試結(jié)果如圖4-13所示，該放大器的共模抑制比值為82.8037dB。1.1.7電源電壓抑制比電源抑制比就是為了衡量電路對電源電壓上攜帶的噪聲所帶來的影響的抑制能力的參數(shù)[[]（美）畢查德·拉扎維著.模擬CMOS集成電路設(shè)計.西安：西安交通大學(xué)出版社,2018.11.[]（美）畢查德·拉扎維著.模擬CMOS集成電路設(shè)計.西安：西安交通大學(xué)出版社,2018.11.圖STYLEREF1\s4SEQ圖\*ARABIC\s114電源電壓抑制比測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s115測試結(jié)果由圖4-15可知，電路的電源電壓抑制比為49.6431dB。1.1.8輸入輸出阻抗輸入阻抗：此參數(shù)表示電路輸入電壓值變化量與引起的輸入電流變化的比值。當(dāng)在一個輸入端測量時，另一個連接到一個固定的共模電壓。輸出阻抗，是運算放大器在線性區(qū)正常工作時內(nèi)部等效的小信號阻抗。圖STYLEREF1\s4SEQ圖\*ARABIC\s116輸入阻抗測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s117輸入阻抗結(jié)果由圖4-17所示，該運放的輸入阻抗為176.156M（1/A）圖STYLEREF1\s4SEQ圖\*ARABIC\s118輸出阻抗測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s119輸出阻抗仿真結(jié)果如圖4-19所示，該放大器的輸出阻抗值為3.46896M（1/A）。1.1.9功耗功耗表示器件在給定電源電壓下所消耗的靜態(tài)功率，通常定義在空載情況下。圖STYLEREF1\s4SEQ圖\*ARABIC\s120功耗測試電路圖STYLEREF1\s4SEQ圖\*ARABIC\s121測量結(jié)果如圖4-21所示，已知電壓為5V,且流過總電路的電流為387.7μA，因此可得功耗為：W=UI=1.938mw1.2版圖繪制與DRC

仿真在進(jìn)行電路設(shè)計和功能仿真之后，我們并不能保證這個電路的完全正確性。集成電路設(shè)計的特別之處就在于不是電路圖仿真正確就可以。盡管電路圖功能正確，但是如果物理層次的設(shè)計出現(xiàn)缺陷或是毛病的話，這個電