時序邏輯電路6-3時序邏輯電路組合邏輯電路的輸出狀態(tài)完全取決于輸入狀態(tài)，而與電路原來的狀態(tài)無關(guān)，一旦輸入信號改變，輸出信號也會隨之改變。但在許多場合，需要把信號儲存起來，這種具有記憶功能的邏輯電路稱為時序邏輯電路，簡稱時序電路。6-3時序邏輯電路具有記憶一位二進制數(shù)碼功能的邏輯電路統(tǒng)稱為觸發(fā)器，它是構(gòu)成時序邏輯電路的基本單元。常用觸發(fā)器按邏輯功能分有RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等，其中，基本RS觸發(fā)器的結(jié)構(gòu)最為簡單，它是構(gòu)成各種結(jié)構(gòu)復雜觸發(fā)器的基礎。一、觸發(fā)器6-3時序邏輯電路

6-3時序邏輯電路

6-3時序邏輯電路

6-3時序邏輯電路綜上所述，基本RS觸發(fā)器的真值表見表6-3-1。6-3時序邏輯電路

6-3時序邏輯電路（2）邏輯功能JK觸發(fā)器的真值表見表6-3-2，真值表簡表見表6-3-3。6-3時序邏輯電路

6-3時序邏輯電路3.?T觸發(fā)器將JK觸發(fā)器的輸入端J、K連接在一起，作為輸入端T，就構(gòu)成了T觸發(fā)器，如圖6-3-3所示。當T=0，即J=K=0時，即使有時鐘脈沖信號，觸發(fā)器狀態(tài)也保持不變；當T=1，即J=K=1時，每來一個CP脈沖信號，觸發(fā)器的狀態(tài)就改變一次。T觸發(fā)器，也稱受控反轉(zhuǎn)型觸發(fā)器。6-3時序邏輯電路4.?D觸發(fā)器（1）電路組成和邏輯符號D觸發(fā)器通常是由JK觸發(fā)器演變而來的，其邏輯符號如圖6-3-4所示。6-3時序邏輯電路

6-3時序邏輯電路寄存器的基本作用是存放二進制代碼，因為任何數(shù)據(jù)系統(tǒng)都必須把需要處理的數(shù)據(jù)先寄存起來，所以寄存器被廣泛應用于各類數(shù)字電路中。寄存器有數(shù)碼寄存器和移位寄存器兩種類型。二、寄存器6-3時序邏輯電路1.?數(shù)碼寄存器數(shù)碼寄存器是一種最簡單的寄存器，它只具有接收數(shù)碼和清除原有數(shù)碼的功能。圖6-3-5所示為4位數(shù)碼寄存器，由4個D觸發(fā)器組成，D0～D3

為4位被存數(shù)碼，分別接入各觸發(fā)器的D端，當CP上升沿時，由于該寄存器被存數(shù)碼同時從各觸發(fā)器的D端輸入，又同時從各Q端輸出，故又稱為并行輸入、并行輸出（簡稱并入/并出）數(shù)碼寄存器。6-3時序邏輯電路2.?單向移位寄存器移位寄存器除了具有寄存數(shù)碼的功能外，還具有數(shù)碼移位的功能。圖6-3-6所示為4位右移寄存器，電路由4個D觸發(fā)器構(gòu)成。4位二進制代碼A3A2A1A0=1011，高位在前，低位在后，依次從A端輸入。設移位寄存器初始狀態(tài)Q3Q2Q1Q0=0000，在移位脈沖（即觸發(fā)器時鐘脈沖CP）作用下，移位寄存器的數(shù)碼移動情況見表6-3-5。從實用的角度出發(fā)，移位寄存器大都設計成帶移位控制端的雙向移位寄存器，即在移位控制信號的作用下，電路既可以實現(xiàn)右移，又可以實現(xiàn)左移。6-3時序邏輯電路6-3時序邏輯電路在數(shù)字系統(tǒng)中，把用來統(tǒng)計輸入脈沖個數(shù)的電路稱為計數(shù)器，它也是數(shù)字電路中的基本邏輯部件之一。計數(shù)器種類很多，按數(shù)制不同可以分為二進制計數(shù)器、十進制計數(shù)器；按功能不同可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按工作方式不同可分為同步計數(shù)器和異步計數(shù)器。三、計數(shù)器6-3時序邏輯電路1.?二進制計數(shù)器在時鐘脈沖作用下，各觸發(fā)器的狀態(tài)翻轉(zhuǎn)按二進制數(shù)碼規(guī)律計數(shù)的邏輯電路稱為二進制計數(shù)器。（1）加法計數(shù)器每輸入一個脈沖，就進行一次加1運算的計數(shù)器稱為加法計數(shù)器，也稱遞增計數(shù)器。6-3時序邏輯電路圖6-3-7所示為四位二進制異步加法計數(shù)器，由4個JK觸發(fā)器構(gòu)成，它的連接特點是每一個觸發(fā)器J、K端都接1，稱為T觸發(fā)器，再將低位觸發(fā)器的Q端與高一位的C1端相連。最低位觸發(fā)器F0直接受輸入計數(shù)脈沖控制，其他觸發(fā)器則分別受較低位觸發(fā)器Q端輸出的負跳變信號控制，因此各個應翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后，故稱異步計數(shù)器，也稱串行計數(shù)器。6-3時序邏輯電路四位二進制異步加法計數(shù)器狀態(tài)表見表6-3-6。6-3時序邏輯電路由狀態(tài)表可畫出狀態(tài)圖，如圖6-3-8所示。為了提高計數(shù)速度，將計數(shù)脈沖輸入端與多個觸發(fā)器的C1端相連，在計數(shù)脈沖的作用下，所有應翻轉(zhuǎn)的觸發(fā)器可以同時動作，這種結(jié)構(gòu)的計數(shù)器稱為同步計數(shù)器，也稱并行計數(shù)器。6-3時序邏輯電路

6-3時序邏輯電路2.?十進制計數(shù)器十進制是日常習慣使用的計數(shù)方式，所以十進制計數(shù)器的應用十分廣泛。十進制有0～9十個數(shù)碼，最常用的8421BCD碼是取四位二進制編碼表示16個狀態(tài)。前10個狀態(tài)0000～1001表示0