嵌入式系統(tǒng)設計西安郵電大學計算機學院王忠民第二章ARMCortex-M3微處理器體系結構目錄ARMCortex體系結構概述CortexM3的組成寄存器陣列存儲器系統(tǒng)中斷與異常第二章ARMCortex-M3微處理器體系結構---地址映射CortexM3預定義的存儲器映射4G地址空間劃分為6個區(qū)域：CortexM3內核將0x00000000~0xFFFFFFF共4G地址空間從低地址到高地址依次劃分為6個區(qū)域，分別是代碼區(qū)，片內SRAM區(qū)，片內外設區(qū)，片外RAM區(qū)，片外外設區(qū)，系統(tǒng)私有外設區(qū)。方便了對存儲單元和片上外設寄存器的訪問：CortexM3之前的ARM架構的存儲器映射關系是半導體廠家說了算，Cortex-M3預先定義好了這種“粗線條的”存儲器映射，通過把片上外設的寄存器映射到外設區(qū)，就可以簡單地以訪問內存的方式來訪問這些外設的寄存器，從而控制外設的工作。因此，片上外設可以使用C語言來操作。方便了不同微控制器芯片之間的移植：這一事先預定義的單一固定的存儲器映射極大地方便了軟件在各種CortexM3微控制器芯片間的移植，比如不同半導體廠家生產(chǎn)的CortexM3微控制器芯片的NVIC和MPU都在相同的位置布設寄存器（I/O端口），使得它們變得通用。第二章ARMCortex-M3微處理器體系結構---地址映射1.代碼區(qū)512M(0x00000000-0x1FFFFFFF)該區(qū)域大小為512MB。用于存儲程序的二進制指令和數(shù)據(jù)，即存放可執(zhí)行代碼的區(qū)域。系統(tǒng)啟動后中斷向量表也被默認地存放在該區(qū)域0x00000000~0x000003FF的1024個單元中(看工程進一步理解中斷向量表)。通過I-code和D-code總線連接，實現(xiàn)與微處理器的通信---讀指令，讀變量的值等哈佛結構實現(xiàn)指令和數(shù)據(jù)的并行訪問大端模式與小端模式第二章ARMCortex-M3微處理器體系結構---地址映射2.片內SRAM區(qū)512M（0x20000000~0x3FFFFFFF）該區(qū)域大小為512MB。芯片制造商可在此區(qū)域布設RAM，通常用于存儲程序的變量、堆棧以及其他臨時數(shù)據(jù)，它位于處理器核心附近，可以快速讀取和寫入，具有低延遲和高帶寬。在SRAM區(qū)中的最底層還有一個大小為1MB的空間，稱為位帶區(qū)，即該存儲空間可以按位尋址，同時該位帶區(qū)還對應一個32MB的位帶別名區(qū)，可實現(xiàn)對8M個位變量進行操作(后續(xù)介紹)。看工程如何把堆棧設置在SRAM區(qū)第二章ARMCortex-M3微處理器體系結構---地址映射3.片內外設區(qū)512M（0x40000000~0x5FFFFFFF）主要用于映射片內外設的相關寄存器，這些寄存器用于配置和控制芯片內置的外設（如定時器、串口通信等），通過讀寫這些寄存器可以配置和控制相應的外設功能。ARM將該片內外設區(qū)預留給芯片制造商，根據(jù)芯片所具備的外設實現(xiàn)具體的寄存器到地址的映射，若該款芯片不具備某個片內外設，則該地址范圍保留。具體到某款CortexM3微控制器片內外設寄存器的地址映射關系，開發(fā)者可參考芯片手冊提供的詳細信息。嵌入式工程師可以通過匯編語言或C語言以訪問內存單元的方式來訪問這些片內外設的寄存器，從而控制這些外設實現(xiàn)具體功能。該區(qū)域的最低1MB區(qū)可以按位尋址，同樣對應一個32MB的位帶別名區(qū)(后續(xù)介紹)。第二章ARMCortex-M3微處理器體系結構---地址映射4.片外RAM區(qū)1G(0x60000000~0x9FFFFFFF)片外RAM區(qū)(0x60000000~0x9FFFFFFF)：該區(qū)域大小為1GB。當片內RAM空間不足時，可以通過擴展片外RAM來提供更多的儲存空間。與片內RAM區(qū)不同，片外RAM區(qū)沒有位帶區(qū)。由系統(tǒng)開發(fā)人員在微控制器芯片外進行擴展第二章ARMCortex-M3微處理器體系結構---地址映射5.片外外設區(qū)1G(0xA0000000~0xDFFFFFFF)片外外設區(qū)(0xA0000000~0xDFFFFFFF)：該區(qū)域大小為1GB。這個區(qū)域用于映射片外外設的寄存器，類似于片內外設區(qū)，這里的寄存器用于配置和控制與微控制器連接的外部設備。由系統(tǒng)開發(fā)人員在微控制器芯片外進行擴展第二章ARMCortex-M3微處理器體系結構---地址映射6.系統(tǒng)私有外設區(qū)0.5G(0xE0000000~0xFFFFFFFF)系統(tǒng)私有外設區(qū)（0xE0000000~0xFFFFFFFF）：該區(qū)域大小為512MB。用于訪問Cortex-M3的特色外設(如NVIC、MPU以及片上調試組件等)該區(qū)域分為三個部分：內部私有外設區(qū)，外部私有外設區(qū)和預留給半導體廠商的外設區(qū)。第二章ARMCortex-M3微處理器體系結構---位帶操作為什么要進行位帶操作例如，將地址0x20000000開始4個單元中存放的32位二進制數(shù)的bit2位置1，傳統(tǒng)的方法通過“讀取-修改-寫回”三個步驟來實現(xiàn)，代碼如下：LDR R0,=0x20000000 ;要讀取字單元的地址送R0LDR R1,[R0] ;0x20000000字單元內容送R1ORR R1,#0x4 ;將第2位置1STR R1,[R0] ;寫回0x20000000字單元Bit-band-1工程演示無法滿足原子操作傳統(tǒng)的“讀取-修改-寫回”位操作方法不僅代碼復雜，執(zhí)行時間長，更重要的是無法滿足多線程或并發(fā)編程對“原子操作”的需求。所謂原子操作是指在執(zhí)行過程中不可被中斷的單個操作，原子操作通常用于多線程或并發(fā)編程中，確保對共享資源的訪問和修改是安全的。在并發(fā)環(huán)境下，多個線程可能同時訪問和修改共享資源，這可能導致數(shù)據(jù)一致性問題。原子操作可以通過硬件支持或軟件實現(xiàn)，硬件支持的原子操作是由處理器提供的特定指令，這些指令可以在一個時鐘周期內完成，并且是不可中斷的。軟件實現(xiàn)的原子操作通常使用鎖或其他同步機制來確保操作的原子性。第二章ARMCortex-M3微處理器體系結構---位帶操作為什么要進行位帶操作為了解決這個問題，CortexM3從硬件層面引入位帶操作，如圖2.14所示。Cortex-M3存儲器映射包括兩個位帶區(qū)（BitBandRegion），分別為SRAM和外設存儲區(qū)域中的最低的1MB。這兩個位帶區(qū)中的地址除了可以像普通RAM一樣使用外，它們還都有自己的位帶別名區(qū)(BitBandAlias)，位帶區(qū)中每個位(bit)“膨脹”為位帶別名區(qū)的一個32位的字(Word)，位帶別名區(qū)的字只有LSB(字的最低位)有意義。當通過位帶別名區(qū)訪問這些字時，實際上達到訪問原始位帶區(qū)上每個位的效果。也就是說，開發(fā)者只需要給位帶別名區(qū)中的字單元（4個單元）送1或0，硬件系統(tǒng)就自動實現(xiàn)了位帶區(qū)對應位的置1或清0，從而實現(xiàn)了“原子操作”。(a)片內SRAM區(qū)的位帶區(qū)與位帶別名區(qū)（b）片內外設區(qū)的位帶區(qū)與位帶別名區(qū)第二章ARMCortex-M3微處理器體系結構---位帶操作對SRAM位帶區(qū)的某個bit位，設它所在字節(jié)單元地址為A，位序號為n（0<=n<=7），則該bit位在別名區(qū)對應的四個單元的首地址為：AliasAddr=0x22000000+((A-0x20000000)*8+n)*4第二章ARMCortex-M3微處理器體系結構---位帶操作例如，將地址0x20000000開始4個單元中存放的32位二進制數(shù)的bit2位置1傳統(tǒng)的方法通過“讀取-修改-寫回”三個步驟來實現(xiàn)，代碼如下：LDR R0,=0x20000000 ;要讀取字單元的地址送R0LDR R1,[R0] ;0x20000000字單元內容送R1ORR R1,#0x4 ;將第2位置1STR R1,[R0] ;寫回0x20000000字單元例如，將地址0x20000000開始4個單元中存放的32位二進制數(shù)的bit2位置1通過直接對位帶別名區(qū)操作實現(xiàn)對該位的置1，代碼如下： LDR R0,=0x22000008 ;對應的位帶別名區(qū)地址送R0 MOV R1,#1 ; STR R1,[R0] ;將1送別名區(qū)0x22000008從而實現(xiàn)置1操作Bit-band-2工程演示小端格式（Intel處理器）

小端格式，又稱小字節(jié)序或者低字節(jié)序，是一種將高字節(jié)數(shù)據(jù)存放在高地址、低字節(jié)數(shù)據(jù)存放在低地址的存儲格式（“高高低低”）。例如，使用小端格式將字數(shù)據(jù)0x1234E0存放到地址0x20002000上時，其存儲如下圖所示。第二章ARMCortex-M3微處理器體系結構---存儲格式大端格式（Motorola、IBM處理器）

大端格式，又稱大字節(jié)序或者高字節(jié)序，是一種將高字節(jié)數(shù)據(jù)存放在低地址、低字節(jié)數(shù)據(jù)存放在高地址的存儲格式（“高低低高”）。例如，在下圖的存儲分布中，使用大端格式讀取地址0x20009FFC上的字數(shù)據(jù)為0x0A9B000C。第二章ARMCortex-M3微處理器體系結構---存儲格式在絕大多數(shù)情況下，基于CM3的單片機都使用小端模式——為了避免不必要的麻煩，在這里推薦讀者清一色地使用小端模式。本次課內容就介紹完了，同學們，再見！課后練習--下次課堂操作內容1、通過傳統(tǒng)的“讀取-修改-寫回”方式，將地址0x20000000開始4個單元中存放的32位二進制數(shù)的bit31位(最高位)置1，傳統(tǒng)的方法通過“讀取-修改-寫回”三個步驟來實現(xiàn)，代碼如下：LDR R0,=0x20000000 ;要讀取字單元的地址送R0LDR R1,[R0] ;0x20000000字單元內容送R1ORR R