2025年計算機體系結(jié)構(gòu)模擬考試時間：______分鐘總分：______分姓名：______一、1.計算機體系結(jié)構(gòu)主要研究計算機系統(tǒng)的哪些方面？2.補碼表示法的優(yōu)點是什么？3.指令流水線的主要目的是什么？4.什么是Cache的命中率（HitRate）？5.總線帶寬通常用什么指標來衡量？二、簡述單周期CPU和流水線CPU在執(zhí)行指令速度上的主要區(qū)別。三、某計算機的Cache采用直接映射方式，其容量為16KB，每個塊（Block）大小為32字節(jié)。主存地址為20位。請回答：1.該Cache共有多少個塊？2.主存地址中哪些位用于確定Cache塊號？3.主存地址中哪些位用于確定塊內(nèi)地址？四、設一個主存-Cache系統(tǒng)，主存訪問時間為200ns，Cache訪問時間為50ns。假定Cache的命中率為90%。1.計算該系統(tǒng)的平均訪問時間。2.如果要提高系統(tǒng)的平均訪問速度，可以采取哪些措施？（至少列舉兩種）五、解釋什么是總線周期（BusCycle）、總線請求（BusRequest）和總線授權(quán)（BusGrant）。六、在指令流水線中，有哪些常見的流水線沖突？請分別簡要說明。七、什么是并行處理？它與并行計算有何區(qū)別？八、某RISC指令集有一條`LOAD`指令，其格式為`oprd,offset(base)`，其中`op`為操作碼，`rd`為目的寄存器，`offset`為位移量，`base`為基址寄存器。假設采用單周期單字加載，且`LOAD`指令執(zhí)行時，`offset`和`base`寄存器的值需要讀入ALU進行計算，計算結(jié)果作為主存地址。請問在執(zhí)行這條`LOAD`指令時，需要讀取多少個寄存器？需要執(zhí)行多少次ALU運算？試卷答案一、1.計算機體系結(jié)構(gòu)主要研究計算機系統(tǒng)的硬件組成、組織方式、性能評價以及設計方法。2.補碼表示法的優(yōu)點是：可以表示正負零，運算規(guī)則簡單（減法可以轉(zhuǎn)換為加法），邏輯運算方便。3.指令流水線的主要目的是：將指令執(zhí)行過程分解為多個階段，讓不同指令的各個階段并行執(zhí)行，提高指令吞吐率。4.Cache的命中率（HitRate）是指當CPU需要訪問內(nèi)存時，所訪問的數(shù)據(jù)恰好存在于Cache中的概率。5.總線帶寬通常用單位時間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量（如MB/s或GB/s）來衡量。二、單周期CPU將每條指令的執(zhí)行過程放在一個時鐘周期內(nèi)完成，每個時鐘周期只能執(zhí)行一條指令的一部分甚至全部。流水線CPU將指令執(zhí)行過程分解為多個階段（如取指、譯碼、執(zhí)行、訪存、寫回），每個階段在一個時鐘周期內(nèi)完成，不同指令的各個階段可以并行執(zhí)行。因此，流水線CPU可以在一個時鐘周期內(nèi)開始執(zhí)行下一條指令，從而顯著提高了指令執(zhí)行的吞吐率。三、1.該Cache共有16KB/32字節(jié)/塊=512個塊。2.主存地址為20位，其中Cache塊號需要log2(512)=9位，因此主存地址中低11位(20-9=11位)用于確定塊內(nèi)地址，高9位用于確定Cache塊號。3.主存地址中低5位(32字節(jié)/塊=2^5字節(jié)，需要5位)用于確定塊內(nèi)地址，剩余的高15位(20-5=15位)用于確定Cache塊號。四、1.平均訪問時間=命中率×Cache訪問時間+(1-命中率)×主存訪問時間=0.9×50ns+(1-0.9)×200ns=45ns+0.1×200ns=45ns+20ns=65ns。2.可以采取的措施包括：提高Cache的命中率（如增大Cache容量、采用更復雜的替換算法）、提高Cache速度、使用多級Cache結(jié)構(gòu)、增加高速緩沖存儲器（如TLB）、采用更寬的總線等。五、總線周期是指為了完成一次訪問（如讀或?qū)懸粋€字/塊）而在總線上進行的一系列操作所需的時間?？偩€請求是指某個設備（如CPU、DMA控制器）向總線控制器請求使用總線的操作。總線授權(quán)是指總線控制器響應總線請求，將總線使用權(quán)授予請求設備的操作。六、指令流水線中常見的流水線沖突有：1.結(jié)構(gòu)沖突：由于硬件資源（如只有一個內(nèi)存端口）的限制，導致兩個或多個指令在同一個流水線階段需要使用同一資源而無法同時進行。2.數(shù)據(jù)沖突（數(shù)據(jù)冒險）：后一條指令需要使用前一條指令的輸出結(jié)果，但結(jié)果尚未產(chǎn)生或尚未寫回寄存器。3.控制沖突（控制冒險）：分支指令或調(diào)用指令導致下一條要執(zhí)行的指令地址不確定，使得流水線難以按預期順序前進。七、并行處理是指通過同時執(zhí)行多個任務或操作來提高計算效率或速度。并行計算是并行處理的一種應用形式，特指利用并行計算機系統(tǒng)（包含多個處理單元）來解決計算密集型問題。并行處理是一個更廣泛的概念，可以包含并行計算，也可以指其他領(lǐng)域的并行操作。八、1.執(zhí)行`LOAD`指令需要讀取`base`寄存器（1次）和`offset`寄存器（1次），以及為計算地址需要讀取`rd`寄存器（0次，因為此時`rd`是輸出），總共需要讀取2個寄存器。計算地址需要執(zhí)行1次ALU運算（加法）。加載操作本身可能還需要讀取內(nèi)存（在此單周期模型中未明確計算）。如果嚴格按題目描述的地址計算階段，則讀取寄存器2次，ALU運算1次。若考慮寫回寄存器`rd`也視為一個操作階段，且需要讀取`rd`，則讀取寄存器次數(shù)為3次。根據(jù)常見單周期CPU模型，地址計算通常在取指或譯碼階段完成，涉及寄存器讀取和ALU運算，而結(jié)果寫回在訪存或執(zhí)行階段。此題問的是地址計算階段，讀取`base`和`offset`，ALU計算一次。