器件設(shè)計(jì)技術(shù)

2026/1/31第一節(jié)引言

集成電路按其制造材料分為兩大類：一類是Si（硅），另一類是GaAs（砷化鎵）。目前用于ASIC設(shè)計(jì)的主體是硅材料。但是，在一些高速和超高速ASIC設(shè)計(jì)中采用了GaAs材料。用GaAs材料制成的集成電路，可以大大提高電路速度。目前Si工藝比較成熟。2026/1/32

2026/1/331、在雙極型工藝下ECL/CML：

EmitterCoupledLogic/CurrentModeLogic

射極耦合邏輯/電流型開關(guān)邏輯TTL：TransistorTransistorLogic

晶體管-晶體管邏輯：IntegratedInjectionLogic

集成注入邏輯2026/1/342、在MOS工藝下NMOS、PMOS：MNOS：MetalNitride（氮）OxideSemiconductor

(E)NMOS與(D)NMOS組成的單元CMOS:MetalGateCMOSHSCMOS：HighSpeedCMOS（硅柵CMOS）CMOS/SOS：CMOS/SilicononSapphire（蘭寶石上CMOS，提高抗輻射能力）VMOS：VerticalCMOS（垂直結(jié)構(gòu)CMOS

提高密度及避免Latch-Up效應(yīng)）2026/1/35第二節(jié)MOS晶體管的工作原理

MOSFET（MetalOxideSemi-conductorFieldEffectTransistor），是構(gòu)成VLSI的基本元件。簡單介紹MOS晶體管的工作原理。一、半導(dǎo)體的表面場(chǎng)效應(yīng)1、P型半導(dǎo)體2026/1/362、表面電荷減少2026/1/373、形成耗盡層2026/1/384、形成反型層2026/1/39二、PN結(jié)的單向?qū)щ娦?/p>

自建電場(chǎng)和空間電荷2026/1/310PN結(jié)的單向?qū)щ娦?026/1/311三、MOS管的工作原理nn2026/1/312Vgs<Vtn,晶體管截止Vgs

Vtn，晶體管開啟，設(shè)Vgs保持不變。（1）當(dāng)Vds=0時(shí)，S、D之間沒有電流Ids=0。（2）當(dāng)Vds>0時(shí)，Ids由S流向D，Ids隨Vds變化基本呈線性關(guān)系。（3）當(dāng)Vds>Vgs-Vtn時(shí)，由于溝道電阻Rc正比于溝道長度L，而Leff=L-

L變化不大，Rc基本不變，溝道上的電壓降（Vgs-Vtn）基本保持不變。所以，Ids=(Vgs-Vtn)/Rc不變，即電流Ids基本保持不變，出現(xiàn)飽和現(xiàn)象。（4）當(dāng)Vds增大到一定極限時(shí)，由于電壓過高，晶體管被雪崩擊穿，電流急劇增加。2026/1/313

第三節(jié)MOS管的電流電壓一、NMOS管的I~V特性推導(dǎo)NMOS管的電流——電壓關(guān)系式：設(shè)：Vgs>Vtn，且Vgs保持不變，則：溝道中產(chǎn)生感應(yīng)電荷，根據(jù)電流的定義有：

其中：

2026/1/314v=

n*Eds

n為電子遷移率（cm2/v*sec）

Eds=Vds/L溝道水平方向場(chǎng)強(qiáng)代入：v=（

n*Vds）/L

代入：

有了，關(guān)鍵是求Qc，需要分區(qū)討論：2026/1/315（1）線性區(qū)：Vgs-Vtn>Vds設(shè)：Vds沿溝道區(qū)線性分布則：溝道平均電壓等于Vds/2由電磁場(chǎng)理論可知：Qc=

o

ox

Eg

W

L其中：

tox

為柵氧厚度

o

為真空介電常數(shù)

ox為二氧化硅的介電常數(shù)

W為柵的寬度

L為柵的長度2026/1/316令：Cox=

o

ox/tox

單位面積柵電容

K=Cox

n

工藝因子

βn=K(W/L)

導(dǎo)電因子則：Ids=βn[(Vgs-Vtn)-Vds/2]Vds

——線性區(qū)的電壓-電流方程當(dāng)工藝一定時(shí)，K一定，βn與（W/L）有關(guān)。電子的平均傳輸時(shí)間

∝L2。2026/1/317（2）飽和區(qū)：Vgs-Vtn<VdsVgs-Vtn不變，Vds增加的電壓主要降在△L上，由于△L

L，電子移動(dòng)速度主要由反型區(qū)的漂移運(yùn)動(dòng)決定。所以，將以Vgs-Vtn取代線性區(qū)電流公式中的Vds得到飽和區(qū)的電流——電壓表達(dá)式：

2026/1/318（3）截止區(qū)：Vgs-Vtn≤0Ids=0（4）擊穿區(qū)：電流突然增大，晶體管不能正常工作。2026/1/319轉(zhuǎn)移特性曲線

2026/1/320二、PMOS管I~V特性電流-電壓表達(dá)式：線性區(qū)：Isd=βp|Vds|(|Vgs|-|Vtp|-|Vds|/2)飽和區(qū)：Isd=(βp/2)(|Vgs|-|Vtp|)22026/1/321MOS管版圖GSD2026/1/322

第四節(jié)反相器直流特性NMOS管：Vtn>0增強(qiáng)型Vtn<0耗盡型

PMOS管：Vtp<0增強(qiáng)型Vtp>0耗盡型按負(fù)載元件：電阻負(fù)載、增強(qiáng)負(fù)載、耗盡負(fù)載和互補(bǔ)負(fù)載。按負(fù)載元件和驅(qū)動(dòng)元件之間的關(guān)系：有比反相器和無比反相器。2026/1/323Vi為低時(shí)：驅(qū)動(dòng)管截止，輸出為高電平：Voh=VddVi為高時(shí)：輸出為低電平：

其中Ron為晶體管的導(dǎo)通電阻。為了使Vol足夠低，要求Ron與R應(yīng)有合適的比例。因此，E/R反相器為有比反相器。一、電阻負(fù)載反相器（E/R）2026/1/324飽和負(fù)載E/E反相器Vi為低電平時(shí)：Vi為高電平時(shí)：負(fù)載管飽和，驅(qū)動(dòng)管非飽和。解之得：令：則：二、增強(qiáng)型負(fù)載反相器（E/E）2026/1/3252、非飽和負(fù)載E/E反相器Vi為低電平時(shí)：Voh=VddVi為高電平時(shí)：兩管都處于非飽和工作狀態(tài)因?yàn)椋篤ol<<Vdd，Vol<<2(Vgg-Vtl)-Vdd所以：2026/1/326一般情況下，ke=kl

所以：為使E/E反相器的輸出低電平足夠低，要求足夠大。即，驅(qū)動(dòng)管的寬長比與負(fù)載管的寬長比足夠大。

E/E反相器為有比反相器2026/1/327三、耗盡負(fù)載反相器（E/D）柵漏短接的E/D反相器：工作情況與E/E非飽和負(fù)載反相器特性相同，這里不再介紹了。2026/1/328柵源短接的E/D反相器Vi為低電平時(shí)：Te截止，Idsl=Idse=0,Voh=VddVi為高電平時(shí)：Te非飽和，Tl飽和。根據(jù)兩管電流公式：VssV0ViVddTlTeE/D反相器也是有比反相器2026/1/329四、CMOS反相器Vi為低電平時(shí)：Tn截止，Tp導(dǎo)通，Voh=VddVi為高電平時(shí)：Tn導(dǎo)通，Tp截止，Vol=0Vdd2026/1/330電流方程如下：設(shè)Vtn=-Vtp2026/1/3310≤Vi<Vtn時(shí)：n截止p線性（Vi<Vtn<Vo+Vtp）p管無損地將Vdd傳送到輸出端：Vo=Vdd

如圖a——b段Vtn≤Vi<Vo+Vtp時(shí)：n飽和p線性由In=-Ip得：如圖b——c段2026/1/332Vo+Vtp≤Vi≤Vo+Vtn時(shí)：n飽和p飽和由In=-Ip得：Vo與Vi無關(guān)，稱Vth為CMOS反相器的域值電壓。如圖c——d段Vo+Vtn<Vi≤Vdd+Vtp時(shí)：n線性p飽和由In=-Ip得：如圖d——e段2026/1/333Vdd+Vtp<Vi≤Vdd時(shí)：n線性p截止Vo=0如圖e——f段2026/1/334CMOS反相器的閾值電壓Vth

為了有良好的噪聲容限，要求Vth=Vdd/2。當(dāng)βn=βp，Vtn=|Vtp|，有：Vth=Vdd/2。

如果要求：βn=βp

即：Kn(Wn/Ln)=Kp(Wp/Lp)

由于：Kn=Cox

n

Kp=Cox

p

且在實(shí)際中，為了提高電路的工作速度，一般取：Lp=Ln=Lmin

則：Wp/Wn=μn/μp

即：p管柵寬比n管柵寬大μn/μp倍。2026/1/335CMOS反相器有以下優(yōu)點(diǎn)：（1）傳輸特性理想，過渡區(qū)比較陡（2）邏輯擺幅大：Voh=Vdd,Vol=0（3）一般Vth位于電源Vdd的中點(diǎn)，即Vth=Vdd/2，因此噪聲容限很大。（