01存儲(chǔ)器簡(jiǎn)介04高速緩存系統(tǒng)設(shè)計(jì)03存儲(chǔ)系統(tǒng)設(shè)計(jì)02常用存儲(chǔ)器第3章存儲(chǔ)器簡(jiǎn)介/01存儲(chǔ)原理存儲(chǔ)器是利用存儲(chǔ)介質(zhì)的不同穩(wěn)定狀態(tài)來(lái)存儲(chǔ)信息存儲(chǔ)介質(zhì)特點(diǎn)：①兩種穩(wěn)定狀態(tài)；②方便檢測(cè)；③容易相互轉(zhuǎn)換。存儲(chǔ)器分類1.按存儲(chǔ)介質(zhì)分類(1)半導(dǎo)體存儲(chǔ)器：速度快，用作內(nèi)存?！粲洃浽恚河|發(fā)器、電容(靜態(tài)、動(dòng)態(tài))◆雙極型晶體管(ECL、TTL、I2L)◆場(chǎng)效應(yīng)管型MOS(PMOS、NMOS、CMOS)(2)磁表面存儲(chǔ)器：容量大，用作外存。(3)光存儲(chǔ)器：可靠性高，保存時(shí)間長(zhǎng)。存儲(chǔ)器分類2.按存儲(chǔ)方式分類(1)隨機(jī)訪問(wèn)存儲(chǔ)器RAM存儲(chǔ)器的任意單元都可隨機(jī)訪問(wèn)。訪問(wèn)時(shí)間與存儲(chǔ)單元的位置無(wú)關(guān)(2)只讀存儲(chǔ)器ROM正常工作時(shí)只讀，能隨機(jī)讀出，不能隨機(jī)寫入?！鬗ROM:只讀◆

PROM:一次寫◆可多次改寫ROM:EPROM、E2PROM存儲(chǔ)器分類2.按存儲(chǔ)方式分類(3)順序存取存儲(chǔ)器◆信息以文件形式組織，

一個(gè)文件包含若干個(gè)塊，

一個(gè)塊包含若干字節(jié)；◆存儲(chǔ)時(shí)以數(shù)據(jù)塊為單位存儲(chǔ)，數(shù)據(jù)的讀取時(shí)間與數(shù)據(jù)物理位置關(guān)系極大；◆速度慢，容量大，成本低；◆磁帶、電荷耦合器件CCD、VCD存儲(chǔ)器分類3.按存儲(chǔ)器信息的可保存性分(1)斷電后是否丟失數(shù)據(jù)◆易失性存儲(chǔ)器特點(diǎn)：斷電后，信息就丟失。如SRAM◆非易失性存儲(chǔ)器(永久性存儲(chǔ)器)

特點(diǎn)：斷電后，信息不丟失。如磁盤(2)讀出后是否保持?jǐn)?shù)據(jù)◆破壞性存儲(chǔ)器特點(diǎn)：讀出時(shí)，原存信息被破壞，需重寫。如：

DRAM◆非破壞性存儲(chǔ)器特點(diǎn)：讀出時(shí)，原存信息不被破壞。如：

SRAM存儲(chǔ)器分類4.按在計(jì)算機(jī)系統(tǒng)中的作用分類(1)高速緩沖存儲(chǔ)器：位于主存和CPU

之間(2)主存儲(chǔ)器：

一般存在于CPU

主板上，常用DRAM構(gòu)建，用來(lái)存儲(chǔ)計(jì)算

機(jī)運(yùn)行期間較常用的大量的程序和數(shù)據(jù)。(3)輔助存儲(chǔ)器：不能由CPU

的指令直接訪問(wèn)，必須通過(guò)專門的程序或?qū)?/p>

門的通道把所需的信息與主存進(jìn)行成批交換，調(diào)入主存后才能使用。存儲(chǔ)器性能指標(biāo)(1)存儲(chǔ)容量：存儲(chǔ)器所能存儲(chǔ)的二進(jìn)制信息總量。(2)速度：主存的一項(xiàng)重要技術(shù)指標(biāo)?！舸嫒r(shí)間：又稱訪問(wèn)時(shí)間，是指從啟動(dòng)一次存儲(chǔ)

器操作到完成該操作所經(jīng)歷的時(shí)間?！舸鎯?chǔ)周期：指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)體操作所

需的最小時(shí)間間隔。它包括存儲(chǔ)器的存取時(shí)間和

自身恢復(fù)時(shí)間存儲(chǔ)器性能指標(biāo)(3)帶寬(存儲(chǔ)器數(shù)據(jù)傳輸率、頻寬):存儲(chǔ)器單位時(shí)間所存取的二進(jìn)制信息的位數(shù)。帶寬=存儲(chǔ)器總線寬度/存取周期(4)價(jià)格(每位價(jià)格)存儲(chǔ)容量越大，存取速度越快，存儲(chǔ)器的價(jià)格也就越高。除上述指標(biāo)外，影響存儲(chǔ)器性能的還有功耗、可靠性等因素。常用存儲(chǔ)器/02ROM

存儲(chǔ)器ROM

存儲(chǔ)芯片的基本結(jié)構(gòu)Dm2

Dm輸出緩沖器輸出數(shù)據(jù)字線W?存儲(chǔ)矩陣2"×mAn-1An-2A?控制

電路地

址

譯

碼

器位

線

D?地

址

輸

入或陣列D?

D?

D?

D?字

輸出

位

線舉例：用三極管構(gòu)成4*4ROM存儲(chǔ)器D?D?

D?

D?

字輸出W?W?W?W?A?地址輸入W?W?W?W?地址譯碼

器

與

矩

陣A1A0

地址輸入字

線與陣列VccROM

存儲(chǔ)器一次性編程只讀存儲(chǔ)器PROMPROM

內(nèi)部是通過(guò)保險(xiǎn)絲一樣的結(jié)構(gòu)進(jìn)行內(nèi)部連接，只能編程一

次。存儲(chǔ)位元的基本結(jié)構(gòu)有兩種：

全“1”熔斷絲型、全“O”肖特基

二極管型，個(gè)熔斷絲

位線(a)k肖特基二極管(b)位線FG浮空柵，CG為控制柵，當(dāng)FG

有電子積累時(shí)，該MOS

管的開啟電壓變得很高，即使CG

為高電平，該管仍不能導(dǎo)通，這種狀態(tài)代表存儲(chǔ)

0

。反

之

，F(xiàn)G無(wú)電子積累時(shí)，MOS管的開啟電壓較低，當(dāng)CG

為高電平時(shí)，該管可以導(dǎo)通，這種狀態(tài)代表存儲(chǔ)1ROM

存儲(chǔ)器光擦除可編程只讀存儲(chǔ)器

EPROMSiO?

一可重復(fù)擦除和寫入，寫入數(shù)據(jù)時(shí)，

需要過(guò)紫外線照射芯片上的石英玻S

CGP-SiW

CGFGSVss(地)璃窗口將原存儲(chǔ)內(nèi)容抹去DD用EPROM

實(shí)現(xiàn)組合邏輯ABCY?Y?16Y?=ABC+ABC+ABC+ABCY?=ABC+ABC+ABCwww.islide.ccRAM

存儲(chǔ)器SRAM利用觸發(fā)器來(lái)存儲(chǔ)信息T1

通導(dǎo)，T2

截止，為“1”狀態(tài)；

T2

通

導(dǎo)

，T1截止，為“0”狀態(tài)。SRAM保持字驅(qū)動(dòng)線W處于低電位時(shí)，T5、T6截止，

切斷了兩根位線與觸發(fā)器之間的聯(lián)系。寫入操作寫入“1”:位線D上加低電位，位線D上加

高電位，即B點(diǎn)為高電位，A點(diǎn)為低電位，導(dǎo)致

T1導(dǎo)通

，T2

截止，保存了信息“1”。寫

入“O”:

位線D上加高電位，位線D上加

低電位，即B點(diǎn)為低電位，A點(diǎn)為高電位，導(dǎo)致

T2導(dǎo)

通

，T1截止，保存了信息“0”。RAM

存儲(chǔ)器SRAM讀操作若原存信息為“1”,即T1

導(dǎo)通

，T2

截止。這

時(shí)B點(diǎn)為高電位，

A

點(diǎn)為低電位，分別傳給兩根

位線，使得位線D為低電位，位線D為高電位，

表示讀出的信息為“1”。若原存信息為“0”,即T2

導(dǎo)

通

，T1

截止。這時(shí)A點(diǎn)為高電位，

B點(diǎn)為低電位，分別傳給兩根

位線，使得位線D為高電位，位線D為低電位，

表示讀出的信息為“0”。RAM

存儲(chǔ)器DRAM利用和晶體管集電極相連的電容的充放電來(lái)存儲(chǔ)信息定

義

：C上有電荷—

“1”C無(wú)電荷—“0”保持：字線w

低

，T

截止，切斷了C

的通路，C上電荷狀態(tài)保持不變。當(dāng)然由于

漏電存在，需刷新。RAM

存儲(chǔ)器DRAM寫入操作寫入“1”,位線D上加高電位，對(duì)電容C充電。寫入“0”,位線D上加低電位，電容C通過(guò)T放電。讀操作當(dāng)T導(dǎo)通以后，若原存信息為“1”,電容C

上的電荷通過(guò)T輸出到位線上，在位線上檢測(cè)到電流，

表示所存信息為“1”。若原存信息為“0,電容C

上幾乎無(wú)電荷，在位

線上檢測(cè)不到電流，表示所存信息為“0”。RAM

存儲(chǔ)器RAM

存

儲(chǔ)

器由于有漏電阻存在，電容上的電荷不可能長(zhǎng)久保存，需要周期地對(duì)電容進(jìn)行充電，以補(bǔ)充泄漏的電荷，這個(gè)過(guò)程稱為DRAM

刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍的時(shí)間間隔稱為刷新周期，刷新周期主要取決于電容的放電速度。

集中式刷新，在刷新周期內(nèi)集中安排刷新時(shí)間，在刷新時(shí)間內(nèi)停止CPU

的讀寫操作；

分散式刷新，將系統(tǒng)的存取周期分成兩部分，前半期可用于正常讀寫或

保持，后半期用于刷新；

異步式刷新，把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行。RAM

存

儲(chǔ)

器由于有漏電阻存在，電容上的電荷不可能長(zhǎng)久保存，需要周期地對(duì)電容進(jìn)行充電，以補(bǔ)充泄漏的電荷，這個(gè)過(guò)程稱為DRAM

刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍的時(shí)間間隔稱為刷新周期，刷新周期主要取決于電容的放電速度。

集中式刷新，在刷新周期內(nèi)集中安排刷新時(shí)間，在刷新時(shí)間內(nèi)停止CPU

的讀寫操作；

分散式刷新，將系統(tǒng)的存取周期分成兩部分，前半期可用于正常讀寫或

保持，后半期用于刷新；

異步式刷新，把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行。0

1

3871

3872

……

39991936μs(3872個(gè)周期)64μs(128個(gè)周期)2ms(4000個(gè)存取周期)假定DRAM允許的刷新周期為2ms,

存儲(chǔ)器的存取周期為0.5

μs,

容量為16K×1

位，存儲(chǔ)矩陣為128×128,在2ms內(nèi)要對(duì)128行全部刷新一遍。

集中式刷新需要在2ms

的周期末尾，對(duì)整個(gè)DRAM

的128行刷新一遍，

所需時(shí)間為128×0

.5μs=64μs。RAM

存儲(chǔ)器正常的存儲(chǔ)器訪問(wèn)

刷新系統(tǒng)周期128μs(128個(gè)系統(tǒng)周期)分散式刷新將系統(tǒng)的存取周期分成兩部分，前半期可用于正常讀寫或保持，后半期用于刷新。存儲(chǔ)芯片的存取周期：0.5

μs

系統(tǒng)存取周期應(yīng)：1

μs讀/寫

刷新

讀/寫

刷新0.5μs

0.5μs存取周期RAM

存儲(chǔ)器讀/寫

刷新·2ms(4000

個(gè)存取周期)異步式刷新把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行，相鄰兩行的刷新間隔為最大刷新間隔時(shí)間÷行數(shù)。在前述的128×128矩陣?yán)又校?/p>

2ms

內(nèi)分散地將128行刷新一遍，即每隔15.5μs(2000μs÷128≈15.5μs)

刷新

一

行。RAM

存儲(chǔ)器1

128讀/寫15μs刷新0.5μs讀/寫15μs刷新0.5μs閃存Flash

閃存位元結(jié)構(gòu)與EPROM隧道氧化層的位元結(jié)構(gòu)類似。由兩個(gè)相互重疊的

多晶硅柵組成，浮柵用來(lái)存儲(chǔ)電荷，以

電荷多少來(lái)代表所存儲(chǔ)的數(shù)據(jù)；控制柵作為選擇柵極起控制與選擇的作用。Flash和E2PROM的最大區(qū)別在于Flash按扇區(qū)操作，E2PROM則按字節(jié)操作，二者尋址方法不同。Flash的電路結(jié)構(gòu)較簡(jiǎn)單，同樣容量占芯片面積較小，數(shù)據(jù)密度更高，降低了成本?？刂茤烹妷篛控制柵CG(字線)浮柵FGN+襯底P+控制氧化層厚<20nm隧道氧化層厚<10nm—O漏極電壓N+

漏極D(位線)源極電壓源極S閃存Flash分為NOR

Flash和NAND

Flash

。NOR表示或非門電路，

NAND

表示與非門電路。兩者主要存在以下幾點(diǎn)差異：(1)讀寫操作單位不同，

NOR閃存以字節(jié)為單位，而NAND閃存以頁(yè)為單位(2)讀寫速度不同，

NOR閃存隨機(jī)讀取速度快，

NAND

閃存編程和擦除速度更快。(3)存儲(chǔ)密度不同，

NAND閃存單位面積的存儲(chǔ)密度更高。(4)接口復(fù)雜度及可靠性不同，

NOR

閃存接口簡(jiǎn)單，可靠性高，而NAND

閃存需

要用一些信道糾錯(cuò)算法來(lái)保證數(shù)據(jù)的可靠性。(5)耐久性方面，

NAND

閃存編程/擦除次數(shù)通常大于NOR

閃存。1.磁表面存儲(chǔ)器把某些磁性材料均勻地涂敷在載體的表面上，

形成厚度為0.3～5

μm的磁層，將信息記錄在磁層

上，構(gòu)成磁表面存儲(chǔ)器。2.磁表面存儲(chǔ)器存儲(chǔ)信息的原理利用磁性材料在不同方向的磁場(chǎng)作用下，形成的兩種穩(wěn)定的剩磁狀態(tài)來(lái)記錄信息。磁表面存儲(chǔ)器磁表面存儲(chǔ)器3.磁表面存儲(chǔ)器信息編碼磁表面存儲(chǔ)器4.磁表面存儲(chǔ)器的讀寫操作◆磁頭：磁表面存儲(chǔ)器的讀寫元件。利用磁頭來(lái)形成和判

別磁層中的不同磁化狀態(tài)?！舸蓬^是由鐵氧化體或坡莫合金等高導(dǎo)磁率的材料制成的電磁鐵，磁頭上繞有讀寫線圈，可以通過(guò)不同方向的電流?！魧懘蓬^：用于寫入信息的磁頭。讀磁頭：用于讀出信息的磁頭。復(fù)合磁頭：既可用于讀出，又可用于寫入的磁頭。磁表面存儲(chǔ)器磁表面存儲(chǔ)器的寫操作寫線圈鐵芯磁通磁層局部磁化單元

載磁體寫入“0”寫線圈局部磁化單元寫入“1”讀線圈

讀線圈鐵芯磁通磁層運(yùn)動(dòng)方向

運(yùn)動(dòng)方向SSe

et

t讀出

“0”

讀

出

“1”磁表面存儲(chǔ)器磁表面存儲(chǔ)器的讀操作機(jī)械硬盤◆磁盤存儲(chǔ)器由驅(qū)動(dòng)器、控制器和盤片三部分組成◆磁盤驅(qū)動(dòng)器又稱磁盤機(jī)或磁盤子系統(tǒng)用于控制磁頭與

盤片的運(yùn)動(dòng)及讀寫。是獨(dú)立于主機(jī)之外的完整裝置。盤

片磁

盤

驅(qū)

動(dòng)

器磁

盤

控

制

器◆機(jī)械硬盤是最常見(jiàn)的磁性存儲(chǔ)器主機(jī)機(jī)械硬盤◆磁盤控制器主機(jī)與磁盤驅(qū)動(dòng)器之間的接

口，通常是插在主機(jī)總線插槽

中的一塊印刷電路板。磁盤控制器的作用：接受主機(jī)發(fā)出的命令與數(shù)據(jù)，轉(zhuǎn)換為

驅(qū)動(dòng)器的控制命令和數(shù)據(jù)格式，

控制驅(qū)動(dòng)器的操作。寫入驅(qū)動(dòng)器磁頭選擇讀放大器編碼電路選頭信號(hào)譯碼電路磁頭寫入線圈磁頭讀出線圈輸入輸出寫入電路讀出電路扇區(qū)磁道機(jī)械硬盤◆盤片：存儲(chǔ)信息的介質(zhì)扇間空隙盤片機(jī)械硬盤◆記錄面：磁盤片表面稱為記錄面。盤片的上下兩面都能記錄信息?！舸诺溃河涗浢嫔弦幌盗型膱A。每個(gè)盤片表面通常有幾十到幾百個(gè)磁道。

磁道的編址：從外向內(nèi)依次編號(hào)，最外一個(gè)同心圓叫0磁道，最里面的

一個(gè)同心圓叫n磁

道

，n磁道里面的圓面積不用來(lái)記錄信息?！羯葏^(qū)：將盤面沿垂直于磁道的方向劃分成若干個(gè)扇區(qū)。扇區(qū)的編號(hào)方法：

可以連續(xù)編號(hào)，也可間隔編號(hào)?！糁?圓柱面):n個(gè)面上位于同一半徑的磁道形成一個(gè)圓柱面。磁盤

組的圓柱面數(shù)等于一個(gè)盤面的磁道數(shù)。例如，若某盤片組有8個(gè)記錄面，每個(gè)盤面分成256條磁道，8

個(gè)扇區(qū)；當(dāng)主機(jī)要訪問(wèn)其中第5個(gè)記錄面上，第65條磁道，

第7個(gè)扇區(qū)的信息時(shí)，則主機(jī)應(yīng)向磁盤控制器提供如下的地址信息：0100000I101

111機(jī)械硬盤◆

磁盤地址的表示磁道號(hào)盤面號(hào)扇區(qū)號(hào)機(jī)械硬盤【例3-1】某機(jī)械硬盤的磁盤組有6片磁盤，每片有兩個(gè)記錄面，最上最下兩個(gè)面不用。存儲(chǔ)區(qū)域內(nèi)徑22cm,

外徑33cm,

道密度為40道/cm,

內(nèi)層

位密度400位/cm,

轉(zhuǎn)速2400轉(zhuǎn)/分，平均尋道時(shí)間為10ms。問(wèn)

：(1)共有多少柱面?(2)盤組總存儲(chǔ)容量是多少?(3)數(shù)據(jù)傳輸率多少?(4)平均尋址時(shí)間是多少?機(jī)械硬盤解

：(1)有效存儲(chǔ)區(qū)域=16.5-11=5.5(cm)因?yàn)榈烂芏?40道/cm,所以共有40×5.5=220道，即220個(gè)圓柱面。(2)內(nèi)層磁道周長(zhǎng)為2πR=2×3.14×11=69.08(cm)每道信息量=400位/cm×69.08cm=27632

位=3454B每面信息量=3454B×220=759880B盤組總?cè)萘?759880B×10=7598800B=7.25MB(3)磁盤數(shù)據(jù)傳輸率Dr=r×N,N

為每條磁道容量，r為磁盤轉(zhuǎn)速。又N=3454B,r=2400

轉(zhuǎn)/60秒=40轉(zhuǎn)/秒，故Dr=r×N=40×3454B=13816B/s。機(jī)械硬盤解

：(4)磁盤旋轉(zhuǎn)一圈的時(shí)間為t=60/2400*1000=25ms平均尋址時(shí)間Ta=10ms+25/2ms=22.5ms固態(tài)硬盤固態(tài)硬盤結(jié)構(gòu)主

機(jī)

系

統(tǒng)Writes

Reads主

機(jī)

接口

：

USB/SATA/PCI-E緩沖管理層

(BML):RAM

BufferPeeReadChannel

n閃存芯片陣列閃存芯片閃存芯片閃存芯片BitockPaee閃存芯片陣列閃存芯片閃存芯片閃存芯片Plane

0PageBlock

0PageBlock

NPlane1PageBlock

0PageBlock

N閃存轉(zhuǎn)換層

(FTL)垃圾回收

磨損平衡Solid

Sate

Drive閃存芯片地址映射Channel

1固態(tài)硬盤固態(tài)硬盤局限：1)閃存只提供讀、寫和擦除3種操作，且這三種操作性能不對(duì)稱，

讀最快，寫次之，擦除最慢；2)閃存是按頁(yè)、塊、平面的結(jié)構(gòu)進(jìn)行組織；頁(yè)是讀/寫的最小單位，

一般為2/4/8KB;

塊是擦除的最小單位，

一個(gè)塊一般包含64/128個(gè)頁(yè)；3)閃存擦除后只能寫一次，即所謂的erase-before-write,這造成閃

存不支持原地更新；4)閃存每個(gè)存儲(chǔ)單元的編程/擦除(P/E)

次數(shù)有限，超過(guò)該P(yáng)/E次

數(shù)后，閃存存儲(chǔ)數(shù)據(jù)不再可靠。固態(tài)硬盤固態(tài)硬盤優(yōu)點(diǎn)：(1)速度快。固態(tài)硬盤無(wú)需通過(guò)磁頭的機(jī)械旋轉(zhuǎn)來(lái)訪問(wèn)數(shù)據(jù)，是機(jī)械硬盤存取速

度的數(shù)倍。(2)耐用防震。固態(tài)硬盤內(nèi)部不存在任何機(jī)械部件，由于碰撞震動(dòng)導(dǎo)致數(shù)據(jù)丟失

的可能性很小。(3)無(wú)噪聲。得益于無(wú)機(jī)械部件，固態(tài)存儲(chǔ)器工作噪聲值為0分貝。(4)重量輕。同樣存儲(chǔ)容量的固態(tài)硬盤體積要更小，便于攜帶。(5)功耗低。固態(tài)硬盤無(wú)機(jī)械結(jié)構(gòu)，功耗來(lái)源主要是內(nèi)部芯片，因此功耗低。(6)工作環(huán)境要求低。傳統(tǒng)硬盤受限于其機(jī)械結(jié)構(gòu)，溫度過(guò)低會(huì)導(dǎo)致金屬的鈍化，

溫度過(guò)高會(huì)引起機(jī)械部件膨脹，這限制了傳統(tǒng)硬盤的工作環(huán)境溫度。存儲(chǔ)系統(tǒng)設(shè)計(jì)/03數(shù)據(jù)寄存器MDR存儲(chǔ)控制電路讀信號(hào)寫信號(hào)主存儲(chǔ)器的讀寫主存數(shù)據(jù)傳輸示意圖地址

寄存器

MAR地址驅(qū)動(dòng)電路地址譯碼器地

址

總

線數(shù)

據(jù)

總

線讀寫電路存儲(chǔ)體主存儲(chǔ)器的讀寫主存和CPU之間的連接示意圖數(shù)據(jù)總線MDR讀CPU寫MAR地址總線主存主存儲(chǔ)器的讀寫主存的基本讀寫操作示意圖讀操作

寫操作MEM

存儲(chǔ)單元內(nèi)容-DB→MDR

MEMMDRDB→

存儲(chǔ)單元地址MAR

AB

MEM寫命令Write

CBMEM地址MAR

AB→MEM讀命令Read

CB→MEMCPUCPU存儲(chǔ)系統(tǒng)的大小端1.

兩種多字節(jié)數(shù)據(jù)排列順序◆

高端優(yōu)先(big

endian)數(shù)值的最高字節(jié)存儲(chǔ)在單元X

中，次高字節(jié)存儲(chǔ)在單元X+1

中◆

低端優(yōu)先(little

endian)最低字節(jié)存儲(chǔ)在單元X中，次低字節(jié)存儲(chǔ)在X+1中高

低數(shù)據(jù)

字節(jié)4

字節(jié)3

字節(jié)2字節(jié)1XX+1X+2[X+3存儲(chǔ)器字節(jié)1字節(jié)2字節(jié)3字節(jié)4字節(jié)4字節(jié)3

高XX+1X+2[

X+3[字節(jié)2字

節(jié)

1低存儲(chǔ)器字節(jié)4字節(jié)3

字節(jié)2

字節(jié)1:(a)

低端優(yōu)先

(b)

高端優(yōu)先存儲(chǔ)系統(tǒng)的大小端1.兩種多字節(jié)數(shù)據(jù)排列順序多字節(jié)存儲(chǔ)的另一個(gè)值得關(guān)注的問(wèn)題是對(duì)齊問(wèn)題。例如，摩托羅拉68040CPU

能同時(shí)讀入4個(gè)字節(jié)的數(shù)據(jù)，然而，這4個(gè)字節(jié)必須在連續(xù)的單元中，它們的地址除了最低兩位不同之外，

其余的位均相同。這也就是說(shuō)，該CPU可以同時(shí)讀單元100、101、

102和103,但不能同時(shí)讀單元101、102、103和104。后者需要兩個(gè)讀操作，一個(gè)操作讀100、101、102和103,另一個(gè)操作讀104、105、106和107;其中100、105、106和107都是不

需要的讀操作，這浪費(fèi)了CPU

的性能。www.islide.cc

51存儲(chǔ)器字位擴(kuò)展位擴(kuò)展【例3-2】用4K×2

位的RAM存儲(chǔ)芯片構(gòu)成4K×8

位的存儲(chǔ)器。需要四個(gè)4K×2

位芯片。12位地址A0~A11、片

選線CS

和讀寫使能線

R/W都連接到各個(gè)芯片對(duì)應(yīng)線上。8位數(shù)據(jù)總線D0~D7

分成4組，

每組包括2跟線D?

D?D?D?D?D?D?D?CSR/W4K×2

位RAM

芯

片4K×2

位RAM

芯

片4K×2

位RAM

芯

片4K×2

位RAM

芯

片12位地址8位數(shù)據(jù)需要16K×8位的芯片4

個(gè)。用16位地址線中

的低14位A13～A0進(jìn)

行存儲(chǔ)芯片片內(nèi)尋址，高兩位地址A15、A14用于選擇芯片。存儲(chǔ)器從0000H開始連續(xù)編址

第一片地址：0000H～3FFFH第二片地址：4000H～7FFFH第三片地址：8000H～BFFFH

第四片地址：COO0H～FFFFH存儲(chǔ)器字位擴(kuò)展字?jǐn)U展【例3-2】用4K×2

位的RAM存儲(chǔ)芯片構(gòu)成4K×8

位的存儲(chǔ)器。CS?16K×8

位RAM

芯

片片選譯碼16K×8

位RAM芯

片MREQA15A?4A?3A?2AoD?D?D?R/W16K×8

位RAM芯

片16K×8

位RAM芯

片存儲(chǔ)器字位擴(kuò)展字位擴(kuò)展擴(kuò)展為M×NM>m,N>n)容量的存儲(chǔ)器，進(jìn)行字位擴(kuò)展共需要m×n的芯片數(shù)量為：字位擴(kuò)展的一般方法為：選擇芯片現(xiàn)進(jìn)行位擴(kuò)展，擴(kuò)展成組，使得組的位數(shù)達(dá)到要求；再用組進(jìn)行字?jǐn)U展，按照字?jǐn)U展的方法將將字?jǐn)?shù)加

到目標(biāo)字?jǐn)?shù)。存儲(chǔ)器字位擴(kuò)展【例3-4】用2K×4位的RAM存儲(chǔ)器芯片構(gòu)成4K×8位的存儲(chǔ)器。4K×8位存儲(chǔ)器需要4個(gè)2K×4位的存儲(chǔ)芯片構(gòu)成。先將4個(gè)芯片兩兩組合

進(jìn)行位擴(kuò)展組成2K×8位的存儲(chǔ)組。當(dāng)A?1地址線為0時(shí)，選擇前兩個(gè)芯片構(gòu)

成的2K×8位存儲(chǔ)器組，A?1地址線為0時(shí)，選擇后兩個(gè)芯片構(gòu)成的2K×8

位

存儲(chǔ)器組。地址線的A?0~A?

為片內(nèi)地址，同時(shí)接在4個(gè)芯片上。數(shù)據(jù)輸出8位數(shù)據(jù)，D?~D?

整體連接如圖所示。設(shè)存儲(chǔ)器從0000H開始連續(xù)編址，則四塊芯片的地址分配為：第一組芯片地址范圍為：0000H～07FFH第二組芯片地址范圍為：0800H～0FFFH存儲(chǔ)器字位擴(kuò)展A?112位地址

A??

一A?A?2K×4

位RAM

芯片D?D?D?D?D?

D?D?D?R/W2K×4

位

RAM芯片2K×4

位

RAM芯片2K×4

位

RAM芯片8位數(shù)據(jù)CS?CPU寄存器

CPU緩存主存磁盤光盤磁帶速度快價(jià)格高(每位)

寄存器CACHE分層存儲(chǔ)系統(tǒng)設(shè)計(jì)存儲(chǔ)器分層結(jié)構(gòu)主存儲(chǔ)器硬盤磁帶輔

存主

存緩

存各類存儲(chǔ)器按速度、容量、價(jià)格的分層情況容量大光盤精

存價(jià)格低速度慢容量小CPU分層存儲(chǔ)系統(tǒng)設(shè)計(jì)對(duì)分層存儲(chǔ)系統(tǒng)的性能評(píng)價(jià)(

1

)

命

中

率H

命中率為CPU

訪問(wèn)存儲(chǔ)系統(tǒng)時(shí)，在M?中找到所需數(shù)據(jù)的概率。若在程序執(zhí)行過(guò)程中，訪問(wèn)M?和M?

的次數(shù)分別為N?

和N?,

則命中率H定義為：分層存儲(chǔ)系統(tǒng)設(shè)計(jì)對(duì)分層存儲(chǔ)系統(tǒng)的性能評(píng)價(jià)(2)平均訪問(wèn)時(shí)間TA假設(shè)訪問(wèn)在M?

命中需要的訪問(wèn)時(shí)間為TA1;當(dāng)訪問(wèn)在M?

不命中，則需向M?

發(fā)出訪問(wèn)請(qǐng)求。此時(shí)，需要把M?

中包含請(qǐng)求數(shù)據(jù)的信息塊傳送到M?,CPU才能得

到需要的數(shù)據(jù)。假設(shè)M?

的訪問(wèn)時(shí)間是TA2,把一個(gè)信息塊從M?

傳送到M?

的時(shí)間為

TB,

則M?不命中時(shí)的數(shù)據(jù)訪問(wèn)時(shí)間為：

TA?+TA?+TB=TA?+TM其

中

TM=T?+TB

稱為失效開銷，平均訪問(wèn)時(shí)間為：TA=HTA?+(1-H)(TA?+TM)=TA?+(1-H)TM=T?+FTM分層存儲(chǔ)系統(tǒng)設(shè)計(jì)對(duì)分層存儲(chǔ)系統(tǒng)的性能評(píng)價(jià)(3)存儲(chǔ)系統(tǒng)的平均位價(jià)格C上式中，

S?

和C?

是M?

的容量和每位價(jià)格，

S?

和C?

是M?

的容量和每位價(jià)格。高速緩存系統(tǒng)設(shè)計(jì)/04緩存基本原理1.Cache設(shè)計(jì)的依據(jù)Cache

設(shè)計(jì)的依據(jù)是程序執(zhí)行時(shí)訪問(wèn)存儲(chǔ)器具有局部性特點(diǎn)，簡(jiǎn)

稱局部性。局部性又分為時(shí)間局部性和空間局部性。時(shí)間局部性是

指正在訪問(wèn)的指令和數(shù)據(jù)，很有可能不久以后該指令和數(shù)據(jù)可能再

次被訪問(wèn)?？臻g局部性是指正在訪問(wèn)的指令和數(shù)據(jù)的臨近存儲(chǔ)單元

在不久以后很有可能被訪問(wèn)。數(shù)據(jù)交換的大小CPU

與

Cache:

字節(jié)/半字/字?jǐn)?shù)據(jù)交換大?。簤K(通常4~256個(gè)字)否在緩存中選擇一個(gè)塊置換緩存基本原理2.有Cache

下的主存讀訪問(wèn)過(guò)程開始用該地址訪問(wèn)主存從主存中取出相應(yīng)數(shù)據(jù)緩存中是否有空缺?是將相應(yīng)數(shù)據(jù)存入

緩存，有效位=1檢查緩存中是否

有讀請(qǐng)求地址是有效位=1?是從緩存中取出相

應(yīng)數(shù)據(jù)送給CPU完成否否緩存基本原理3.Cache

的關(guān)鍵性能指標(biāo)Cache性能評(píng)價(jià)的關(guān)鍵指標(biāo)是Cache命中率，它是指CPU要訪問(wèn)的內(nèi)容在Cache中的比率。具體計(jì)算方法如下，設(shè)程序執(zhí)行期

間訪問(wèn)Cache的命中次數(shù)為N

。,

失配次數(shù)為Nm,

則Cache的命中

率H為

：直接映像：將主存塊號(hào)除以Cache

塊數(shù)，余數(shù)即為該主存塊

在Cache

中的位置；也就是說(shuō)，

映射到同一個(gè)Cache塊的主存塊號(hào)相對(duì)Cache塊數(shù)“同余”主存地址分成三段：標(biāo)識(shí)、塊號(hào)、塊內(nèi)偏移量2"-1塊標(biāo)

識(shí)

數(shù)

據(jù)塊號(hào)

塊內(nèi)偏移量m主存與Cache的地址映像規(guī)則2"-1塊塊號(hào)

塊內(nèi)偏移量主存0區(qū)

0塊0區(qū)

1塊2"-1塊0塊1塊2"-1塊2”-1"-1區(qū)標(biāo)識(shí)直接映像0區(qū)1區(qū)1區(qū)1區(qū)2”-"-1區(qū)2”-"-1區(qū)緩存

0塊1塊0塊1塊m主

存

與Cache

的地址映像規(guī)則全相聯(lián)映像主存的任意塊可以映像到Cache的任意塊，即無(wú)論是主存塊到

Cache

塊，還是Cache

塊到主存

塊，都是多對(duì)多的映射主存地址分成兩段：標(biāo)識(shí)、塊內(nèi)偏移量主存0塊1塊2塊k塊2"-1塊標(biāo)識(shí)

塊內(nèi)偏移量

標(biāo)識(shí)n緩存0塊1塊2"-1塊有效位

緩存塊對(duì)列主存緩存塊號(hào)0塊1塊2塊G-1塊G塊k塊2"-1塊對(duì)應(yīng)組0組1組G-1組0組1組G-1組0組1組G-1組0塊1塊…2"/G-10塊1塊2"/G-10塊1塊2"/G-1主存塊地址組相聯(lián)映像組相聯(lián)映像方式是先將Cache

塊分為若干組，每組中有相同數(shù)量的

Cache

塊，再將主存塊按與Cache

的組數(shù)進(jìn)行分組，主存中的任何一

組只能映像到Cache

中的某一固定

組(類似直接映像),但同一組中

的主存塊可放置在Cache

中指定組

內(nèi)的任意塊中(類似全相聯(lián)映像)標(biāo)識(shí)(組內(nèi)塊號(hào))組號(hào)Gn-g8n主存與Cache

的地址映像規(guī)則0組1組1組1組G-1組G-1組G-1組0組0組主存與Cache

的地址映像規(guī)則采用組相聯(lián)映像方式時(shí)，主存地址分成三段：標(biāo)識(shí)、組號(hào)、塊內(nèi)偏移量，與直接映像的標(biāo)識(shí)、塊號(hào)、塊內(nèi)偏移量作用類似設(shè)主存有2塊，

Cache有2m塊，包括G=29

個(gè)組，可以看到：

若g=0、G=1,即Cache

只有1個(gè)組，共包含2m個(gè)塊，此時(shí)為全相

聯(lián)映像Cache。

若g=m、G=2m,

即Cache

有2m個(gè)組，每個(gè)組只有1個(gè)塊，此時(shí)為直接映像Cache。

若0<g<m,即Cache

有29個(gè)組，每個(gè)組里有k=2m-9個(gè)塊，此時(shí)稱

這種組相聯(lián)映像方式為k路組相聯(lián)Cache。主

存

與Cache

的地址映像規(guī)則【例3-5】某采用組相聯(lián)映像的主存-Cache

系統(tǒng)中，主存容量為1MB,Cache的容量為16KB,

按256B分

塊

，Cache采用4路組相聯(lián)。請(qǐng)確定主存、Cache

的地址結(jié)構(gòu)?！咧鞔嫒萘?MB=220B,

主存地址長(zhǎng)度為20位；∵Cache塊大小為256B=28B,主存可分為220/2?=212個(gè)塊，塊內(nèi)偏移地址長(zhǎng)8位?！逤ache容量16KB=214B,Cache地址長(zhǎng)度為14位；∵Cache塊大小為256B=28B,Cache

可分為214/2?=26個(gè)塊，塊內(nèi)偏移地址長(zhǎng)8位。∵Cache每組包含4塊，Cache

共分為26/4=2?=16組，組地址長(zhǎng)度為4位。進(jìn)一步，主存20位地址的從高到低的構(gòu)成為：8位標(biāo)識(shí)位、4位組號(hào)位，8位塊內(nèi)偏移地址位。1.

用主存地址的4位組號(hào)位訪問(wèn)對(duì)

應(yīng)的Cache組2.

檢查對(duì)應(yīng)組包含的塊的標(biāo)識(shí)位與

地址碼的標(biāo)識(shí)位是否相等3.若相等，則繼續(xù)檢查有效位為14.

若第2/3步的結(jié)果都為真，判斷

命中，根據(jù)主存塊內(nèi)偏移地址訪問(wèn)命中的cache塊5.否

則

，cache訪問(wèn)不命中(失

配),用主存塊號(hào)(標(biāo)識(shí)+組號(hào))訪

問(wèn)主存www.islide.cc續(xù)：訪問(wèn)流程主存地址標(biāo)識(shí)，8bit

組號(hào)，4bit

塊內(nèi)偏移，8bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit數(shù)據(jù)，256B=2048bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bit標(biāo)識(shí)，8bitV,1bitV,1bitV,lbitV,1bitV,lbitV,1bitV,lbitV,1bit組0組15Cache結(jié)構(gòu)Cache

的替換算法與寫策略1.當(dāng)訪存Cache

不命中時(shí)，必須從主存中調(diào)入所需塊。此時(shí)，若Cache

已滿，則必須按一定算法從Cache中選擇一個(gè)塊將其替換出去，然后才能調(diào)入新塊。

隨機(jī)替換法為均勻使用一組中的各塊，隨機(jī)替換法隨機(jī)地選擇被替換的塊。隨機(jī)替換策略實(shí)際上是不要什么算法，只需要隨機(jī)產(chǎn)生一個(gè)符合映像規(guī)則的塊號(hào)，然后將此

塊從Cache中替換出去即可。Cache

的替換算法與寫策略

先進(jìn)先出法先進(jìn)先出法(FirstInFirstOut,FIFO)是按塊調(diào)入Cache的先后決定替換順序，即需要替換時(shí)，總是淘汰最先調(diào)入Cache的塊。

最近最少使用法最近最少使用法(Least

Recently

Used,LRU)是把近期最少使用的Cache

塊替換出去。對(duì)Cache

的每個(gè)塊設(shè)置一個(gè)計(jì)數(shù)器，當(dāng)塊命中后，其對(duì)應(yīng)的計(jì)數(shù)器清零，其它塊計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，比較符合映像規(guī)則的塊的計(jì)

數(shù)器值，將計(jì)數(shù)值最大的塊替換出。Cache

的替換算法與寫策略

最不經(jīng)常使用法最不經(jīng)常使用法(Least

Frequently

Used,LFU)每塊設(shè)置一個(gè)計(jì)數(shù)器，從

0開始計(jì)數(shù)；每訪問(wèn)一次，被訪問(wèn)塊的計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，比較符合

映射規(guī)則的Cache塊的計(jì)數(shù)值，將計(jì)數(shù)值最小的塊替換出，同時(shí)將這些塊的計(jì)

數(shù)器都清零。這種方法實(shí)際上是將計(jì)數(shù)周期限定在對(duì)這些特定塊兩次替換之間的間隔時(shí)間內(nèi)，因而不能嚴(yán)格反映近期訪問(wèn)情況。Cache

的替換算法與寫策略2.若替換時(shí)該塊在Cache

時(shí)已經(jīng)被改寫過(guò)，則需要將被替換的Cache

塊寫回主

存，以保證數(shù)據(jù)的一致性。

寫直達(dá)法在寫Cache的同時(shí)也將數(shù)據(jù)寫入主存。采用寫直達(dá)法，數(shù)據(jù)被同時(shí)寫入Cache

和主存中，保證了主存中的數(shù)據(jù)與Cache中的數(shù)據(jù)一直是一致的。

寫回法當(dāng)CPU執(zhí)行寫操作時(shí)，只寫Cache不寫主存，只有當(dāng)被寫的Cache塊要被替換

出去時(shí)才將已修改過(guò)的Cache

塊寫回主存，減少主存的寫操作次數(shù)，提高系統(tǒng)

寫操作的速度Cache

的替換算法與寫策略3.Cache

寫失效策略若要被寫的塊不在Cache中，即寫失效時(shí)，有兩種策略決定是否將相應(yīng)的塊調(diào)

入Cache。

按寫分配法當(dāng)寫失效時(shí)，先把所寫單元所在的塊調(diào)入Cache,

然后再進(jìn)行寫入。與讀失效