橫向擴(kuò)展與縱向擴(kuò)展的CPO技術(shù)、CPO總擁有成本與功耗預(yù)算、DSP收發(fā)器與LPO/NPO/CPO對(duì)比、臺(tái)積電COUPE工藝、MZM/MRM/EAM調(diào)制器深度解析、CPO核心企業(yè)與供應(yīng)鏈布局7共封裝光器件（CPO）技術(shù)長(zhǎng)期以來(lái)被寄予厚望，有望徹底改變數(shù)據(jù)中心互聯(lián)格局，但該技術(shù)歷經(jīng)漫長(zhǎng)周期才得以面世，真正具備部署條件的成熟產(chǎn)品直至2025年才問(wèn)世。在此期間，可插拔收發(fā)器憑借其相對(duì)成本效益、部署便捷性以及基于標(biāo)準(zhǔn)的互操作性，始終滿足網(wǎng)絡(luò)需求并保持著主流地位。然而，人工智能工作負(fù)載帶來(lái)的高網(wǎng)絡(luò)需求意味著此次情況不同。人工智能網(wǎng)絡(luò)帶寬的發(fā)展路線圖表明，互連速度、覆蓋范圍、密度和可靠性要求很快將超越收發(fā)器所能提供的水平。固態(tài)光子學(xué)(CPO）將帶來(lái)一定效益，為橫向擴(kuò)展網(wǎng)絡(luò)提供更多選擇，但它將成為縱向擴(kuò)展網(wǎng)絡(luò)的核心技術(shù)。在本十年后期及之后，CPO將成為縱向擴(kuò)展網(wǎng)絡(luò)帶寬增長(zhǎng)的主要驅(qū)動(dòng)力。當(dāng)前基于銅纜的擴(kuò)展解決方案（如NVLink）可提供高達(dá)7.2Tbit/s的單GPU帶寬——魯賓架構(gòu)時(shí)代將提升至14.4Tbit/s。然而銅纜鏈路的傳輸距離上限僅為兩米，這意味著擴(kuò)展域的規(guī)模最多只能覆蓋一兩個(gè)機(jī)架。此外，通過(guò)銅纜提升帶寬的難度正日益增加。在Rubin架構(gòu)中，NVIDIA將通過(guò)雙向SerDes技術(shù)使每銅纜通道帶寬再翻倍。但依靠開(kāi)發(fā)更高速SerDes來(lái)提升銅纜帶寬的擴(kuò)容路徑充滿挑戰(zhàn)，進(jìn)展緩慢。而CPO技術(shù)不僅能實(shí)現(xiàn)同等甚至更優(yōu)的帶寬密度，更能提供多元化的帶寬擴(kuò)容路徑，同時(shí)支持更大規(guī)模的擴(kuò)展域。要理解CPO技術(shù)誕生的動(dòng)因，首先需審視光通信中使用收發(fā)器時(shí)存在的諸多低效與權(quán)衡。收發(fā)器雖能延長(zhǎng)鏈路距離，但網(wǎng)絡(luò)交換機(jī)或計(jì)算托盤前面板上用于插拔收發(fā)器的插槽，通常距離XPU或交換機(jī)ASIC有15-30厘米之遙。這意味著信號(hào)必須先通過(guò)LR串解碼器在15-30厘米距離內(nèi)進(jìn)行電傳輸，再由收發(fā)器內(nèi)的數(shù)字信號(hào)處理器（DSP）恢復(fù)并調(diào)理電信號(hào)，最后轉(zhuǎn)換為光信號(hào)。采用CPO方案時(shí)，光引擎直接部署于XPU或交換機(jī)ASIC旁，從而省去DSP環(huán)節(jié)，并可使用低功耗SerDes將數(shù)據(jù)從XPU傳輸至光引擎。相較于DSP收發(fā)器，該方案可降低50%以上的數(shù)據(jù)傳輸能耗——許多方案甚至致力于將每比特能耗降低80%。來(lái)源：SemiAnalysis盡管像英偉達(dá)和博通這樣的橫向擴(kuò)展型CPO解決方案正獲得更多關(guān)注，并受到終端客戶的密切關(guān)注,但主要超大規(guī)模企業(yè)已開(kāi)始規(guī)劃其縱向擴(kuò)展型CPO戰(zhàn)略，并向供應(yīng)商作出承諾。例如CelestialAI預(yù)計(jì)到2028年底可實(shí)現(xiàn)10億美元營(yíng)收規(guī)模——我們認(rèn)為這主要得益于其與亞馬遜Trainium4協(xié)同推出的縱向擴(kuò)展CPO解決方案。專注于CPO的企業(yè)現(xiàn)已超越論文、試點(diǎn)項(xiàng)目和演示階段，正就光端口架構(gòu)等關(guān)鍵產(chǎn)品決策展開(kāi)布局,以解決大規(guī)模量產(chǎn)難題。對(duì)于擴(kuò)展型CPO而言，問(wèn)題已不再是"是否采用"和"為何采用"，而是"何時(shí)實(shí)現(xiàn)"和"如何推進(jìn)"——如何推動(dòng)這些系統(tǒng)進(jìn)入量產(chǎn)階段，以及何時(shí)能確保激光器等關(guān)鍵組件的供應(yīng)鏈穩(wěn)定。制造商能夠擴(kuò)大足夠的生產(chǎn)規(guī)模。本文將深入探討CPO的優(yōu)勢(shì)與挑戰(zhàn)、CPO架構(gòu)的工作原理、當(dāng)前及未來(lái)的CPO產(chǎn)品、專注于CPO的企業(yè)、CPO相關(guān)組件及其各自的供應(yīng)鏈。本文旨在為從業(yè)者、行業(yè)分析師、投資者以及所有對(duì)互連技術(shù)感興趣的人士提供指南。目錄與閱讀指南本文分為五個(gè)部分——讀者可根據(jù)自身興趣或關(guān)聯(lián)度選擇重點(diǎn)閱讀章節(jié)。在第一部分：CPO總擁有成本（TCO）分析中，我們將首先探討采用CPO如何改變橫向擴(kuò)展與縱向擴(kuò)展網(wǎng)絡(luò)的總擁有成本。我們認(rèn)為，在橫向擴(kuò)展網(wǎng)絡(luò)中采用CPO時(shí)，總擁有成本、可靠性及設(shè)備供應(yīng)商議價(jià)能力將是主要考量因素。我們將探討CPO技術(shù)是否已具備在橫向擴(kuò)展場(chǎng)景中的成熟應(yīng)用條件，并結(jié)合現(xiàn)有解決方案可靠性數(shù)據(jù)進(jìn)行論證，例如Meta公司在ECOC2025大會(huì)上發(fā)布的CPO橫向擴(kuò)展交換機(jī)研究成果。在第二部分：CPO介紹與實(shí)施中，我們將深入探討CPO的工作原理。本節(jié)將探討市場(chǎng)從銅纜到共封裝銅纜的演進(jìn)歷程，從數(shù)字信號(hào)處理器（DSP）光模塊到線性可插拔光模塊（LPO）再到CPO的發(fā)展軌跡，并剖析推動(dòng)CPO應(yīng)用的驅(qū)動(dòng)力與核心論據(jù)。同時(shí)將深入分析串行器/解串器（SerDes）的擴(kuò)展極限，以及寬帶I/O作為SerDes替代方案的潛力——尤其當(dāng)其與CPO協(xié)同應(yīng)用時(shí)所展現(xiàn)的優(yōu)勢(shì)。在第三部分：推動(dòng)CPO進(jìn)入市場(chǎng)中，我們將闡述助力CPO獲得市場(chǎng)認(rèn)可并實(shí)現(xiàn)商業(yè)化的關(guān)鍵技術(shù)。首先探討主機(jī)與光引擎封裝技術(shù)，詳細(xì)解析臺(tái)積電COUPE工藝及其成為首選集成方案的原因。光纖連接單元（FAU）、光纖耦合技術(shù)以及邊緣耦合器與光柵耦合器的對(duì)比將得到全面闡述。我們將涵蓋調(diào)制器類型，包括馬赫-曾德?tīng)栒{(diào)制器（MZM）、微環(huán)調(diào)制器（MRM）和電吸收調(diào)制器（EAM）。本節(jié)將以闡釋光纖光子學(xué)被廣泛采用的核心原因收尾——即通過(guò)光纖光子學(xué)實(shí)現(xiàn)帶寬擴(kuò)展的多重路徑：增加光纖連接數(shù)量、采用波分復(fù)用技術(shù)波分復(fù)用（WDM）和高階調(diào)制。更多一手外資研報(bào)請(qǐng)加微信：FCCNN88在第四部分：當(dāng)前與未來(lái)的CPO產(chǎn)品中，我們將分析現(xiàn)今市場(chǎng)上可用的CPO產(chǎn)品及其相關(guān)供應(yīng)鏈。我們將從英偉達(dá)和博通的解決方案開(kāi)始，隨后探討主要CPO企業(yè)。我們將深入剖析AyarLabs、Nubis、CelestialAI、Lightmatter、XscapePhotonics、Ranovus及Scintil等企業(yè)的解決方案，詳細(xì)闡述各供應(yīng)商的技術(shù)方案，并針對(duì)每家公司的技術(shù)路線進(jìn)行利弊權(quán)衡。最后，在第五部分：英偉達(dá)CPO供應(yīng)鏈中，我們將詳細(xì)描述英偉達(dá)CPO生態(tài)系統(tǒng)的供應(yīng)鏈，列出激光光源、ELS模塊、光纖接頭（FAU）、FAU點(diǎn)燈工具、FAU組裝、切換盒、MPO連接器、MT插芯、光纖以及電光測(cè)試等關(guān)鍵供應(yīng)商，以此為本報(bào)告作結(jié)。今年早些時(shí)候NVIDIAGTC2025大會(huì)上最受矚目的議題之一，是詹森宣布推出公司首款支持CPO技術(shù)的橫向擴(kuò)展網(wǎng)絡(luò)交換機(jī)。值得注意的是，在縱向擴(kuò)展領(lǐng)域，英偉達(dá)仍堅(jiān)持推進(jìn)銅纜技術(shù)，并竭力避免轉(zhuǎn)向光纖方案——這一策略將持續(xù)至2027年乃至2028年。讓我們從探討這些新型CPO交換機(jī)的總體擁有成本入手，分析橫向擴(kuò)展型CPO技術(shù)能帶來(lái)的成本與能耗節(jié)約效益。英偉達(dá)在GTC2025主題演講中發(fā)布了三款采用不同CPO交換機(jī)ASIC的橫向擴(kuò)展交換機(jī)。盡管其具備TCO、功耗和部署速度優(yōu)勢(shì)，但這些優(yōu)勢(shì)尚不足以促使客戶立即轉(zhuǎn)向全新的部署模式，因此我們預(yù)計(jì)首批CPO橫向擴(kuò)展交換機(jī)的采用率將較為有限。具體原因如下：來(lái)源：SemiAnalysis典型的AI集群包含三種主要網(wǎng)絡(luò)架構(gòu)：后端架構(gòu)、前端架構(gòu)和帶外管理架構(gòu)。其中使用最頻繁且技術(shù)要求最高的當(dāng)屬后端架構(gòu)。該架構(gòu)用于GPU之間的橫向擴(kuò)展通信，支持GPU在集體操作中相互通信并交換數(shù)據(jù)，從而實(shí)現(xiàn)訓(xùn)練與推理的并行化處理。后端網(wǎng)絡(luò)通常采用InfiniBand或以太網(wǎng)協(xié)議。由于其高要求特性，后端網(wǎng)絡(luò)在總網(wǎng)絡(luò)成本和功耗中占據(jù)主導(dǎo)地位：在采用英偉達(dá)X800-Q3400后端交換機(jī)部署于InfiniBand的3層GB300NVL72集群中，其網(wǎng)絡(luò)成本占比達(dá)85%，網(wǎng)絡(luò)功耗占比達(dá)86%?；贑PO的交換機(jī)和網(wǎng)絡(luò)解決方案可同時(shí)應(yīng)用于后端與前端網(wǎng)絡(luò)，但我們認(rèn)為當(dāng)前階段的部署重點(diǎn)仍應(yīng)放在后端網(wǎng)絡(luò)。讀者可查閱更多關(guān)于后端網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)、端口配置、交換機(jī)及收發(fā)器等詳細(xì)信息。信g息收錄中均有提及信g息收錄中均有提及模型。若需了解網(wǎng)絡(luò)總擁有成本，可參閱我們的《AINeocloud解剖與實(shí)踐指南》文章。縮小范圍來(lái)看——網(wǎng)絡(luò)成本是AI集群總成本中僅次于AI服務(wù)器本身的第二大組成部分。在采用GB300NVL72集群搭配三層InfiniBand網(wǎng)絡(luò)的配置中，網(wǎng)絡(luò)成本占集群總成本的15%；若升級(jí)為四層網(wǎng)絡(luò)，該比例將升至18%。光收發(fā)器是該成本的重要組成部分，在采用相對(duì)昂貴的NvidiaLinkX收發(fā)器的三層網(wǎng)絡(luò)中，其成本占比高達(dá)網(wǎng)絡(luò)總成本的60%。同時(shí)，三層網(wǎng)絡(luò)中光收發(fā)器消耗的功耗占網(wǎng)絡(luò)總功耗的45%。人工智能集群中的GPU數(shù)量越多，就越可能需要增加網(wǎng)絡(luò)層數(shù)。從兩層網(wǎng)絡(luò)擴(kuò)展到三層及以上網(wǎng)絡(luò),意味著更高的成本和更大的功耗預(yù)算。CPO技術(shù)既能在保持層數(shù)不變的情況下降低功耗和成本,又能通過(guò)在固定層數(shù)的網(wǎng)絡(luò)中擴(kuò)展可連接的GPU數(shù)量，從而減少總功耗和成本需求。今年早些時(shí)候，在GTC2025大會(huì)上，英偉達(dá)首席執(zhí)行官黃仁勛強(qiáng)調(diào)，僅收發(fā)器本身就消耗了巨大功耗,這是推動(dòng)CPO技術(shù)發(fā)展的關(guān)鍵驅(qū)動(dòng)力。根據(jù)上表中的機(jī)架功耗預(yù)算數(shù)據(jù)，在三層網(wǎng)絡(luò)架構(gòu)下，一個(gè)由20萬(wàn)個(gè)GB300NVL72（每機(jī)架含72個(gè)GPU封裝和144個(gè)計(jì)算芯片）組成的GPU集群將消耗435兆瓦關(guān)鍵IT功耗，其中光收發(fā)器單項(xiàng)功耗就高達(dá)17兆瓦。顯然，通過(guò)大幅減少收發(fā)器數(shù)量可節(jié)省海量能耗。通過(guò)對(duì)比單個(gè)800GDSP收發(fā)器的功耗與CPO系統(tǒng)中光引擎及激光源（按800G帶寬計(jì)算）的功耗即可輕松驗(yàn)證：800GDR4光收發(fā)器功耗約為16-17瓦，而我們估算NvidiaQ3450CPO交換機(jī)中光引擎與外部激光源的功耗僅為每800G帶寬4-5瓦，實(shí)現(xiàn)73%的能耗降低。這些數(shù)據(jù)與Meta在ECOC2025會(huì)議上發(fā)表的論文中所呈現(xiàn)的數(shù)據(jù)非常接近。在本報(bào)告中，Meta展示了800G2xFR4可插拔收發(fā)器功耗約為15W，而博通Bailly51.2TCPO交換機(jī)內(nèi)部的光引擎和激光源在傳輸每800G帶寬時(shí)功耗僅約5.4W，實(shí)現(xiàn)了65%的節(jié)能效果。來(lái)源：Meta讓我們將分析擴(kuò)展到集群層面。以基于三層網(wǎng)絡(luò)構(gòu)建的GB300NVL72集群為例，可見(jiàn)將后端網(wǎng)絡(luò)中的DSP收發(fā)器替換為L(zhǎng)PO收發(fā)器后，可降低36%的總收發(fā)器功耗和16%的總網(wǎng)絡(luò)功耗。若全面過(guò)渡至CPO技術(shù)，相較于DSP光模塊可實(shí)現(xiàn)更顯著的節(jié)能效果——收發(fā)器功耗降低84%——但部分節(jié)能效益會(huì)被新增的光學(xué)引擎（OEs）和外部光源（ELSs）所抵消。交換機(jī)，其總功耗現(xiàn)已增加23%。在下例中，CPO場(chǎng)景下的光收發(fā)器功耗仍維持在每臺(tái)服務(wù)器1000W的基準(zhǔn)值，因?yàn)槲覀兗僭O(shè)前端網(wǎng)絡(luò)仍將采用DSP收發(fā)器。采用英偉達(dá)的CPO橫向擴(kuò)展交換機(jī)意味著默認(rèn)使用高基數(shù)網(wǎng)絡(luò)，盡管這種機(jī)制對(duì)終端用戶而言是"抽象化"的——因?yàn)樵贑PO交換機(jī)內(nèi)部即可完成端口切換，而使用高基數(shù)非CPO交換機(jī)時(shí)則需通過(guò)配線架或八爪魚線纜在交換機(jī)外部進(jìn)行切換。相反，這些NVIDIACPO交換機(jī)呈現(xiàn)出極高的端口數(shù)量——例如Quantum3450提供144個(gè)800G端口，Spectrum6800則提供512個(gè)800G端口。我們使用"默認(rèn)"一詞是因?yàn)橛ミ_(dá)的非CPOInfiniBandQuantumQ3400交換機(jī)同樣提供144個(gè)800G端口，但其其他InfiniBand交換機(jī)（如QM9700）僅提供32個(gè)800G端口——唯有前者具備這種"高基數(shù)集成"特性，能提供大量有效端口。如此高的端口密度有望幫助客戶將三層網(wǎng)絡(luò)扁平化為兩層網(wǎng)絡(luò)，同時(shí)省去部署交換盒、配線架或笨重八爪魚線纜的麻煩，這將成為關(guān)鍵賣點(diǎn)。在兩層網(wǎng)絡(luò)架構(gòu)下，相較傳統(tǒng)DSP收發(fā)器，收發(fā)器功耗降低84%，交換機(jī)功耗下降21%，整體網(wǎng)絡(luò)功耗可減少48%。Spectrum6800交換機(jī)憑借其在兩種可用邏輯配置下均具備的大量端口——512個(gè)800G端口——相較于Spectrum6810（提供128個(gè)800G端口、256個(gè)400G端口或512個(gè)200G端口）實(shí)現(xiàn)了這一特性。采用Spectrum6810的128個(gè)800G端口方案時(shí)，兩層網(wǎng)絡(luò)最多可連接8,192個(gè)GPU；而Spectrum6800在512個(gè)800G端口配置下，可連接131,072個(gè)GPU。順帶一提，使用交換機(jī)L層網(wǎng)絡(luò)中其魔力在于端口數(shù)量k會(huì)隨層數(shù)呈指數(shù)級(jí)增長(zhǎng)。因此，對(duì)于雙層網(wǎng)絡(luò)，通過(guò)將每個(gè)端口的帶寬減半(例如將800G端口切分為兩個(gè)400G端口）來(lái)實(shí)現(xiàn)邏輯端口數(shù)量翻倍——無(wú)論是采用內(nèi)部切換（如Spectrum6800所示）、分支電纜還是雙端口收發(fā)器——所支持的主機(jī)數(shù)量將增加四倍！本節(jié)討論的節(jié)能效果——三層CPO網(wǎng)絡(luò)節(jié)省23%，降至兩層CPO網(wǎng)絡(luò)可節(jié)省48%——看似驚人，但關(guān)鍵在于：三層網(wǎng)絡(luò)中，網(wǎng)絡(luò)功耗僅占集群總功耗的9%。因此，對(duì)于橫向擴(kuò)展網(wǎng)絡(luò)而言，轉(zhuǎn)向CPO技術(shù)帶來(lái)的實(shí)際效益最終會(huì)被大幅稀釋。三層網(wǎng)絡(luò)采用CPO可降低23%的網(wǎng)絡(luò)功耗，但僅帶來(lái)2%的集群總功耗節(jié)??；而兩層網(wǎng)絡(luò)雖能降低48%的網(wǎng)絡(luò)功耗，集群總功耗節(jié)省卻僅為4%。觀察集群總資本成本時(shí)，情況類似。讓我們簡(jiǎn)要聚焦于收發(fā)器與CPO解決方案的成本細(xì)節(jié)對(duì)比。首款NvidiaCPO交換機(jī)——QuantumX800-Q3450CPO將采用72個(gè)光引擎，每個(gè)運(yùn)行速率為1.6Tbit/s；后續(xù)版本的QuantumCPO交換機(jī)預(yù)計(jì)將升級(jí)為36個(gè)光引擎，每個(gè)引擎速率達(dá)3.2Tbit/s，單價(jià)約1000美元（含F(xiàn)AU這意味著每套系統(tǒng)光引擎總成本高達(dá)3.6萬(wàn)美元。為便于比較，不妨估算采用傳統(tǒng)光收發(fā)器模塊的總成本：非CPO版本的X800-Q3400配備72個(gè)OSFP插槽,并通過(guò)采用1.6T雙端口收發(fā)器實(shí)現(xiàn)144個(gè)800G端口。假設(shè)成本為通用型1.6TDR8收發(fā)器單價(jià)1,000美元，該交換機(jī)所需收發(fā)器總成本將達(dá)72,000美元，是實(shí)現(xiàn)同等帶寬的CPO交換機(jī)所需光引擎和ELS組件預(yù)估成本（35,000-40,000美元）的兩倍。但此計(jì)算未計(jì)入交換機(jī)供應(yīng)商的利潤(rùn)空間。若按60%毛利率計(jì)算，最終用戶的光引擎成本將升至8萬(wàn)至9萬(wàn)美元——高于同等收發(fā)器的成本。此外，光纖切換器等其他組件同樣會(huì)疊加此類利潤(rùn)層級(jí)。這解釋了為何根據(jù)收發(fā)器采購(gòu)成本及交換機(jī)廠商利潤(rùn)率的不同，遷移至CPO方案的成本節(jié)約可能并不顯著。如下表所示，在三層網(wǎng)絡(luò)中將收發(fā)器替換為CPO時(shí)，CPO組件的額外利潤(rùn)導(dǎo)致交換成本增加81%，這抵消了因不采購(gòu)收發(fā)器而節(jié)省的86%成本。盡管CPO方案的總網(wǎng)絡(luò)成本仍比DSP收發(fā)器方案低31%,但與電源成本類似的情況再次出現(xiàn)：由于服務(wù)器機(jī)架在集群總擁有成本中占據(jù)主導(dǎo)地位，導(dǎo)致集群總成本僅下降3%。將網(wǎng)絡(luò)從三層簡(jiǎn)化為兩層可實(shí)現(xiàn)更顯著的成本節(jié)約——集群總成本最高可降低7%，收發(fā)器成本下降86%，網(wǎng)絡(luò)總成本減少46%。那么——既然CPO方案一方面僅能帶來(lái)最高7%的成本節(jié)約和4%的功耗降低，另一方面卻引發(fā)了現(xiàn)場(chǎng)維護(hù)難度增加、可靠性與影響范圍的擔(dān)憂（無(wú)論是否合理以及失去多供應(yīng)商議價(jià)能力的顧慮，為何GPU云仍選擇采用它？簡(jiǎn)而言之，該技術(shù)尚未廣泛普及——我們預(yù)計(jì)短期內(nèi)超大規(guī)模企業(yè)對(duì)橫向擴(kuò)展CPO系統(tǒng)的采用曲線不會(huì)陡峭。相反，我們認(rèn)為用于擴(kuò)展的CPO才是殺手級(jí)應(yīng)用。如前所述，主要超大規(guī)模供應(yīng)商已承諾在本十年末前部署基于CPO的擴(kuò)展解決方案。當(dāng)前，基于銅纜的現(xiàn)有擴(kuò)展范式正面臨極限挑戰(zhàn)：銅纜傳輸距離受限——單通道200Gbit/s速率下最長(zhǎng)僅能達(dá)到兩米，且單通道帶寬翻倍難度日益增加。光子芯片（CPO）可有效解決這些問(wèn)題，它不僅能滿足帶寬密度要求，更能提供多重?cái)U(kuò)展路徑以支撐未來(lái)帶寬需求，同時(shí)將系統(tǒng)規(guī)模擴(kuò)展至更廣闊的維度。一旦將CPO部署用于縱向擴(kuò)展網(wǎng)絡(luò)，縱向擴(kuò)展域?qū)⒉辉偈芑ミB距離的限制。原則上，客戶能夠?qū)⒖v向擴(kuò)展域擴(kuò)展至任意規(guī)模。當(dāng)然，若希望將縱向擴(kuò)展域維持在單層扇出網(wǎng)絡(luò)中以實(shí)現(xiàn)全互連，則其規(guī)模將受限于交換機(jī)的基數(shù)。規(guī)模擴(kuò)展型結(jié)構(gòu)的網(wǎng)絡(luò)要求遠(yuǎn)比后端橫向擴(kuò)展網(wǎng)絡(luò)更為嚴(yán)苛。GPU間或與交換機(jī)間的連接需要更高的帶寬和更低的延遲，以實(shí)現(xiàn)GPU的互聯(lián)互通，從而使其能夠協(xié)同共享內(nèi)存等資源。例如，NvidiaBlackwell平臺(tái)上的第五代NVLink可為每塊GPU提供900GB/s（7,200Gbit/s）的單向帶寬。這相當(dāng)于后端擴(kuò)展網(wǎng)絡(luò)中每GPU100GB/s（800Gbit/s）帶寬的9倍（以GB300NVL72搭配CX-8網(wǎng)卡為例）。這也催生了對(duì)更高岸線帶寬密度的需求帶寬密度，這正是推動(dòng)GPUSerDes線路速度發(fā)展的動(dòng)力。同樣重要的是要認(rèn)識(shí)到，隨著縱向擴(kuò)展領(lǐng)域的規(guī)模擴(kuò)大以及縱向擴(kuò)展互連速度的提升，縱向擴(kuò)展互連（最終包括縱向擴(kuò)展CPO）的總可尋址市場(chǎng)（TAM）已遠(yuǎn)超橫向擴(kuò)展網(wǎng)絡(luò)。CPO的TAM很可能由縱向擴(kuò)展而非橫向擴(kuò)展網(wǎng)絡(luò)應(yīng)用主導(dǎo)。來(lái)源：SemiAnalysis目前，擴(kuò)展型網(wǎng)絡(luò)完全采用銅纜運(yùn)行是有充分理由的。在現(xiàn)行可插拔架構(gòu)中，若要通過(guò)光收發(fā)器匹配NVLink帶寬，不僅成本和功耗將高得令人望而卻步，還會(huì)引入額外延遲。此外，計(jì)算托盤的面板空間可能根本不足以容納所有這些收發(fā)器。銅纜在實(shí)現(xiàn)低延遲、高吞吐量的連接方面表現(xiàn)卓越連接場(chǎng)景。然而如前所述，銅纜傳輸距離的局限性制約了"世界規(guī)模"——即單個(gè)擴(kuò)展域內(nèi)可連接的GPU數(shù)量上限。擴(kuò)大縱向擴(kuò)展世界規(guī)模是計(jì)算擴(kuò)展的關(guān)鍵路徑。在當(dāng)前基于推理的模型擴(kuò)展和測(cè)試時(shí)間計(jì)算體系下，單一縱向擴(kuò)展域內(nèi)增加更多計(jì)算能力、內(nèi)存容量及內(nèi)存帶寬已變得至關(guān)重要。英偉達(dá)的GB200系統(tǒng)實(shí)現(xiàn)了性能飛躍，其世界規(guī)模從僅8個(gè)互聯(lián)GPU擴(kuò)展至72個(gè)全互聯(lián)GPU，通過(guò)更復(fù)雜的集體通信技術(shù)實(shí)現(xiàn)了海量吞吐量提升——這些技術(shù)在規(guī)模擴(kuò)展網(wǎng)絡(luò)中難以實(shí)現(xiàn)。在銅纜架構(gòu)下，該方案僅能部署于單機(jī)架空間內(nèi)，對(duì)供電系統(tǒng)、熱管理及制造工藝提出嚴(yán)苛要求。該系統(tǒng)的復(fù)雜性至今仍令下游供應(yīng)鏈在產(chǎn)能爬坡方面舉步維艱。英偉達(dá)將繼續(xù)堅(jiān)持使用銅制材料。他們還需進(jìn)一步提升其縱向擴(kuò)展型系統(tǒng)規(guī)模，以保持對(duì)AMD等競(jìng)爭(zhēng)對(duì)手及正在追趕其縱向擴(kuò)展網(wǎng)絡(luò)的超大規(guī)模企業(yè)的領(lǐng)先優(yōu)勢(shì)。因此，英偉達(dá)被迫采取極端措施，在單個(gè)機(jī)架內(nèi)拓展縱向擴(kuò)展領(lǐng)域。在GTC2025大會(huì)上展示的Nvidia為RubinUltra設(shè)計(jì)的極端Kyber機(jī)架架構(gòu)，可擴(kuò)展至144個(gè)GPU封裝單元（576個(gè)GPU芯片）。該機(jī)架的密度是原本就極為密集的GB200/300NVL72機(jī)架的4倍。鑒于GB200在制造和部署方面已相當(dāng)復(fù)雜，Kyber架構(gòu)將這一復(fù)雜性提升到了全新高度。光學(xué)技術(shù)實(shí)現(xiàn)了相反的方案：通過(guò)跨多個(gè)機(jī)架擴(kuò)展來(lái)增大世界規(guī)模，而非在有限空間內(nèi)堆砌更多加速器——后者面臨供電和熱密度方面的挑戰(zhàn)。當(dāng)前可通過(guò)可插拔收發(fā)器實(shí)現(xiàn)此方案，但光收發(fā)器的成本及其高功耗特性仍使其難以普及。來(lái)源：SemiAnalysis在銅纜上擴(kuò)展帶寬也日益困難。通過(guò)Rubin芯片，英偉達(dá)采用創(chuàng)新的雙向SerDes技術(shù)實(shí)現(xiàn)了帶寬翻倍——該技術(shù)使發(fā)送和接收操作共享同一通道，從而實(shí)現(xiàn)每通道224Gbit/s發(fā)送+224Gbit/s接收的全雙工通信。要在銅纜上實(shí)現(xiàn)每通道"真正"的448Gbit/s仍是一項(xiàng)充滿挑戰(zhàn)的壯舉，其上市時(shí)間尚不確定。相比之下，CPO技術(shù)提供了多重帶寬擴(kuò)展路徑：波特率提升、DWDM技術(shù)、增加光纖對(duì)數(shù)以及調(diào)制方式革新——本文后續(xù)將對(duì)此進(jìn)行詳細(xì)探討。那么，既然CPO是解決方案，為什么英偉達(dá)最初只將其應(yīng)用于橫向擴(kuò)展交換機(jī)，而未用于RubinUltra？這要?dú)w因于供應(yīng)鏈不成熟、制造挑戰(zhàn)以及客戶在部署方面的猶豫。Quantum和SpectrumCPO交換機(jī)的推出，旨在加速供應(yīng)鏈建設(shè)，并獲取更多關(guān)于數(shù)據(jù)中心可靠性和可維護(hù)性的實(shí)際應(yīng)用數(shù)據(jù)。在此期間，Meta在歐洲光通信大會(huì)（ECOC）期間發(fā)布的CPO可靠性數(shù)據(jù)提供了一些有價(jià)值的信息。Meta與博通合作開(kāi)展了這項(xiàng)研究，博通也發(fā)布了若干實(shí)用幻燈片。該研究中，Meta在15臺(tái)Bailly51.2TCPO交換機(jī)上進(jìn)行了規(guī)?？捎^的測(cè)試,累計(jì)運(yùn)行達(dá)1,049k個(gè)400G端口設(shè)備小時(shí)，并公布了最大非零KP4前向糾錯(cuò)（FEC）分桶值：來(lái)源：Meta論文同時(shí)說(shuō)明測(cè)試期間鏈路未出現(xiàn)故障或不可糾錯(cuò)碼字（UCW僅在總計(jì)104.9萬(wàn)400G端口設(shè)備小時(shí)的測(cè)試周期中觀察到一次FEC分箱值>10的情況。但Meta并未止步于此。在ECOC會(huì)議上發(fā)表該論文時(shí)，他們展示了擴(kuò)展至1500萬(wàn)400G端口設(shè)備小時(shí)的測(cè)試結(jié)果。新數(shù)據(jù)表明：前400萬(wàn)設(shè)備小時(shí)內(nèi)未出現(xiàn)UCW；400G2xFR4收發(fā)器平均故障間隔時(shí)間(MTBF)為0.5-100萬(wàn)設(shè)備小時(shí)（全球2xFR4平均值為55萬(wàn)而CPO的MTBF達(dá)260萬(wàn)設(shè)備小時(shí)。來(lái)源：Meta雖然1500萬(wàn)端口設(shè)備小時(shí)看似是個(gè)大數(shù)目，但這是以400G端口小時(shí)為單位計(jì)算的。因此——一臺(tái)51.2T交換機(jī)運(yùn)行一小時(shí)相當(dāng)于128個(gè)400G端口小時(shí)。15臺(tái)51.2T交換機(jī)累計(jì)1500萬(wàn)400G端口小時(shí)，相當(dāng)于7812個(gè)墻鐘小時(shí)，約合325天。事實(shí)上，這個(gè)1500萬(wàn)小時(shí)的數(shù)據(jù)常被簡(jiǎn)化為"小時(shí)"或"設(shè)備小時(shí)",省略了"端口"的限定。盡管在400萬(wàn)端口設(shè)備小時(shí)內(nèi)實(shí)現(xiàn)零故障和零UCW的統(tǒng)計(jì)數(shù)據(jù)極具參考價(jià)值——但在行業(yè)轉(zhuǎn)向CPO橫向擴(kuò)展交換技術(shù)并投入數(shù)十億美元前，僅憑15臺(tái)CPO交換機(jī)在實(shí)驗(yàn)室環(huán)境下測(cè)試11個(gè)月的數(shù)據(jù)遠(yuǎn)遠(yuǎn)不夠。在動(dòng)態(tài)現(xiàn)場(chǎng)環(huán)境中運(yùn)行數(shù)千臺(tái)橫向擴(kuò)展交換機(jī)是完全不同的挑戰(zhàn)，這些交換機(jī)在生產(chǎn)環(huán)境中的表現(xiàn)仍有待觀察。生產(chǎn)環(huán)境的溫度波動(dòng)可能遠(yuǎn)高于實(shí)驗(yàn)室環(huán)境，導(dǎo)致組件性能或耐用性出現(xiàn)意外變化。Meta在Llama3論文中指出，數(shù)據(jù)中心1-2%的溫度波動(dòng)就足以引發(fā)功耗異?！祟惒▌?dòng)是否會(huì)以難以預(yù)料的方式影響整個(gè)網(wǎng)絡(luò)架構(gòu)？Meta即便看似尋常的問(wèn)題——例如數(shù)據(jù)中心內(nèi)的灰塵——也令技術(shù)支持人員頭疼不已，他們可能耗費(fèi)大量時(shí)間清理光纖端口。當(dāng)然，CPO交換機(jī)采用LC或MPO類型的前插式連接器，但CPO交換機(jī)機(jī)箱內(nèi)部的灰塵問(wèn)題又該如何解決？0.06%的不可修復(fù)故障率看似誘人，但此類故障的波及范圍可達(dá)64個(gè)800G端口。本文雖聚焦于基于FR光學(xué)的CPO交換機(jī)，但下一代CPO交換機(jī)將采用DR光學(xué)技術(shù)。這些僅是已知的未知因素，實(shí)際部署中可能還會(huì)出現(xiàn)更多未知的未知問(wèn)題。事實(shí)上，這些成果通過(guò)提供切實(shí)可靠的數(shù)據(jù)，在說(shuō)服業(yè)內(nèi)人士方面產(chǎn)生了深遠(yuǎn)影響。我們的目的并非制造恐懼、不確定性或懷疑（FUD而是呼吁開(kāi)展更大規(guī)模的現(xiàn)場(chǎng)測(cè)試，使行業(yè)能夠快速識(shí)別并解決突發(fā)問(wèn)題，從而為CPO技術(shù)的廣泛應(yīng)用鋪平道路——尤其是在擴(kuò)展型網(wǎng)絡(luò)領(lǐng)域。歸根結(jié)底，英偉達(dá)此次推出的橫向擴(kuò)展型CPO產(chǎn)品，實(shí)為大規(guī)模部署前的預(yù)演與試探。我們認(rèn)為縱向擴(kuò)展架構(gòu)的部署規(guī)模與影響力將遠(yuǎn)超橫向擴(kuò)展，因?yàn)榭v向擴(kuò)展在總擁有成本（TCO）及性能/TCO效益方面具有更顯著的優(yōu)勢(shì)。此外，在橫向擴(kuò)展型CPO領(lǐng)域，RubinUltra計(jì)劃于2027年推出（我們認(rèn)為實(shí)際可能延遲至2027年底),而供應(yīng)鏈尚無(wú)法準(zhǔn)備好向GPU需求市場(chǎng)交付數(shù)千萬(wàn)臺(tái)CPO終端設(shè)備。即便如此，這個(gè)時(shí)間表對(duì)英偉達(dá)而言仍過(guò)于雄心勃勃。正因如此，費(fèi)曼架構(gòu)世代似乎將成為CPO技術(shù)注入英偉達(dá)生態(tài)系統(tǒng)的核心節(jié)點(diǎn)?，F(xiàn)在讓我們深入探討CPO的核心理念、技術(shù)考量、面臨的挑戰(zhàn)以及當(dāng)前生態(tài)系統(tǒng)的現(xiàn)狀。CPO技術(shù)將光引擎直接集成于高性能計(jì)算或網(wǎng)絡(luò)專用集成電路（ASIC）的同一封裝或模塊內(nèi)。這些光引擎負(fù)責(zé)將電信號(hào)轉(zhuǎn)換為光信號(hào)，從而實(shí)現(xiàn)光鏈路上的高速數(shù)據(jù)傳輸。當(dāng)數(shù)據(jù)傳輸距離超過(guò)數(shù)米時(shí)，必須采用光鏈路進(jìn)行通信，因?yàn)殂~纜傳輸?shù)母咚匐娦盘?hào)無(wú)法跨越數(shù)米距離。如今，大多數(shù)電光轉(zhuǎn)換都是通過(guò)可插拔光收發(fā)器實(shí)現(xiàn)的。在這種情況下，電信號(hào)會(huì)從開(kāi)關(guān)或處理芯片出發(fā)，穿越數(shù)十厘米甚至更長(zhǎng)的PCB電路板，最終抵達(dá)機(jī)箱前面板或后面板上的物理收發(fā)器插槽。可插拔光收發(fā)器就安裝在該插槽內(nèi)。收發(fā)器接收電信號(hào)后，由光數(shù)字信號(hào)處理器（DSP）芯片重新整形，再傳輸至光引擎組件進(jìn)行電光轉(zhuǎn)換。光信號(hào)經(jīng)光纖傳輸至鏈路另一端，由另一收發(fā)器執(zhí)行逆向轉(zhuǎn)換流程，將光信號(hào)轉(zhuǎn)為電信號(hào)，最終返回目標(biāo)硅芯片。在此過(guò)程中，電信號(hào)在抵達(dá)光鏈路前需穿越較長(zhǎng)距離（至少對(duì)銅纜而言并經(jīng)歷多次轉(zhuǎn)換點(diǎn)。這導(dǎo)致電信號(hào)逐漸劣化，需要消耗大量能量并采用復(fù)雜電路（串行器/解串器）進(jìn)行驅(qū)動(dòng)與恢復(fù)。為改善這一狀況，我們需要縮短電信號(hào)的傳輸距離。由此催生了"共封裝光器件"的概念——即將原本置于可插拔收發(fā)器中的光引擎與主芯片進(jìn)行共封裝。此方案將電路走線長(zhǎng)度從數(shù)十厘米縮短至數(shù)十毫米，因光引擎與XPU或交換機(jī)ASIC的物理距離大幅縮短。通過(guò)最小化電氣互聯(lián)距離并緩解信號(hào)完整性挑戰(zhàn)，該方案顯著降低功耗、提升帶寬密度并減少延遲。下圖展示了CPO的實(shí)現(xiàn)方案，其中光引擎與計(jì)算芯片或交換芯片集成在同一封裝內(nèi)。初期光引擎將部署在基板上，未來(lái)則會(huì)轉(zhuǎn)移至中介層。來(lái)源：SemiAnalysis來(lái)源：SemiAnalysis如今，如下方示意圖所示的前插拔式光模塊解決方案已廣泛應(yīng)用。該圖的核心要點(diǎn)在于說(shuō)明：電信號(hào)需穿越長(zhǎng)達(dá)15-30厘米的銅跡線或跨接線纜，才能抵達(dá)收發(fā)器中的光引擎。如前所述，這同樣要求采用長(zhǎng)距離（LR）串解碼器（SerDes）來(lái)驅(qū)動(dòng)可插拔模塊。來(lái)源：SemiAnalysis此外，還存在介于CPO與傳統(tǒng)前插式光模塊之間的中間實(shí)現(xiàn)方案，例如近封裝光模塊（NPO）和板載光模塊（OBO）。近年來(lái)，NPO作為邁向CPO的中間過(guò)渡方案應(yīng)運(yùn)而生。NPO存在多種定義：其特征在于光學(xué)引擎(OE）不直接安裝在ASIC基板上，而是與另一基板共同封裝。該光學(xué)引擎仍保持插拔特性，可從基板上拆卸。電氣信號(hào)仍將通過(guò)XPU封裝上的串行器/解串器（SerDes）經(jīng)銅通道傳輸至光學(xué)引擎。來(lái)源：SemiAnalysis還有一種方案是板載光學(xué)器件（OBO它將光學(xué)引擎集成到機(jī)箱內(nèi)的系統(tǒng)PCB上，使其更接近主機(jī)ASIC。然而，OBO不僅繼承了CPO的諸多挑戰(zhàn)，在帶寬密度和功耗節(jié)約方面帶來(lái)的優(yōu)勢(shì)也更少。我們認(rèn)為OBO是"兩全其美的反面典范"，它既保留了CPO的復(fù)雜性，又繼承了前插式光模塊的部分局限性。來(lái)源：SemiAnalysisCPO的另一種替代方案是"共封裝銅線"(CPC)。CPC采用直接從基板連接器引出的銅線纜。CPC使用的線纜與飛線相同，目的也相同：繞過(guò)PCB走線。CPC將飛線技術(shù)進(jìn)一步延伸，使插座直接始于封裝基板本身。所用線纜為雙軸線纜（Twinax其絕緣性能優(yōu)異可有效抑制串?dāng)_，與傳統(tǒng)電路走線相比能顯著降低插入損耗。盡管該方案仍采用銅質(zhì)材料，但在信號(hào)完整性方面具有關(guān)鍵優(yōu)勢(shì)。CPC技術(shù)有望為部署448G串行器-解串器（SerDes）提供可行路徑，從而實(shí)現(xiàn)封裝外互連的進(jìn)一步擴(kuò)展。來(lái)源：立訊精密來(lái)源：立訊精密CPC技術(shù)的挑戰(zhàn)在于封裝基板的復(fù)雜性增加?；灞仨殲閿?shù)千條電纜分配電源和信號(hào)。盡管存在這一挑戰(zhàn)，CPC仍比CPO簡(jiǎn)單得多——后者仍需克服供應(yīng)鏈多個(gè)環(huán)節(jié)的制造障礙。我們認(rèn)為CPC技術(shù)在某些短距離應(yīng)用中具有獨(dú)特優(yōu)勢(shì)，例如機(jī)架級(jí)擴(kuò)展連接（下文將詳述）。通過(guò)規(guī)避損耗性CCL走線，CPC有望成為實(shí)現(xiàn)448G傳輸速率的關(guān)鍵技術(shù)。鑒于該帶寬信號(hào)在PCB傳輸中會(huì)產(chǎn)生不可接受的衰減，CPC技術(shù)正被廣泛研究以支持448G應(yīng)用。CPO技術(shù)市場(chǎng)化進(jìn)程中的歷史障礙：為何直到現(xiàn)在才實(shí)現(xiàn)？盡管技術(shù)上具有優(yōu)勢(shì)，但由于存在若干推高成本的挑戰(zhàn)，CPO在實(shí)際應(yīng)用中的普及仍十分有限。這些挑戰(zhàn)包括：封裝工藝復(fù)雜（成本甚至高于器件本身）、制造難度大、可靠性與良率問(wèn)題，以及光電元件高度集成導(dǎo)致的熱管理難題。另一個(gè)阻礙是行業(yè)標(biāo)準(zhǔn)尚未統(tǒng)一。此外，客戶還擔(dān)憂其可維護(hù)性問(wèn)題。阻礙了從傳統(tǒng)可插拔光模塊向CPO解決方案的過(guò)渡。另一項(xiàng)關(guān)鍵客戶擔(dān)憂在于，采用CPO技術(shù)可能意味著他們將喪失成本控制能力。相較于少數(shù)幾家交換機(jī)供應(yīng)商，向數(shù)量龐大的收發(fā)器廠商施壓降價(jià)顯然更為容易。與此同時(shí)，可插拔光模塊——即CPO將取代的現(xiàn)有技術(shù)——仍在持續(xù)改進(jìn)，其性能足以滿足幾乎所有應(yīng)用需求，且能顯著降低終端用戶的顧慮。在第二部分的剩余內(nèi)容中，我們將深入探討采用CPO的驅(qū)動(dòng)力。首先闡述SerDes擴(kuò)展已趨于飽和，使得寬I/O配合CPO等其他接口類型成為必要選擇，隨后將探討制造考量與市場(chǎng)推廣策略。我們將重點(diǎn)解析關(guān)鍵CPO組件，包括光引擎、光纖耦合器、外部激光源及調(diào)制器。最后，我們將闡述基于CPO技術(shù)實(shí)現(xiàn)帶寬擴(kuò)展的發(fā)展路線圖。超越基于DSP的收發(fā)器：從LPO到CPODSP收發(fā)器同時(shí)處理光信號(hào)的發(fā)送與接收，其內(nèi)部包含負(fù)責(zé)電光轉(zhuǎn)換的"光引擎"(OE)。該光引擎由驅(qū)動(dòng)器(DRV)和調(diào)制器(MOD)組成，用于發(fā)送光信號(hào)；同時(shí)配備跨阻放大器(TIA)和光電探測(cè)器(PD)，用于接收光信號(hào)。另一個(gè)重要組件是光DSP芯片，它有時(shí)會(huì)將驅(qū)動(dòng)器和/或TIA集成到單個(gè)封裝中。從主機(jī)開(kāi)關(guān)或處理芯片傳輸?shù)母哳l電信號(hào)需要通過(guò)損耗性銅跡線傳輸較長(zhǎng)距離，才能到達(dá)服務(wù)器機(jī)箱前端的收發(fā)器。DSP負(fù)責(zé)對(duì)該信號(hào)進(jìn)行重新定時(shí)和重新調(diào)理。它通過(guò)執(zhí)行誤差校正和時(shí)鐘/數(shù)據(jù)恢復(fù)，補(bǔ)償信號(hào)從開(kāi)關(guān)或ASIC芯片經(jīng)基板等傳輸介質(zhì)傳播過(guò)程中產(chǎn)生的電氣劣化與衰減。在調(diào)制方面，對(duì)于PAM4調(diào)制（四電平脈沖幅度調(diào)制DSP將二進(jìn)制信號(hào)映射為四個(gè)獨(dú)立幅度電平，從而增加每信號(hào)位數(shù)，實(shí)現(xiàn)更高比特率和更寬帶寬。Source:SemiAnalysisDSP芯片是收發(fā)器中功耗最高且最昂貴的組件之一，甚至可能是最耗電的部件。以800GSR8收發(fā)器為例——DSP幾乎占用了~50%的模塊總功耗，這正是業(yè)界極力尋求替代DSP方案的核心原因。來(lái)源：RadhaNagarajan博士等：《數(shù)據(jù)中心應(yīng)用低功耗數(shù)字信號(hào)處理技術(shù)的最新進(jìn)展》構(gòu)建一個(gè)采用雙層InfiniBand網(wǎng)絡(luò)的18kGB300集群，需配備18,432個(gè)800GDR4收發(fā)器和27,648個(gè)1.6TDR8收發(fā)器。DSP帶來(lái)的額外成本與功耗需求將顯著增加整體擁有成本。按800GDSP功耗6-7W、1.6TDSP功耗12-14W估算僅后端網(wǎng)絡(luò)部分的DSP功耗就將達(dá)到480kW，相當(dāng)于每臺(tái)服務(wù)器機(jī)架約1.8kW。若采購(gòu)自高端品牌供應(yīng)商，收發(fā)器成本可能占集群總擁有成本近10%。因此——考慮到DSP占典型收發(fā)器功耗的50%及物料清單成本的20-30%——許多人視DSP為成本與能效領(lǐng)域的頭號(hào)公敵。反DSP運(yùn)動(dòng)DSP的高成本和高功耗特性促使業(yè)界尋求能夠繞過(guò)DSP的中間環(huán)節(jié)的技術(shù)。針對(duì)DSP的首輪攻勢(shì)是線性可插拔光模塊（LPO）——該方案試圖徹底移除DSP，讓交換機(jī)的串解碼器直接驅(qū)動(dòng)收發(fā)器中的發(fā)射/接收光元件。然而正如DSP先知LoiNguyen在2023年接受我們采訪時(shí)準(zhǔn)確預(yù)言的那樣，LPO至今仍未實(shí)現(xiàn)大規(guī)模應(yīng)用。CPO將LPO概念推進(jìn)到新階段，將光引擎與計(jì)算或交換芯片封裝在同一封裝內(nèi)。其關(guān)鍵優(yōu)勢(shì)在于，由于主機(jī)與光引擎間距極短，收發(fā)器中的DSP已不再必要。CPO的突破性還在于：通過(guò)淘汰功耗高、占面積大的長(zhǎng)距離SerDes，轉(zhuǎn)而采用短距離SerDes，甚至在寬I/O接口場(chǎng)景下采用時(shí)鐘前傳式寬D2DSerDes，從而大幅提升芯片封裝密度。官方引述的說(shuō)法是，CPO技術(shù)過(guò)去二十年間始終近在咫尺——但為何遲遲未能普及？為何業(yè)界仍傾向于采用可插拔DSP收發(fā)器？可插拔收發(fā)器的核心優(yōu)勢(shì)在于其卓越的互操作性。憑借OSFP和QSFP-DD等標(biāo)準(zhǔn)封裝形式，并遵循OIF規(guī)范，客戶通?？瑟?dú)立于交換機(jī)和服務(wù)器供應(yīng)商選擇收發(fā)器廠商，從而獲得采購(gòu)靈活性和更強(qiáng)的議價(jià)能力。另一個(gè)巨大優(yōu)勢(shì)在于現(xiàn)場(chǎng)可維護(hù)性。收發(fā)器的安裝與更換極為簡(jiǎn)便，只需遠(yuǎn)程操作人員拔出交換機(jī)或服務(wù)器機(jī)箱中的插頭即可。相比之下，采用CPO方案時(shí)，光引擎的任何故障都可能導(dǎo)致整臺(tái)交換機(jī)癱瘓。即便可維修的故障也可能面臨復(fù)雜的排查與修復(fù)過(guò)程。激光器作為最常見(jiàn)的故障點(diǎn)，當(dāng)前多數(shù)CPO方案已采用可插拔外部激光源以提升可維護(hù)性與可替換性，但其他不可插拔CPO組件的故障風(fēng)險(xiǎn)仍令人憂心。除淘汰耗電且昂貴的DSP器件、最大限度減少或消除LRSerDes使用外，采用CPO的另一重大優(yōu)勢(shì)在于其在能耗水平下能實(shí)現(xiàn)更高的互連帶寬密度。帶寬密度衡量單位面積或通道傳輸?shù)臄?shù)據(jù)量，反映有限空間用于高速數(shù)據(jù)傳輸?shù)睦眯?。能效則量化傳輸單位數(shù)據(jù)所需的能量消耗。因此，在評(píng)估特定互連結(jié)構(gòu)的客觀質(zhì)量時(shí)，互連帶寬密度與能耗之比成為至關(guān)重要的性能指標(biāo)（FoM)。當(dāng)然，最優(yōu)互連方案還需滿足距離和成本參數(shù)的約束條件。觀察下圖可發(fā)現(xiàn)明顯趨勢(shì)：隨著距離增加，電氣鏈路的該性能指標(biāo)呈指數(shù)級(jí)惡化。此外，從純電氣接口轉(zhuǎn)向需要光電轉(zhuǎn)換的接口時(shí)，會(huì)引入效率大幅下降——可能達(dá)到數(shù)量級(jí)的降幅。這種下降源于信號(hào)從芯片傳輸至前板收發(fā)器所需的能量消耗，而驅(qū)動(dòng)光DSP則需要更多能量。基于CPO的通信性能指標(biāo)曲線明顯優(yōu)于可插拔模塊。如下方圖表所示，在相同傳輸距離范圍內(nèi)，CPO技術(shù)在單位面積能耗下提供更高的帶寬密度，客觀上成為更優(yōu)的互連方案。來(lái)源：G·基勒，DARPA2019，SemiAn該圖表也印證了"能用銅纜就用銅纜，必須用光纖才用光纖"的行業(yè)箴言。在可行的情況下，短距離銅纜通信更具優(yōu)勢(shì)。英偉達(dá)秉承這一理念，其機(jī)架級(jí)GPU架構(gòu)專為突破機(jī)架內(nèi)密度極限而設(shè)計(jì)，旨在最大化通過(guò)銅纜聯(lián)網(wǎng)的GPU數(shù)量。這正是GB200NVL72采用縱向擴(kuò)展網(wǎng)絡(luò)架構(gòu)的邏輯基礎(chǔ)，而英偉達(dá)在Kyber機(jī)架中將這一理念推向極致。然而——隨著光纖光柵（CPO）技術(shù)的成熟，其性能曲線將逐步覆蓋縱向擴(kuò)展場(chǎng)景，從每TCO性能角度考量，其應(yīng)用價(jià)值終將顯現(xiàn)，這只是時(shí)間問(wèn)題。知識(shí)星球：前沿信訂閱錄獲取更多一手外資研究報(bào)告，請(qǐng)?zhí)砑游⑿牛罕M管晶體管密度和計(jì)算能力（以FLOPs為代表）實(shí)現(xiàn)了良好擴(kuò)展，I/O的擴(kuò)展速度卻明顯滯后，導(dǎo)致整體系統(tǒng)性能出現(xiàn)瓶頸：由于數(shù)據(jù)需通過(guò)有機(jī)封裝基板上有限數(shù)量的I/O接口傳輸，芯片外I/O的可用岸線資源極為有限。此外，提升單個(gè)I/O接口的信號(hào)傳輸速度正變得日益困難且耗能巨大，進(jìn)一步制約了數(shù)據(jù)流動(dòng)。這正是過(guò)去數(shù)十年間，相較于其他計(jì)算技術(shù)趨勢(shì)，互連帶寬提升如此緩慢的關(guān)鍵原因。由于單個(gè)倒裝芯片BGA封裝中凸點(diǎn)數(shù)量的限制，面向HPC應(yīng)用的封裝外I/O密度已趨于平穩(wěn)。這成為突破帶寬瓶頸的關(guān)鍵制約因素。來(lái)源：臺(tái)積電在I/O接口數(shù)量有限的情況下，實(shí)現(xiàn)更高逃逸帶寬的方法是提升每個(gè)I/O信號(hào)的傳輸頻率。目前，英偉達(dá)和博通在串行器/解串器（SerDes）IP領(lǐng)域處于領(lǐng)先地位。英偉達(dá)在Blackwell芯片中搭載了224GSerDes技術(shù)，正是這項(xiàng)技術(shù)賦予了其NVLink閃電般的傳輸速度。同樣，自2024年末起，博通已在光DSP中開(kāi)始提供224GSerDes樣品。業(yè)內(nèi)AI浮點(diǎn)運(yùn)算性能領(lǐng)先的兩家企業(yè)同時(shí)主導(dǎo)高速SerDesIP領(lǐng)域絕非偶然。這印證了AI性能與吞吐量之間的根本關(guān)聯(lián)——最大化數(shù)據(jù)傳輸效率與提供原始計(jì)算能力同樣關(guān)鍵。然而，在理想傳輸距離下提供更高線路速率正變得日益困難。如下圖所示，隨著頻率增加，插入損耗隨之上升。我們觀察到，在更高的串行器/解串器（SerDes）信號(hào)傳輸速率下，尤其是信號(hào)路徑延長(zhǎng)時(shí),損耗會(huì)顯著增加。來(lái)源：博通SerDes技術(shù)正趨于瓶頸期。更高傳輸速率僅能在極短距離內(nèi)維持，且需額外添加信號(hào)恢復(fù)組件——這反過(guò)來(lái)又增加了系統(tǒng)復(fù)雜度、成本、延遲及功耗。實(shí)現(xiàn)224GSerDes技術(shù)始終面臨巨大挑戰(zhàn)。展望448G串解碼器技術(shù)，其傳輸距離能否突破數(shù)厘米仍存在較大不確定性。英偉達(dá)通過(guò)雙向串解碼技術(shù)在Rubin平臺(tái)實(shí)現(xiàn)了每電氣通道448G的連接能力。要實(shí)現(xiàn)真正的448G單向串解碼器，仍需進(jìn)一步研發(fā)。我們可能需要轉(zhuǎn)向更高階調(diào)制方案，例如PAM6或PAM8，而非自56GSerDes時(shí)代以來(lái)廣泛采用的PAM4調(diào)制。若使用每信號(hào)編碼2位的PAM4方案實(shí)現(xiàn)448G傳輸，將需要244Gbaud的波特率，這因過(guò)高的功耗和插入損耗而難以實(shí)現(xiàn)。在NVLink協(xié)議中，NVLink5.0的帶寬較NVLink1.0提升了11倍以上。然而，這種增長(zhǎng)并非源于通道數(shù)量的顯著增加——通道數(shù)僅從NVLink1.0的32條略微提升至NVLink5.0的36條。帶寬提升的核心驅(qū)動(dòng)力在于串行器/解串器（SerDes）通道速度的十倍增長(zhǎng)——從20G提升至200G。但在NVLink6.0中,英偉達(dá)預(yù)計(jì)將維持200GSerDes規(guī)格，這意味著必須實(shí)現(xiàn)通道數(shù)量的倍增——而該方案確實(shí)做到了這一點(diǎn)。通過(guò)巧妙運(yùn)用雙向SerDes技術(shù)，在保持物理銅線數(shù)量不變的前提下，有效實(shí)現(xiàn)了通道數(shù)量的倍增。然而，進(jìn)一步提升SerDes速度或突破海岸線資源限制以增加通道數(shù)量將日益困難，最終逃逸帶寬將陷入瓶頸。提升逃逸帶寬對(duì)處于技術(shù)前沿的企業(yè)至關(guān)重要，因?yàn)橥掏铝渴瞧浜诵母?jìng)爭(zhēng)力。對(duì)于英偉達(dá)而言，其NVLink縱向擴(kuò)展架構(gòu)是重要護(hù)城河，這一瓶頸可能使AMD等競(jìng)爭(zhēng)對(duì)手及超大規(guī)模企業(yè)更容易迎頭趕上。來(lái)源：英偉達(dá)、SemiAnalysis來(lái)源：英偉達(dá)、SemiAnalysis解決這一困境的方案——或者說(shuō)必要的折衷方案——是盡可能縮短電氣I/O距離，并將數(shù)據(jù)傳輸卸載至盡可能靠近主機(jī)ASIC的光學(xué)鏈路，從而實(shí)現(xiàn)更高帶寬。正因如此，CPO被視為互連技術(shù)的"圣杯"。無(wú)論通過(guò)基板還是中介層，CPO都能在ASIC封裝上實(shí)現(xiàn)光通信。電信號(hào)僅需在封裝基板內(nèi)傳輸幾毫米距離，或理想情況下，應(yīng)通過(guò)更高品質(zhì)的中介層實(shí)現(xiàn)更短的傳輸距離，而非通過(guò)數(shù)十厘米的損耗性覆銅層壓板（CCL）。相反，SerDes可針對(duì)短距離傳輸進(jìn)行優(yōu)化，其所需電路遠(yuǎn)少于同等長(zhǎng)距離的SerDes。這不僅簡(jiǎn)化了設(shè)計(jì)流程，還降低了功耗和硅片面積。這種簡(jiǎn)化使得高速SerDes更易實(shí)現(xiàn)，并延長(zhǎng)了SerDes的擴(kuò)展路線圖。然而，我們?nèi)允苤朴趥鹘y(tǒng)帶寬模型——帶寬密度仍與SerDes速度成正比增長(zhǎng)。為實(shí)現(xiàn)更高的帶寬密度，在極短距離內(nèi)采用寬I/O物理層是優(yōu)于串行器/解串器接口的選擇，其單位功耗帶寬密度更優(yōu)。但寬I/O技術(shù)需以更復(fù)雜的封裝工藝為代價(jià)。不過(guò)對(duì)于CPO而言，這點(diǎn)差異可忽略不計(jì)：其封裝技術(shù)本就高度先進(jìn)，集成寬I/O物理層幾乎不會(huì)增加額外封裝復(fù)雜度。當(dāng)無(wú)需驅(qū)動(dòng)電信號(hào)傳輸至較長(zhǎng)距離時(shí)，我們完全可以擺脫串行化接口，轉(zhuǎn)而采用寬接口——其在短距離內(nèi)能提供更優(yōu)的海岸線密度。UCIe接口便是典型案例。UCIe-A可提供高達(dá)約10Tbit/s/mm的岸線密度，專為先進(jìn)封裝設(shè)計(jì)（例如通過(guò)中介層實(shí)現(xiàn)2mm以下連接距離的芯片級(jí)封裝）。在光罩尺寸芯片的長(zhǎng)邊上，其封裝外帶寬可達(dá)330Tbit/s（41TByte/s）。若兩側(cè)邊緣同時(shí)使用，雙向帶寬可達(dá)660Tbit/s。相比之下，Blackwell架構(gòu)僅提供23.6Tbit/s的封裝外帶寬，相當(dāng)于約0.4Tbit/s/mm的海岸線密度，兩者差距顯著。來(lái)源：SemiAnalysis來(lái)源：SemiAnalysis當(dāng)然——這并非同等條件下的比較，因?yàn)檫@些離封裝物理層器件需要驅(qū)動(dòng)長(zhǎng)距離傳輸。若真要說(shuō)的話，這恰恰印證了核心觀點(diǎn)：采用CPO技術(shù)后，傳輸距離不再是瓶頸，因?yàn)樾盘?hào)不再需要通過(guò)電信號(hào)進(jìn)行長(zhǎng)距離驅(qū)動(dòng)。當(dāng)帶寬密度達(dá)到10Tbit/s/mm時(shí)，瓶頸已不再是電氣接口，而是鏈路的其他環(huán)節(jié)——即另一端光纖能承載多少帶寬。達(dá)到這種限制是遠(yuǎn)離當(dāng)今現(xiàn)實(shí)的終極狀態(tài)，而OE在路線圖上的實(shí)現(xiàn)難度甚至遠(yuǎn)超在基板上可靠集成OE?；迳衔锢韺有阅芄倘惠^弱，UCIe-S技術(shù)僅能提供約1.8Tbit/s/mm的海岸線密度。但相較于我們預(yù)估的224G串行器解串器約0.4Tbit/s/mm的水平,這仍屬顯著提升。然而，盡管寬帶接口具有諸多優(yōu)勢(shì)，博通和英偉達(dá)仍在其路線圖中堅(jiān)持采用電信號(hào)收發(fā)器（SerDes）。主要原因在于他們認(rèn)為SerDes仍有擴(kuò)展空間，且需要針對(duì)銅纜進(jìn)行設(shè)計(jì)——尤其在光纖技術(shù)普及緩慢的背景下。此外，混合封裝銅纜與光纖的解決方案似乎更可能長(zhǎng)期存在，這迫使他們必須同時(shí)優(yōu)化兩種技術(shù)。此策略旨在避免不同方案需多次流片測(cè)試的繁瑣流程。鏈路彈性和可靠性是推動(dòng)CPO技術(shù)發(fā)展的另一重要因素。在大型人工智能集群中，鏈路停機(jī)時(shí)間是影響整體集群可用性的關(guān)鍵因素，即使鏈路可用性和穩(wěn)定性獲得微小提升，也能為基礎(chǔ)設(shè)施投資帶來(lái)顯著回報(bào)。如今，在接近100萬(wàn)個(gè)鏈接且采用可插拔模塊的大型AI集群中，每天可能發(fā)生數(shù)十次鏈接中斷。其中部分屬于因元件故障或硬件質(zhì)量導(dǎo)致的"硬性"故障，而多數(shù)則是源于可插拔解決方案固有復(fù)雜性和變異性的多樣化根本原因所引發(fā)的"軟性"故障。故障模式呈現(xiàn)長(zhǎng)尾分布，包括但不限于信號(hào)完整性問(wèn)題與波動(dòng)、連接器及焊線質(zhì)量、元件與引腳污染、噪聲注入及其他瞬態(tài)效應(yīng)。這些故障與元件失效關(guān)聯(lián)性較弱——因鏈路故障退回的光模塊中，80%最終檢測(cè)結(jié)果為"未發(fā)現(xiàn)故障"。通過(guò)以下方式，CPO顯著降低了大規(guī)模AI網(wǎng)絡(luò)中高速信號(hào)路徑的固有復(fù)雜性和變異性：大幅減少光接口元件數(shù)量。在光子層面和芯片/封裝層面的高度集成，降低了關(guān)鍵高速組件的復(fù)雜性，并提升了系統(tǒng)級(jí)可靠性與良率。同時(shí)減少了電光接口數(shù)量，從而最大限度地減少每個(gè)接口處發(fā)生的功率損耗顯著提升主機(jī)ASIC（如交換機(jī)）與光引擎之間主機(jī)電氣接口的信號(hào)完整性。通過(guò)采用設(shè)計(jì)規(guī)則和制造公差明確可控的一級(jí)封裝工藝，大幅降低光引擎的插入損耗、反射及其他非線性損傷減少交換機(jī)高速信號(hào)路徑中端口間性能波動(dòng)，該波動(dòng)會(huì)增加DSP信號(hào)處理、主機(jī)與模塊均衡、主機(jī)與模塊固件及鏈路優(yōu)化算法的開(kāi)銷與復(fù)雜度。所有可插拔模塊方案及主機(jī)串解碼器均需針對(duì)端口間性能差異進(jìn)行設(shè)計(jì)，此類差異將導(dǎo)致系統(tǒng)復(fù)雜度提升并增加故障點(diǎn)。消除光鏈路配置中的"人為因素"。CPO交換機(jī)或光引擎出廠時(shí)已完成全套組裝和測(cè)試，確保"已知良好"狀態(tài)，無(wú)需在現(xiàn)場(chǎng)進(jìn)行大量操作即可完成交換機(jī)內(nèi)光模塊的配置。這可避免安裝差異、損壞、污染以及系統(tǒng)與光模塊間的兼容性問(wèn)題。目前CPO尚未實(shí)現(xiàn)足以支撐大規(guī)模應(yīng)用的量產(chǎn)規(guī)模。博通是唯一一家推出搭載CPO技術(shù)的商用系統(tǒng)的供應(yīng)商，其Bailly和Humboldt交換機(jī)曾實(shí)現(xiàn)量產(chǎn)，但如今英偉達(dá)也加入了競(jìng)爭(zhēng)行列。這些產(chǎn)品的出貨量仍處于極低水平。CPO引入了諸多新型制造工藝，帶來(lái)了顯著的可制造性挑戰(zhàn)。鑒于供應(yīng)鏈尚不成熟且可靠性數(shù)據(jù)匱乏，客戶對(duì)采用該技術(shù)持謹(jǐn)慎態(tài)度實(shí)屬情理之中。要使CPO技術(shù)獲得廣泛應(yīng)用，行業(yè)領(lǐng)軍企業(yè)必須投資于這些產(chǎn)品的運(yùn)輸，推動(dòng)供應(yīng)鏈建立可擴(kuò)展的制造和測(cè)試流程。英偉達(dá)正率先投身其中，其目標(biāo)是完善供應(yīng)鏈體系，識(shí)別并解決問(wèn)題，為數(shù)據(jù)中心運(yùn)營(yíng)商做好準(zhǔn)備：前沿信息收錄將成為"殺手級(jí)"應(yīng)用：大規(guī)模網(wǎng)絡(luò)。關(guān)于CPO有幾個(gè)關(guān)鍵組件和考量點(diǎn)需要關(guān)注，這些都將影響性能和可制造性。具體包括：1.主機(jī)與光引擎封裝2.光纖與光纖耦合3.激光源與波長(zhǎng)復(fù)用4.調(diào)制器類型顧名思義，“共封裝光學(xué)器件”本質(zhì)上是封裝與組裝方面的挑戰(zhàn)。光引擎同時(shí)包含光學(xué)部件與電子元件。光探測(cè)器和調(diào)制器作為光學(xué)部件，集成于"PIC"（光子集成電路）內(nèi)部。驅(qū)動(dòng)器和跨阻放大器則是"EIC"（電集成電路）中的電子電路。PIC與EIC必須集成才能使光學(xué)引擎正常工作。目前存在多種封裝方法實(shí)現(xiàn)這種PIC-EIC集成。光引擎可通過(guò)將PIC與EIC集成于同一硅晶圓實(shí)現(xiàn)單片化。就寄生效應(yīng)、延遲及功耗而言，單片集成是最優(yōu)雅的解決方案。寄生效應(yīng)、延遲和功耗方面最為優(yōu)雅。Ayar第二代TeraPHY芯片組（盡管其下一代芯片組轉(zhuǎn)向臺(tái)積電COUPE工藝）。格羅方德、Tower和AdvancedMicroFoundry等代工廠可提供單片CMOS和SiPho工藝。然而，由于光子工藝無(wú)法像傳統(tǒng)CMOS那樣縮放，單片工藝在35納米以下的尺寸節(jié)點(diǎn)便難以推進(jìn)。這限制了EIC（光子集成電路）的能力，尤其在CPO系統(tǒng)預(yù)期更高通道速率的背景下。盡管單片集成具有固有的簡(jiǎn)潔性與優(yōu)雅性，但這使其成為縮放過(guò)程中的關(guān)鍵障礙。正因如此，AyarLabs也正將路線圖轉(zhuǎn)向異構(gòu)集成光子芯片（OEs）,以實(shí)現(xiàn)更進(jìn)一步的縮放。異構(gòu)集成正成為主流方案，其工藝流程包括采用SiPho工藝制造光子集成電路（PIC并通過(guò)先進(jìn)封裝技術(shù)將其與CMOS晶圓上的電子集成電路（EIC）實(shí)現(xiàn)集成?，F(xiàn)有封裝方案種類繁多，更先進(jìn)的封裝技術(shù)能帶來(lái)更高性能。其中，3D集成技術(shù)在帶寬和能效方面表現(xiàn)最為優(yōu)異。EIC與PIC通信面臨的核心挑戰(zhàn)在于寄生參數(shù)對(duì)性能的侵蝕?？s短走線長(zhǎng)度能顯著降低寄生參數(shù)，從而提升耦合效率：從帶寬和功耗角度看，3D集成是實(shí)現(xiàn)CPO性能目標(biāo)的唯一途徑。臺(tái)積電正作為下一代光電元件制造商的首選代工合作伙伴，在無(wú)晶圓廠巨頭與初創(chuàng)企業(yè)中加速布局。首批搭載CPO終端的高產(chǎn)量產(chǎn)品以"COUPE"（緊湊型通用光子引擎）之名面世，涵蓋EIC與PIC的制造，以及臺(tái)積電COUPE解決方案下的異構(gòu)集成。英偉達(dá)在GTC2025大會(huì)上隆重展示了其COUPE光引擎，這些將成為首批量產(chǎn)的COUPE產(chǎn)品。博通公司盡管現(xiàn)有光引擎產(chǎn)品線仍與其他供應(yīng)鏈伙伴合作，但未來(lái)路線圖也將采用COUPE方案。如前所述，此前依賴格羅方德Fotonix平臺(tái)生產(chǎn)單片光引擎的AyarLabs，如今同樣將COUPE納入其產(chǎn)品規(guī)劃。與在傳統(tǒng)CMOS邏輯領(lǐng)域的主導(dǎo)地位不同，臺(tái)積電此前在硅光子學(xué)領(lǐng)域的布局有限，該領(lǐng)域主要由格羅方德和臺(tái)積電的合作伙伴塔半導(dǎo)體主導(dǎo)。然而近年來(lái)，臺(tái)積電在光子技術(shù)能力方面正迅速迎頭趕上。臺(tái)積電還憑借無(wú)可爭(zhēng)議的工藝優(yōu)勢(shì)，在光子芯片制造領(lǐng)域占據(jù)領(lǐng)先地位。光子技術(shù)領(lǐng)域的差距。臺(tái)積電還憑借其無(wú)可爭(zhēng)議的臺(tái)積電在EIC組件的前沿CMOS邏輯技術(shù)方面實(shí)力雄厚，同時(shí)擁有領(lǐng)先的封裝能力——作為唯一成功實(shí)現(xiàn)大規(guī)模晶粒到晶圓混合鍵合的代工廠，臺(tái)積電已批量交付多種AMD混合鍵合芯片。混合鍵合是連接PIC和EIC的更高效方案，但成本顯著更高。英特爾正致力于開(kāi)發(fā)類似技術(shù)，但在開(kāi)拓這項(xiàng)技術(shù)過(guò)程中面臨重大挑戰(zhàn)?？傮w而言，盡管臺(tái)積電此前在獨(dú)立硅光子領(lǐng)域?qū)嵙^弱，如今已然成為CPO領(lǐng)域的重要參與者。與其他主要玩家一樣，臺(tái)積電致力于盡可能掌控價(jià)值鏈的各個(gè)環(huán)節(jié)。采用臺(tái)積電COUPE解決方案的客戶，實(shí)際上承諾將使用臺(tái)積電制造的光子芯片，因?yàn)榕_(tái)積電不為其他代工廠的硅光子晶圓提供封裝服務(wù)。許多專注于CPO領(lǐng)域的公司確實(shí)已果斷轉(zhuǎn)向采用臺(tái)積電的COUPE方案，將其作為未來(lái)幾年的核心市場(chǎng)解決方案。來(lái)源：臺(tái)積電芯片制造：臺(tái)積電提供全面的芯片制造解決方案。EIC芯片采用N7工藝節(jié)點(diǎn)制造，集成高速光調(diào)制器驅(qū)動(dòng)器和電致導(dǎo)電放大器（TIAs并配備加熱器控制器以實(shí)現(xiàn)波長(zhǎng)穩(wěn)定等功能。而PIC芯片則基于SOIN65工藝節(jié)點(diǎn)制造，臺(tái)積電為光子電路設(shè)計(jì)、光子布局設(shè)計(jì)與驗(yàn)證，以及光子電路仿真建模（涵蓋射頻、噪聲及多波長(zhǎng)等維度）。EIC與PIC采用臺(tái)積電SoIC鍵合工藝進(jìn)行封裝。如前所述，更長(zhǎng)的走線長(zhǎng)度意味著更多寄生參數(shù)，從而降低性能。臺(tái)積電的SoIC作為無(wú)凸點(diǎn)接口，在非單片結(jié)構(gòu)下實(shí)現(xiàn)了最短走線長(zhǎng)度，因此是異構(gòu)集成EIC與PIC的最佳性能方案。如下圖所示，在等功耗條件下，基于SoIC的光電器件（OE）的帶寬密度是采用凸點(diǎn)集成OE的23倍以上。來(lái)源：臺(tái)積電COUPE支持整個(gè)光學(xué)引擎的設(shè)計(jì)與集成流程。在光I/O領(lǐng)域，其支持微透鏡設(shè)計(jì)，可實(shí)現(xiàn)晶圓級(jí)或芯片級(jí)微透鏡集成，并提供涵蓋反射鏡、微透鏡、光柵耦合器（GC）及反射器的光I/O路徑仿真。在3D堆疊領(lǐng)域，其支持3D平面布局規(guī)劃、SoIC-X/TDV/C4凸點(diǎn)布局實(shí)現(xiàn)、接口物理驗(yàn)證，以及高頻通道模型提取與仿真。為保障無(wú)縫開(kāi)發(fā)流程，公司提供完整的COUPE設(shè)計(jì)驗(yàn)證PDK與EDA工作流,助力設(shè)計(jì)師高效實(shí)現(xiàn)技術(shù)方案。耦合：如后文將詳細(xì)闡述，主要存在兩種耦合方式——光柵耦合（GC）與邊緣耦合（EC）。COUPE采用基于PIC無(wú)凸點(diǎn)堆疊結(jié)構(gòu)的通用EIC實(shí)現(xiàn)GC與EC雙重功能。但COUPE-GC結(jié)構(gòu)將采用硅透鏡（Si透鏡）與MR（金屬反射器而COUPE-EC則基于770微米硅載體（Si-carrier）設(shè)計(jì)，MR直接置于GC下方，并配置優(yōu)化光學(xué)性能所需的介質(zhì)層。隨后通過(guò)晶圓對(duì)晶圓（WoW）鍵合技術(shù)將Si-carrier與晶圓對(duì)晶圓（CoW）晶圓結(jié)合。來(lái)源：臺(tái)積電來(lái)源：臺(tái)積電光纖耦合單元（FAUFAU需根據(jù)COUPE的光路進(jìn)行協(xié)同設(shè)計(jì)。其設(shè)計(jì)目的是將硅透鏡的光信號(hào)以低插入損耗耦合至光纖。隨著輸入輸出端口數(shù)量增加，制造難度隨之提升，但若行業(yè)能遵循特定標(biāo)準(zhǔn)，則可縮短開(kāi)發(fā)周期并降低成本。總體而言，每個(gè)組件均需優(yōu)化設(shè)計(jì)以實(shí)現(xiàn)最佳光學(xué)性能。來(lái)源：臺(tái)積電產(chǎn)品路線圖：COUPE的首批迭代產(chǎn)品將采用基板上光學(xué)引擎（OE）方案，最終目標(biāo)是實(shí)現(xiàn)將OE置于中介層（interposer）之上。中介層能提供遠(yuǎn)高于基板的I/O密度，從而在OE與ASIC物理層之間實(shí)現(xiàn)更高帶寬，單個(gè)OE可達(dá)12.8Tbit/s帶寬，相當(dāng)于約4Tbit/s/mm。集成中介層的挑戰(zhàn)在于縮放中介層尺寸（其成本高于封裝基板),以適配光學(xué)引擎。正因如此，博通正將其CPO解決方案轉(zhuǎn)向臺(tái)積電的COUPE工藝——盡管此前已采用新世科開(kāi)發(fā)的扇出型晶圓級(jí)封裝（FOWLP）技術(shù)迭代了多代CPO產(chǎn)品。值得注意的是，博通已承諾在未來(lái)的交換機(jī)和客戶加速器產(chǎn)品路線圖中全面采用COUPE工藝。我們了解到，由于寄生電容過(guò)高，F(xiàn)OWLP技術(shù)無(wú)法實(shí)現(xiàn)每通道100G以上的擴(kuò)展——因?yàn)殡娦盘?hào)必須通過(guò)通模孔（TMV）才能到達(dá)EIC。為保持技術(shù)路線的競(jìng)爭(zhēng)力，博通必須轉(zhuǎn)向性能更優(yōu)、可擴(kuò)展性更強(qiáng)的COUPE技術(shù)。這凸顯了臺(tái)積電的技術(shù)優(yōu)勢(shì),使其即便在傳統(tǒng)弱項(xiàng)的光學(xué)領(lǐng)域也能贏得訂單。來(lái)源：博通來(lái)源：博通光學(xué)元件（OEs）本身放置在基板上，隨后基板通過(guò)倒裝芯片技術(shù)與主機(jī)封裝體進(jìn)行鍵合。為實(shí)現(xiàn)光學(xué)元件的共封裝，需要大量封裝區(qū)域。這要求大幅擴(kuò)大封裝基板或信息收錄介質(zhì)板，具體取決于其放置位置。對(duì)于英偉達(dá)的Srum-Xi：c前s沿信息收錄切換ASIC封裝，基板尺寸將達(dá)110mm×110mm。作為參考，Blackwell封裝尺寸為70mm×76mm，而該芯片本身已屬大型芯片。此外，在基板上附加更多元件會(huì)帶來(lái)良率挑戰(zhàn)。以Spectrum-X為例，需先將36個(gè)已知良品的光電元件進(jìn)行倒裝芯片鍵合至基板，隨后才能進(jìn)行"基板上"步驟的互連模塊鍵合，最終完成共封裝(CoWoS）組裝。同樣地，對(duì)于中介層而言，制造更大尺寸中介層的成本高昂，且需要鍵合更多元件，這帶來(lái)了良率方面的挑戰(zhàn)。此外，翹曲問(wèn)題加劇了這些挑戰(zhàn)，隨著中介層/基板尺寸的縮小，翹曲問(wèn)題變得更加明顯。光纖從光電轉(zhuǎn)換器（OE）中引出以傳輸數(shù)據(jù)。一條光通道由兩根光纖或一對(duì)光纖（發(fā)送加接收）組成。光纖耦合——將光纖與芯片波導(dǎo)精確對(duì)準(zhǔn)以實(shí)現(xiàn)順暢高效的光傳輸——是CPO中至關(guān)重要且極具挑戰(zhàn)性的步驟，光纖陣列單元（FAU）在CPO中被廣泛應(yīng)用以輔助該過(guò)程。主要有兩種實(shí)現(xiàn)方式：邊緣耦合（EC）和光柵耦合（GC）。邊緣耦合將光纖沿芯片邊緣對(duì)齊。從下圖可見(jiàn)，光纖端面必須與芯片拋光邊緣精確對(duì)準(zhǔn)，以確保光束準(zhǔn)確進(jìn)入邊緣耦合器。光纖末端的微透鏡將光線聚焦并引導(dǎo)至芯片，使其進(jìn)入波導(dǎo)。波導(dǎo)錐體逐漸擴(kuò)寬，實(shí)現(xiàn)平滑的模式過(guò)渡，從而減少反射和散射以確保耦合效率。若缺少該透鏡和錐體結(jié)構(gòu)，光纖端面與波導(dǎo)端面之間的界面將產(chǎn)生顯著的光學(xué)損耗。Ansys邊緣耦合器因其耦合損耗低、工作波長(zhǎng)范圍廣且對(duì)偏振不敏感而備受青睞。然而它也存在若干缺點(diǎn)：1.制造工藝更為復(fù)雜，需要進(jìn)行底切和深蝕刻；2.因?qū)僖痪S結(jié)構(gòu)，光纖密度受限；3.與芯片堆疊工藝不兼容（因TSV需減?。?；4.在結(jié)構(gòu)尺寸、機(jī)械應(yīng)力、翹曲及光纖處理方面存在機(jī)械可靠性挑戰(zhàn)；5.熱可靠性較低；6.整體生態(tài)系統(tǒng)兼容性不足。全球晶圓廠（GFS）在今年的VLSI大會(huì)上展示了其標(biāo)志性45納米"Fotonix"平臺(tái)上實(shí)現(xiàn)的單片集成SiN邊緣耦合器，該器件支持32通道且間距達(dá)127微米。在光柵耦合器（GC）中，光線從頂部進(jìn)入，光纖以微小角度置于光柵上方。當(dāng)光線抵達(dá)光柵時(shí)，其周期性結(jié)構(gòu)會(huì)將光線散射并向下彎曲至波導(dǎo)中。光柵/垂直耦合的主要優(yōu)勢(shì)在于可容納多排光纖，從而實(shí)現(xiàn)單個(gè)光引擎搭載更多光纖。此外，光柵耦合器無(wú)需置于基板底部，使得光引擎能夠部署在中介層上。最后，GC無(wú)需極高精度定位，且可通過(guò)簡(jiǎn)單的兩步蝕刻工藝更易于制造。其缺點(diǎn)在于單偏振光柵耦合器僅適用于有限波長(zhǎng)范圍，且對(duì)偏振方向極為敏感。英偉達(dá)傾向于采用GC技術(shù)，因其具備多重優(yōu)勢(shì)——相較于EC技術(shù)，它能實(shí)現(xiàn)更高2D密度、占用更小空間、更易于制造，并能簡(jiǎn)化晶圓級(jí)測(cè)試流程。然而該公司也意識(shí)到GC存在若干缺陷——通常會(huì)引入更高光損耗，且光帶寬較EC更窄（后者通常能覆蓋更寬的光譜范圍）。臺(tái)積電同樣明顯更傾向于GC技術(shù)，其COUPE平臺(tái)也支持該技術(shù)。將激光器集成到CPO中主要有兩種方式。第一種方案——片上激光器，將激光器與調(diào)制器集成于同一光子芯片上，通常通過(guò)將III-V族（InP）材料鍵合到硅基底實(shí)現(xiàn)。盡管片上激光器簡(jiǎn)化了設(shè)計(jì)并降低了插入損耗，但仍存在若干挑戰(zhàn)：1.激光器素來(lái)是系統(tǒng)中最易失效的元件之一——若集成至CPO引擎，其故障將引發(fā)連鎖反應(yīng)，導(dǎo)致整個(gè)芯片失效；2.激光器對(duì)熱敏感，若將其放置在共封裝光學(xué)元件上，將暴露于高溫環(huán)境——因其緊鄰系統(tǒng)最熱部件（主硅片這只會(huì)加劇問(wèn)題；3.片上激光器通常難以提供足夠高的功率輸出。業(yè)界達(dá)成共識(shí)的解決方案是采用外部光源（ELS）。激光器置于獨(dú)立模塊中，通過(guò)光纖連接至光學(xué)引擎。這類激光器通常采用OSFP等可插拔封裝形式。此方案在激光器故障的常見(jiàn)場(chǎng)景下，能簡(jiǎn)化現(xiàn)場(chǎng)維護(hù)流程。ELS方案的弊端在于功耗更高。如下方示意圖所示，基于ELS的系統(tǒng)中，輸出功率會(huì)因連接器損耗、光纖耦合損耗及調(diào)制器效率等因素在多個(gè)環(huán)節(jié)衰減。因此系統(tǒng)中每臺(tái)激光器必須提供24.5dBm的光功率,才能補(bǔ)償損耗并確保傳輸可靠性。高輸出激光器在熱應(yīng)力下會(huì)產(chǎn)生更多熱量并加速退化，其中激光器和熱電冷卻器占約70%的ELS功耗。盡管激光器設(shè)計(jì)、封裝和光路方面的漸進(jìn)改進(jìn)有所幫助，但激光器高功耗需求的問(wèn)題尚未完全解決。在今年的VLSI大會(huì)上，英偉達(dá)重點(diǎn)介紹了其生態(tài)系統(tǒng)中的多家激光器合作伙伴：Lumentum提供單高功率DFB激光器，AyarLabs提供DFB陣列，Innolume提供量子點(diǎn)鎖模梳，Xscape、Enlightra和Iloomina則提供泵浦非線性諧振梳。英偉達(dá)同時(shí)探討了探索垂直腔面發(fā)射激光器（VCSEL）陣列作為潛在替代方案的可能性。盡管單纖數(shù)據(jù)速率較低且可能存在散熱問(wèn)題，但VCSEL在功率和成本效率方面具有優(yōu)勢(shì)，適用于"寬帶低速"應(yīng)用場(chǎng)景。不過(guò)我們認(rèn)為這并非英偉達(dá)當(dāng)前的優(yōu)先事項(xiàng)。CPO現(xiàn)狀、挑戰(zhàn)與解決方案波分復(fù)用（WDM）是指通過(guò)同一根光纖傳輸多個(gè)不同波長(zhǎng)（或稱波長(zhǎng)）的光信號(hào)。WDM主要分為兩種常見(jiàn)類型：粗波分復(fù)用（CWDM）和密集波分復(fù)用（DWDM）。CWDM通常承載較少通道且間隔較寬（典型間隔20納米而DWDM則以極窄間隔（常小于1納米）密集排列大量通道。CWDM較寬的通道間隔限制了其容量，而DWDM的窄間隔可容納40、80甚至超過(guò)100個(gè)通道。WDM技術(shù)至關(guān)重要，因?yàn)楫?dāng)前多數(shù)CPO方案的實(shí)現(xiàn)受限于可連接至光引擎的光纖數(shù)量。有限的光纖對(duì)意味著必須最大化利用每對(duì)光纖。當(dāng)激光進(jìn)入PIC時(shí)，會(huì)經(jīng)歷調(diào)制階段（由驅(qū)動(dòng)器驅(qū)動(dòng)將電子信號(hào)編碼為激光波長(zhǎng)。該過(guò)程主要采用三種調(diào)制器：馬赫-曾德?tīng)栒{(diào)制器（MZM）、微環(huán)調(diào)制器（MRM）和電吸收調(diào)制器（EAM）。每個(gè)獨(dú)立波長(zhǎng)（單個(gè)光通道上的特定波長(zhǎng)）均需配備獨(dú)立調(diào)制器。馬赫-曾德?tīng)栒{(diào)制器（MZM）MZM通過(guò)將連續(xù)波光信號(hào)分裂為兩條波導(dǎo)臂來(lái)編碼數(shù)據(jù)，這兩條臂的折射率可通過(guò)施加電壓進(jìn)行調(diào)節(jié)。當(dāng)臂重新結(jié)合時(shí)，其干涉圖案會(huì)調(diào)制信號(hào)的強(qiáng)度或相位。來(lái)源：LucedaAcademy在三種調(diào)制器中，MZM最易實(shí)現(xiàn)且熱敏性低，減少了精密溫控需求。其高線性度支持PAM4和相干QAM等先進(jìn)調(diào)制格式（盡管QAM不適用于HPC/AI工作負(fù)載）。MZM的低頻移特性可提升高階調(diào)制與長(zhǎng)距離傳輸?shù)男盘?hào)完整性。該技術(shù)還支持更高通道帶寬：?jiǎn)瓮ǖ?00G傳輸已實(shí)現(xiàn)，采用非相干PAM調(diào)制時(shí)單通道400G傳輸亦被認(rèn)為可行。然而MZM的缺點(diǎn)在于：大型器件尺寸以毫米為單位（相較于微米級(jí)別的MRM因其需要兩個(gè)波導(dǎo)臂和一個(gè)組合波導(dǎo)（因此包含在OEPIC中）。MZM尺寸約為100納米。區(qū)域，消耗更多芯片面積并限制了前沿信息收錄的密度：因此通道）包含在OEPIC中。MZM尺寸約為~12,000平方毫米2，EAM尺寸約為250平方毫米2（5×50毫米而MRM尺寸介于25平方毫米2至225平方毫米2之間（直徑5-15平方毫米2）。這是MZM的關(guān)鍵缺陷之一，可能限制其縮放能力。然而，若將調(diào)制器周邊的驅(qū)動(dòng)器及光電控制電路納入考量，形成完整的PIC/EIC組合時(shí)，MZM尺寸劣勢(shì)的顯著性可能有所降低。高功耗問(wèn)題在于相位移過(guò)程需要消耗大量能量。其偏置條件（即啟動(dòng)電壓）也高于MRM(后者在亞伏特級(jí)電壓下工作）。不過(guò)像Nubis這樣的公司正致力于開(kāi)發(fā)巧妙的設(shè)計(jì)方案，以彌補(bǔ)MZM在功耗方面的劣勢(shì)。在初創(chuàng)企業(yè)生態(tài)中，Nubis是主要采用MZM技術(shù)實(shí)現(xiàn)CPO解決方案規(guī)?；钠髽I(yè)之一。由于MZM器件體積龐大且波長(zhǎng)數(shù)量有限，該技術(shù)尚未在初創(chuàng)生態(tài)中廣泛普及。微環(huán)調(diào)制器（MRM）MRM采用緊湊型環(huán)形波導(dǎo)，與一條或多條直線波導(dǎo)耦合。電信號(hào)改變環(huán)形波導(dǎo)的折射率，從而改變其共振波長(zhǎng)。通過(guò)調(diào)節(jié)共振狀態(tài)使其與輸入光對(duì)齊或錯(cuò)位，MRM可調(diào)制光信號(hào)的強(qiáng)度或相位，從而實(shí)現(xiàn)數(shù)據(jù)編碼。光源從輸入端口進(jìn)入環(huán)形腔——對(duì)于大多數(shù)波長(zhǎng)的光，環(huán)形腔不會(huì)產(chǎn)生共振，因此光會(huì)直接穿過(guò)設(shè)備，從輸入端口到達(dá)輸出端口。若波長(zhǎng)滿足共振條件，光將在環(huán)形腔內(nèi)發(fā)生建設(shè)性干涉，從而被引導(dǎo)至分光端口。如下圖歸一化功率曲線所示，特定波長(zhǎng)的光會(huì)在分光端口產(chǎn)生傳輸功率的尖銳峰值，同時(shí)對(duì)應(yīng)地導(dǎo)致直通端口的傳輸功率驟降。此效應(yīng)可用于調(diào)制目的。光學(xué)引擎通常采用多個(gè)MRM，每個(gè)環(huán)形器均可調(diào)諧至不同波長(zhǎng)，從而實(shí)現(xiàn)基于環(huán)形器本身的波分復(fù)用（WDM無(wú)需額外設(shè)備即可完成波分復(fù)用功能。MRM具有以下關(guān)鍵優(yōu)勢(shì)：體積極為緊湊（尺寸級(jí)為數(shù)十微米可實(shí)現(xiàn)遠(yuǎn)高于MZM的調(diào)制器密度。MZM尺寸約為12,000mm2,EAM約為250mm2（5×50mm而MRM尺寸介于25mm2至225mm2之間（直徑5-15mm2環(huán)形器特別適用于波分復(fù)用（WDM）應(yīng)用（包括8波長(zhǎng)或16波長(zhǎng)的密集波分復(fù)用DWDM并具備內(nèi)置復(fù)用/解復(fù)用功能；MRM可實(shí)現(xiàn)高能效（單位比特功耗更低）；最后，環(huán)形天線具有低啁啾效應(yīng)，這能提升信號(hào)質(zhì)量。然而，MRM也存在若干挑戰(zhàn)：MRM的溫度敏感度可達(dá)MZM和EAM的10-100倍，需要設(shè)計(jì)和制造難度極高的精密控制系統(tǒng)；其非線性特性使PAM4/6/8等高階調(diào)制方案復(fù)雜化；MRM的靈敏度與嚴(yán)苛的溫度控制公差使得標(biāo)準(zhǔn)化困難重重，因每種設(shè)計(jì)均有精確要求。在解決方案供應(yīng)商中，英偉達(dá)對(duì)MRM展現(xiàn)出明顯偏好。該公司宣稱率先設(shè)計(jì)并將MRM應(yīng)用于CPO系統(tǒng),認(rèn)為其核心優(yōu)勢(shì)在于體積緊湊和低驅(qū)動(dòng)電壓，有助于降低功耗。但MRM技術(shù)也以控制難度高著稱,設(shè)計(jì)精度成為成功實(shí)施的關(guān)鍵——這恰恰是英偉達(dá)的優(yōu)勢(shì)所在。在制造工藝方面，臺(tái)積電先進(jìn)的CMOS技術(shù)專長(zhǎng)非常適合制造具有高精度和高品質(zhì)因子的MRM。此外，Tower公司也為其光子節(jié)點(diǎn)帶來(lái)了強(qiáng)大的制造能力。MRM的實(shí)現(xiàn)雖具挑戰(zhàn)性但完全可行，其潛在帶寬密度可超越MZM。正因如此，臺(tái)積電、英偉達(dá)及AyarLabs、Lightmatter、Ranovus等眾多光處理器公司都聚焦于此技術(shù)路線。電吸收調(diào)制器（EAM）電致變色材料通過(guò)改變其吸收光的能力來(lái)調(diào)制信號(hào)，這種能力取決于施加的電壓。更具體地說(shuō)，當(dāng)?shù)碗妷夯驘o(wú)電壓施加于電致變色材料時(shí)，該器件允許大部分入射激光光線通過(guò)，使其呈現(xiàn)透明或"開(kāi)啟"狀態(tài)。當(dāng)施加更高電壓時(shí)，GeSi調(diào)制器的帶隙會(huì)向高C波段范圍（1500nm以上）偏移，從而提高該波段的吸收系數(shù)，并衰減（"關(guān)閉"）通過(guò)鄰近波導(dǎo)的光信號(hào)。此現(xiàn)象被稱為弗蘭茨-凱爾迪什效應(yīng)。這種在"開(kāi)"與"關(guān)"狀態(tài)間的切換可調(diào)制光強(qiáng)，從而將數(shù)據(jù)有效編碼至光信號(hào)中。來(lái)源：德克薩斯農(nóng)工大學(xué)，劉2008，赫爾曼如今，采用電吸收調(diào)制激光器（EML）進(jìn)行調(diào)制的收發(fā)器也遵循相同原理。通過(guò)將連續(xù)波（CW）分布式反饋（DFB）激光器與基于InP的EAM耦合，可構(gòu)建單個(gè)離散EML以調(diào)制單條通道。例如，800GDR8收發(fā)器在8條獨(dú)立光纖通道上使用8個(gè)EML，每通道采用PAM4調(diào)制（2位/信號(hào)）并以約56GBaud速率傳輸。與基于GeSi的調(diào)制器不同，InP調(diào)制器的帶隙對(duì)應(yīng)于O波段（1310nm該波長(zhǎng)是所有數(shù)據(jù)通信DR光器件的標(biāo)準(zhǔn)波長(zhǎng)，從而實(shí)現(xiàn)了高度的互操作性。砷化銦調(diào)制器存在若干缺點(diǎn)，使其在CPO中的應(yīng)用不夠理想。砷化銦晶圓尺寸通常較?。?英寸或6英寸且良率較低——這兩點(diǎn)因素導(dǎo)致基于砷化銦的器件單價(jià)遠(yuǎn)高于硅基器件，后者可采用8英寸或12英寸工藝制造。此外，砷化銦與硅的耦合難度遠(yuǎn)高于鍺硅與其他硅器件的耦合。與磁阻調(diào)制器（MRMs）和微腔調(diào)制器（MZIs）相比，電致發(fā)光調(diào)制器（EAMs）具有以下優(yōu)勢(shì)：顯然——無(wú)論是電致發(fā)光分子（EAMs）還是磁致發(fā)光分子（MRMs都具備控制邏輯和加熱器以抵御溫度波動(dòng)，但EAMs在溫度敏感性方面具有根本性優(yōu)勢(shì)。相較于MRM，EAM在50°C以上具有顯著更優(yōu)的熱穩(wěn)定性，而MRM對(duì)溫度極為敏感。MRM典型穩(wěn)定性為70-90pm/°C，意味著2°C溫差將導(dǎo)致0.14nm的共振位移——遠(yuǎn)超MRM性能崩潰的臨界值0.1nm。反之，EAM可承受高達(dá)35°C的瞬時(shí)溫度變化。這種耐受性對(duì)CelestialAI的技術(shù)尤為關(guān)鍵——其EAM調(diào)制器置于中介層電源內(nèi)。電源模塊中。EAM還可耐受約80°C的高環(huán)境溫度范圍，這適用于緊鄰XPU而非置于其下方的芯片應(yīng)用場(chǎng)景。與MZI相比，EAM尺寸更小且功耗更低，因?yàn)镸ZI相對(duì)較大的尺寸需要高電壓擺幅，需要放大器將SerDes信號(hào)放大至0-5V擺幅。馬赫曾德調(diào)制器（MZM）尺寸約為12,000平方毫米，電子調(diào)制器（EAM）約為250平方毫米（5x50毫米），磁阻調(diào)制器（MRM）尺寸在25平方毫米至225平方毫米之間（直徑5-15平方毫米）。MZI還需消耗更多功率來(lái)驅(qū)動(dòng)加熱器，以使如此大的器件保持所需的偏置。另一方面，采用GeSiEAM進(jìn)行CPO存在若干局限：基于硅或氮化硅的物理調(diào)制器結(jié)構(gòu)（如MRM和MZI）被認(rèn)為具有遠(yuǎn)高于鍺硅基器件的耐用性和可靠性。誠(chéng)然，鑒于鍺基器件的加工與集成難度，許多人擔(dān)憂其可靠性。但Celestial公司指出，基于鍺硅的電致發(fā)光調(diào)制器（本質(zhì)上是光探測(cè)器的反向結(jié)構(gòu)）在可靠性方面具有確定性——這得益于當(dāng)今收發(fā)器中光探測(cè)器的廣泛應(yīng)用。GeSi調(diào)制器的帶邊自然位于C波段（即1530nm-1565nm）。設(shè)計(jì)量子阱以將該特性轉(zhuǎn)移至O波段（即1260-1360nm）是極具挑戰(zhàn)性的工程難題。這意味著基于GeSi的EAM調(diào)制器很可能僅適用于封閉式CPO系統(tǒng)，難以融入開(kāi)放式芯片生態(tài)系統(tǒng)。相較于成熟的O波段連續(xù)波激光器生態(tài)系統(tǒng)，圍繞C波段激光器構(gòu)建生態(tài)可能面臨規(guī)模不經(jīng)濟(jì)問(wèn)題。多數(shù)數(shù)據(jù)通信激光器針對(duì)O波段設(shè)計(jì)，但Celestial指出1577nmXGS-PON激光器存在龐大生產(chǎn)規(guī)模，這類激光器通常應(yīng)用于家庭及企業(yè)光纖接入場(chǎng)景。硅鍺EAM插入損耗約為4-5dB，而MRM和MZI均為3-5dB。MRM可直接實(shí)現(xiàn)多波長(zhǎng)復(fù)用，而EAM需額外配置復(fù)用器才能實(shí)現(xiàn)CWDM或DWDM，這會(huì)略微增加潛在損耗預(yù)算。總體而言，在當(dāng)前的CPO實(shí)現(xiàn)中，EAMs尚未得到廣泛應(yīng)用，CelestialAI作為少數(shù)積極探索此方法的公司之一尤為突出。當(dāng)前可用的光引擎通常提供1.6T至3.2T的總帶寬。英偉達(dá)的QuantumCPO包含1.6T引擎，其Spectrum版本計(jì)劃采用3.2T規(guī)格。博通展示了適用于Bailly平臺(tái)的6.4T光引擎，但其體積龐大（寬度達(dá)英偉達(dá)產(chǎn)品的2-3倍且需占用兩個(gè)FAU插槽，因此帶寬密度可能與英偉達(dá)產(chǎn)品相當(dāng)。Marvell的光引擎同樣存在此類情況。6.4TOE需要2個(gè)FAU，因此占用較大空間。據(jù)我們所知，Marvell的OE近期也不會(huì)應(yīng)用于任何生產(chǎn)系統(tǒng)。來(lái)源：SemiAnalysis正如我們所討論的，NvidiaSpectrum-X光子交換機(jī)中采用的3.2T光引擎方案，其岸線帶寬密度并未超越基于長(zhǎng)距離SerDes驅(qū)動(dòng)的可插拔模塊。換言之，光引擎密度必須實(shí)現(xiàn)數(shù)倍級(jí)提升，才能帶來(lái)顯著的性能優(yōu)勢(shì)并推動(dòng)客戶采用。這意味著需要同時(shí)提升主機(jī)芯片與光引擎EIC之間的電接口性能，并擴(kuò)大光纖傳輸帶寬。但如果我們能夠自由設(shè)計(jì)下一代互連技術(shù)，那么解鎖當(dāng)前及未來(lái)世代更大帶寬的方法會(huì)有哪些？讓我們探討基于共封裝光引擎的帶寬擴(kuò)展關(guān)鍵方案：1.繼續(xù)采用基于電氣SerDes的物理層設(shè)計(jì)：通過(guò)使用短距離（SR）SerDes替代長(zhǎng)距離SerDes，實(shí)現(xiàn)更簡(jiǎn)化的設(shè)計(jì)實(shí)施、更小的面積占用和更低的功耗。但最終仍將受限于電氣接口處的SerDes速度——該領(lǐng)域的發(fā)展空間已趨近極限。此處的思路是采用過(guò)渡方案，使硅片設(shè)計(jì)師無(wú)需重構(gòu)I/O架構(gòu)。此外，采用電信號(hào)SerDes可靈活兼容現(xiàn)有可插拔光模塊和/或銅纜，實(shí)現(xiàn)同一硅片的多模態(tài)適配。2.采用寬I/O物理層接口（如UCIe以較低波特率（例如56G）配合NRZ調(diào)制運(yùn)行。這種方案對(duì)光引擎的EIC要求較低，甚至可能消除