項(xiàng)目九數(shù)字電路基礎(chǔ)

校訓(xùn)：志存高遠(yuǎn)

技能報(bào)國【任務(wù)導(dǎo)入】數(shù)值隨時(shí)間離散變化的信號，稱為數(shù)字信號，而處理數(shù)字信號的電路稱為數(shù)字電路。數(shù)

字電路包含的內(nèi)容十分廣泛，包括信號的放大與整形、脈沖的產(chǎn)生與控制以及計(jì)數(shù)、譯碼、顯示等典型的數(shù)字單元電路。與模擬電路相比較，數(shù)字電路有以下特點(diǎn)：（1）數(shù)字電路在計(jì)數(shù)和進(jìn)行數(shù)值運(yùn)算時(shí)采用二進(jìn)制數(shù)，是利用脈沖信號的有無來代表和

傳輸0和1這樣的數(shù)字信息的。分別讀作高電平（或高電位）和低電平（或低電位）。（2）數(shù)字電路不僅能完成數(shù)值運(yùn)算，而且能進(jìn)行邏輯判斷和邏輯運(yùn)算，因此也把數(shù)字電

路稱為邏輯電路。（3）數(shù)字電路的分析方法重點(diǎn)在于研究各種數(shù)字電路輸出與輸入之間的相互關(guān)系，即邏

輯關(guān)系，因此分析數(shù)字電路的數(shù)學(xué)工具是邏輯代數(shù)，表達(dá)數(shù)字電路邏輯功能的方式主要是真值表、邏輯表達(dá)式和波形圖等。（4）數(shù)字電路具有抗干擾能力強(qiáng)、功耗低、對電路元件精度要求不高、可靠性強(qiáng)、便于集成化和系列化生產(chǎn)等優(yōu)點(diǎn)。（5）數(shù)字電路保密性好，信息能長期在電路中存儲?！窘虒W(xué)目標(biāo)】知識目標(biāo)（1）掌握數(shù)字邏輯的基本知識。（2）掌握主要邏輯門的知識及邏輯化簡的基本公式和定律。

能力目標(biāo)（1）能進(jìn)行數(shù)制之間的轉(zhuǎn)化。（2）能理解基本門電路及常見的復(fù)合門。（3）能用真值表、邏輯函數(shù)等方式表示邏輯問題。

素質(zhì)目標(biāo)（1）養(yǎng)成用邏輯的觀點(diǎn)分析問題的能力。（2）能夠養(yǎng)成理論聯(lián)系實(shí)際的習(xí)慣。

思政目標(biāo)通過對比數(shù)字電路和模擬電路的優(yōu)缺點(diǎn)以及探討數(shù)字電路產(chǎn)生的原因和創(chuàng)新點(diǎn)，可以幫助學(xué)生更好地理解數(shù)字電路的重要性和發(fā)展趨勢。同時(shí)，也有助于培養(yǎng)學(xué)生的創(chuàng)新思維和實(shí)踐能力。重難點(diǎn)（1）基本門電路、復(fù)合門電路的基礎(chǔ)知識點(diǎn)。（2）集成門電路的參數(shù)及應(yīng)用。（3）邏輯代數(shù)的基本公式及定律。

任務(wù)

一

數(shù)制與碼制

知識目標(biāo)能夠掌握十進(jìn)制、二進(jìn)制、十六進(jìn)制數(shù)、

BCD

碼的基本知識點(diǎn)及它們之間的轉(zhuǎn)化方法。能力目標(biāo)能夠完成數(shù)制和碼制之間轉(zhuǎn)化的操作。素質(zhì)目標(biāo)通過學(xué)習(xí)數(shù)制與碼制，對數(shù)字電路有了初步的認(rèn)知。

思政目標(biāo)結(jié)合中國傳統(tǒng)文化和歷史背景，講解數(shù)制與碼制的相關(guān)知識點(diǎn)。例如，介紹中國古代的

計(jì)數(shù)方法和進(jìn)制概念，以及這些概念在現(xiàn)代計(jì)算機(jī)科學(xué)中的應(yīng)用。通過這樣的講解，不僅能夠增強(qiáng)學(xué)生對中華文化的認(rèn)同感和自豪感，還能激發(fā)他們的愛國情懷和民族自信心。一、常見的幾種數(shù)制數(shù)制是指計(jì)數(shù)進(jìn)位制。生活中常用的是十進(jìn)制，而在數(shù)字電路中，常見的有二進(jìn)制，還

有八進(jìn)制和十六進(jìn)制。（一）十進(jìn)制有從0到9這十個(gè)數(shù)碼，這些數(shù)碼的個(gè)數(shù)稱為基數(shù)，十進(jìn)制的基數(shù)為10，為“逢十進(jìn)一

”。

在數(shù)位上，每個(gè)數(shù)位都賦予一定的位值，我們把它稱為位權(quán)。在十進(jìn)制中，個(gè)、十、百、千

…

…各位的位權(quán)分別為

100

、

101

、

102

、

103

……，將各位數(shù)碼與位權(quán)的乘積相加，

則稱為其按權(quán)展開式。（二）二進(jìn)制數(shù)字電路中應(yīng)用最為廣泛的就是二進(jìn)制。二進(jìn)制只有

0

和1兩個(gè)數(shù)碼，很容易與電路的狀態(tài)對應(yīng)起來。如電路的“通”與“斷”，照明燈的“亮”與“暗”，晶體管的“導(dǎo)通”與“截止”等，均可以用

0

和1兩個(gè)數(shù)碼表示。二進(jìn)制有0

，1兩個(gè)數(shù)碼，基數(shù)為2，按“逢二進(jìn)一

”的規(guī)律計(jì)數(shù)。二進(jìn)制數(shù)各位的位權(quán)分別為20

、21

、22

…

，它的按權(quán)展開式如下例所示。（三）十六進(jìn)制二進(jìn)制數(shù)的位數(shù)通常很多，不便于書寫和記憶，因此引入十六進(jìn)制。例如，要表示十進(jìn)

制數(shù)157，若用二進(jìn)制數(shù)表示為10011101，若用十六進(jìn)制表示則為9D，因此在數(shù)字系統(tǒng)的資

料中常采用十六進(jìn)制來表示二進(jìn)制數(shù)。十六進(jìn)制的特點(diǎn)如下：（1）基數(shù)是16，采用16

個(gè)數(shù)碼，即

0

、1

、2

、3

、4

、5

、6

、7

、8

、9

、A

、B

、C

、D、

E

、F，其中

A～

F

表示10～

15。

（2）計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，每位的位權(quán)是16

的冪，它的按權(quán)展開式如下例所示。

二、幾種不同數(shù)制之間的轉(zhuǎn)化（

一

）非十進(jìn)制轉(zhuǎn)化為十進(jìn)制可以將非十進(jìn)制寫出其按權(quán)展開式，按十進(jìn)制規(guī)律相加得出的結(jié)果，就是其對應(yīng)的十進(jìn)制數(shù)。（二）

十進(jìn)制轉(zhuǎn)化為其他進(jìn)制將十進(jìn)制轉(zhuǎn)化為二進(jìn)制的方法我們通常采用：整數(shù)部分用“除

2取余”法，具體轉(zhuǎn)化步驟如下：（1）把給定的十進(jìn)制數(shù)除以2，取出余數(shù)（0或1），即二進(jìn)制數(shù)最低數(shù)位的數(shù)碼

k0。（2）將前一步得到的商再除以2，再取出余數(shù)，即得到次低位的數(shù)碼

k1。

（3）以下各步類推，直到商為0為止，最后取出的余數(shù)為二進(jìn)制數(shù)最高位的數(shù)碼

kn-1。

（三）

二進(jìn)制與十六進(jìn)制數(shù)的相互轉(zhuǎn)換1.

二進(jìn)制正整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)將二進(jìn)制數(shù)從最低位開始，每4位分為一組（最高位若數(shù)字不夠可補(bǔ)0），每組都轉(zhuǎn)換為

1位相應(yīng)的十六進(jìn)制數(shù)即可。（三）

二進(jìn)制與十六進(jìn)制數(shù)的相互轉(zhuǎn)換1.

二進(jìn)制正整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)將二進(jìn)制數(shù)從最低位開始，

每

4位分為一組（最高位若數(shù)字不夠可補(bǔ)

0

），每組都轉(zhuǎn)換為

1位相應(yīng)的十六進(jìn)制數(shù)即可。2.

十六進(jìn)制正整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)將十六進(jìn)制數(shù)的每一位轉(zhuǎn)換為相應(yīng)的

4位二進(jìn)制數(shù)即可。

三、碼

制在數(shù)字電路中，數(shù)碼不僅可以表示數(shù)量的大小，而且能用來表示不同的事物。在后一種情況下，這些數(shù)碼已不再表示數(shù)量的大小差別，而是不同事物的代號。將這些表示各種文字、符號等信息的二進(jìn)制數(shù)碼稱為代碼。表9.1

常見幾種

BCD

編碼

十進(jìn)制數(shù)8421碼余

3碼2421（A）碼5421碼余

3循環(huán)碼000000011000000000010100010100000100010110200100101001000100111300110110001100110101401000111010001000100501011000101110001100601101001110010011101701111010110110101111810001011111010111110910011100111111001010權(quán)8421

24215421（

一

）有權(quán)

BCD碼1.

8421

碼選取0000～

1001

表示十進(jìn)制數(shù)

0～9，按自然順序的二進(jìn)制數(shù)表示對應(yīng)的十進(jìn)制數(shù)。它

是有權(quán)碼，從高位到低位的權(quán)值依次位

8

、4

、2

、1，故稱為8421

碼。1010～

1111

這六種狀態(tài)是不用的，稱為禁用碼?！纠?/p>

9.9】(756)10

=(011101010110)8421BCD2.

5421

碼選取0000～0100

和1000～1100

這十種狀態(tài)。0101～0111

和1101～1111

為禁用碼。從高位到低位的權(quán)值依次為5421，用其表示十進(jìn)制?！纠?.10】(100100111000)5421BCD

=(635)10（二）無權(quán)

BCD

碼1.

余

3

碼選取0111～

1100

這十種狀態(tài)，

與8421碼相比，對應(yīng)相同十進(jìn)制數(shù)均要多

3（

0011

），故稱為余

3

碼。2.

格雷碼任意兩個(gè)相鄰的數(shù)所對應(yīng)的代碼之間只有一位不同，其余位都相同。

任務(wù)二

基本邏輯門電路和常見復(fù)合邏輯門知識目標(biāo)掌握基本邏輯門“與

”、“或

”、“非”以及由它們構(gòu)成復(fù)合邏輯門的邏輯功能和圖形符號。能力目標(biāo)能夠辨識邏輯門電路及其功能。

素質(zhì)目標(biāo)培養(yǎng)學(xué)生探索新知識、應(yīng)用新知識的能力。

思政目標(biāo)鼓勵(lì)學(xué)生探索不同邏輯門電路的組合方式，設(shè)計(jì)具有特定功能的復(fù)合邏輯門電路，培養(yǎng)他們的探索精神和創(chuàng)新意識。一、邏輯關(guān)系與邏輯變量邏輯關(guān)系是指事物的因果關(guān)系，即“條件”與“結(jié)果”的關(guān)系。在數(shù)字電路里，輸入信

號表示“條件”，輸出信號表示“結(jié)果”，我們把這樣的電路稱為邏輯電路。最基本的邏輯關(guān)

系有三種：與邏輯、或邏輯、非邏輯。在日常生活，我們不難發(fā)現(xiàn)，有很多現(xiàn)象往往都是對立存在的。例如，開關(guān)的閉合與斷

開；燈的亮與滅；

電位的高與低；

三極管的截止與導(dǎo)通等等，

我們把取值只有兩個(gè)（

0

和1

）、

描述兩種對立的邏輯關(guān)系的變量稱為邏輯變量。二、基本的邏輯門電路基本的邏輯門可由晶體管組成，這些晶體管的組合連接可以使代表兩種信號的高、低電平在通過它們組成的電路之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表二進(jìn)制當(dāng)中的1和0

，從而實(shí)現(xiàn)邏輯運(yùn)算。（

一

）與邏輯、與門電路及其表示方式1.

與邏輯決定某一事件的所有條件都具備時(shí)，該事件才會(huì)發(fā)生，我們把這種邏輯關(guān)系稱為與邏輯

（又叫邏輯乘）。例如，開關(guān)

A

、B

斷開，燈不亮；開關(guān)

A

或

B部分閉合，燈不亮；只有開關(guān)

A

、B

同時(shí)閉合的情況下，燈才亮。2.

與門電路（a）與邏輯控制電路（b）邏輯與門電路

(c)與門圖形符號圖9.1

與邏輯和與門3.邏輯表達(dá)式與邏輯的基本運(yùn)算：0

·0

＝

0；0

·

1

＝

1

·0

＝

0；1

·

1

＝

14.

與邏輯真值表見表

9.2。與邏輯還可以用真值表表示出來。真值表是指，將邏輯變量所有的取值的組合及相應(yīng)的函數(shù)值列成的表格。表

9.2

與門邏輯功能真值表

ABF000010100111從邏輯真值表，得出邏輯關(guān)系為：有0

出0，全1為1。（二）

或邏輯、或門電路及其表示方式1.

或邏輯決定某一事件的所有條件中，只要有一個(gè)或一個(gè)以上具備時(shí)，該事件就會(huì)發(fā)生，我們把這種邏輯關(guān)系稱為或邏輯（又叫邏輯加）。例如，開關(guān)

A

、B

斷開，燈不亮；開關(guān)

A

或

B

只要有一個(gè)閉合，燈亮。2.

或門電路（a）或邏輯控制電路

（b）邏輯或門電路

（c）或門圖形符號圖9.2

或邏輯和或門3.

邏輯表達(dá)式A

+

0=A

；A

+1

=A

；

A

+

A=A4.

或邏輯真值表表9.3

或門邏輯功能真值表

ABF000011101111從邏輯真值表，得出邏輯關(guān)系為：有1

出1，全

0

為

0。

（三）

非邏輯、非門電路及其表示方式1.

非邏輯決定某一事件的條件滿足時(shí)，該事件不發(fā)生；反之事件發(fā)生。我們把這種邏輯關(guān)系稱為非邏輯。例如，開關(guān)A斷開，燈亮；開關(guān)A閉合，燈不亮。2.

非門電路

（

a）非邏輯控制電路（b）邏輯非門電路

（

c）非門圖形符號圖

9.3非邏輯和非門3.

邏輯表達(dá)式4.

非邏輯真值表

見表

9.4：表9.4

非門邏輯功能真值表

AF0110從邏輯真值表，得出邏輯關(guān)系為：有

0

出1，有1

出

0。

三、幾種常見復(fù)合邏輯門電路基于三種基本門，有時(shí)可以根據(jù)需要把它們組合成各種復(fù)合門，實(shí)現(xiàn)豐富邏輯功能。常

用的有與非門、或非門、與或非門。與非門是與門和非門的組合，

先“與”后“非”；或非門

是或門與非門的組合，

先“或”后“非”；與或非門是與門、或門及非門的組合，

先“與”再

“或”最后“非”；其組合后的邏輯符號如圖9.4所示。（一）復(fù)合門復(fù)合門的邏輯功能可根據(jù)基本門的邏輯功能推導(dǎo)得出。其對應(yīng)的邏輯式為：（二）

異或門和同或門異或門和同或門也是比較常用的門電路，并有集成電路產(chǎn)品，圖

9.5

為其邏輯符號。（a）異或門

（b）同或門圖

9.5

邏輯符號（

1

）異或邏輯是指條件A

和B

中，有一個(gè)不具備，另外一個(gè)具備時(shí)，事件F發(fā)生。具有異或邏輯的電路，稱為異或門。下表

9.5

為異或門的真值表。表9.5

異或門真值表

ABF000011101110從真值表中可以分析出異或門的邏輯功能，即

A

、B

輸入不同時(shí)，輸出為1；A

、B

輸入

相同時(shí)，輸出為

0

。其邏輯表達(dá)式為：（2）同或邏輯是指，條件A

和B

同時(shí)具備，或同時(shí)不具備時(shí)，事件F發(fā)生。具有同或邏輯的電路，稱同或門。下表

9.6

為同或門的真值表。表9.6

同或門真值表

ABF001010100111同或門的邏輯表達(dá)式為：任務(wù)三

邏輯代數(shù)和邏輯函數(shù)的化簡知識目標(biāo)掌握邏輯代數(shù)的基本定律、運(yùn)算順序及化簡方法。能力目標(biāo)能夠進(jìn)行邏輯函數(shù)的簡單化簡。

素質(zhì)目標(biāo)培養(yǎng)學(xué)生探索新知識、應(yīng)用新知識的能力。思政目標(biāo)強(qiáng)調(diào)化簡邏輯函數(shù)的過程類似于解決復(fù)雜問題的過程，需要堅(jiān)持不懈的努力和團(tuán)隊(duì)合作的精神。通過分享成功案例和榜樣人物的事跡，激勵(lì)學(xué)生樹立正確的人生觀和價(jià)值觀，培養(yǎng)他們的社會(huì)責(zé)任感和使命感。一、邏輯代數(shù)的基本定律研究邏輯關(guān)系的數(shù)學(xué)稱為邏輯代數(shù)，它是分析與設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。二、邏輯代數(shù)的運(yùn)算順序（1）先算邏輯乘，再算邏輯加，有括號時(shí)先算括號內(nèi)。（2）邏輯式求反時(shí)可以不加括號。（3）先或后與的運(yùn)算式，或運(yùn)算要加括號。

三、邏輯函數(shù)常見的化簡方法（一）并項(xiàng)法（二）吸收法任務(wù)四

組合邏輯電路的分析與設(shè)計(jì)

知識目標(biāo)掌握組合邏輯電路的分析方法和設(shè)計(jì)步驟。

能力目標(biāo)能夠分析出組合邏輯電路實(shí)現(xiàn)的功能，并能夠設(shè)計(jì)出簡單的邏輯電路。素質(zhì)目標(biāo)培養(yǎng)學(xué)生的創(chuàng)新意識和創(chuàng)新能力。

思政目標(biāo)通過介紹組合邏輯電路的歷史背景和發(fā)展歷程，特別是我國在組合邏輯電路領(lǐng)域的重大

突破和成就，激發(fā)學(xué)生的愛國熱情和民族自豪感。一、組合邏輯電路的分析組合邏輯電路的分析是在已知電路的前提下，研究其輸出與輸入之間的邏輯關(guān)系，得出電路所實(shí)現(xiàn)的邏輯功能。具體分析步驟如下：

（1）由已知的邏輯圖寫出邏輯表達(dá)式。

（2）將邏輯表達(dá)式進(jìn)行化簡成最簡形式。

（3）用最簡表達(dá)式列出真值表。

（4）根據(jù)真值表和表達(dá)式分析出其邏輯功能。

【例9.15】試分析圖

9.6所示電路的邏輯功能。列真值表：將

A

、B分別用0

和1代入最簡式，根據(jù)運(yùn)算規(guī)律計(jì)算出結(jié)果并列出真值表，見表9.7。表9.7

異或門真值表

ABF000011101110即

A

、B輸入相同，輸出為

0；A

、B輸入不同，輸出為1

，則稱其為異或門電路。二、組合邏輯電路的設(shè)計(jì)在實(shí)際工作中，會(huì)遇見一類問題，要利用門電路組成符合要求的邏輯電路，這不僅要求

電路的邏輯功能正確，還要節(jié)省元件，這就是組合邏輯電路的設(shè)計(jì)。一般的設(shè)計(jì)步驟如下：（1）對照命題要求進(jìn)行分析，找出該邏輯問題的輸入變量和輸出函數(shù)，并作出邏輯規(guī)定。（2）根據(jù)輸入變量不同取值和輸出狀態(tài)間對應(yīng)關(guān)系列出真值表。（3）根據(jù)真值表寫出邏輯表達(dá)式，并將邏輯表達(dá)式進(jìn)行化簡。

【例9.16】設(shè)計(jì)一個(gè)故障指示電路，要求滿足以下條件:（1）兩臺電動(dòng)機(jī)同時(shí)工作，綠燈亮；（2）其中一臺電動(dòng)機(jī)發(fā)生故障，則亮紅燈；（3）兩臺電動(dòng)機(jī)都有故障，則亮紅燈。輸入輸出ABGYR00100010101001011010解：

分析題目可得，本題中有輸入變量兩個(gè)，輸出函數(shù)三個(gè)。（

1）設(shè)兩臺機(jī)器為

A

、B，有故障為“1

”，反之為“0

”；輸出函數(shù)G

、Y、R

分別代表綠燈、黃燈和紅燈，燈亮為“1

”，反之為“0

”。（

2）根據(jù)題目敘述的三種情況列出真值表。見表

9.8

表

9.8【例

9.17】

設(shè)計(jì)一個(gè)樓梯開關(guān)的控制邏輯電路，

以控制樓梯燈，

使之在上樓前用樓下

開關(guān)開燈，上樓后用樓上開關(guān)關(guān)燈；或者在下樓前用樓上開關(guān)開燈，下樓后再用樓下開關(guān)

關(guān)燈。解：（1）由邏輯要求列出真值表。設(shè)樓上開關(guān)為

A，樓下開關(guān)為

B，燈泡為

F，并假設(shè)

A、B

閉合時(shí)為1，斷開時(shí)為0

，F(xiàn)＝

1表示燈亮，

F＝0表示燈滅。根據(jù)邏輯要求列出的真值表，見表

9.9。表

9.9

真值表

ABF000011101110（

2）由真值表可直接寫出邏輯表達(dá)式：（

3）由邏輯表達(dá)式畫邏輯電路圖，如圖

9.12所示。在實(shí)際應(yīng)用時(shí)，可用兩個(gè)單刀雙擲開關(guān)完成這一邏輯功能。三、常見的組合邏輯電路不少組合邏輯電路在各類數(shù)字電路系統(tǒng)中經(jīng)常被大量使用。為了方便，已將這些電路的

設(shè)計(jì)標(biāo)準(zhǔn)化，并由廠家制成了中、小規(guī)模單片集成電路產(chǎn)品，包括編碼器、譯碼器、數(shù)字選

擇器、數(shù)值比較器等。這些集成電路具有通用性強(qiáng)、兼容性好、功耗小、工作穩(wěn)定等優(yōu)點(diǎn)。下面介紹幾種常見的組合邏輯電路。（

一

）半加器半加器（半加就是只求本位的和，暫不管低位送來的進(jìn)位數(shù)）的邏輯狀態(tài)表

9.10：表9.10

半加器邏輯狀態(tài)表

ABCS0000010110011110

其中，A

和

B

是相加的兩個(gè)數(shù)，S

是半加和數(shù)，C

是進(jìn)位數(shù)。由邏輯狀態(tài)表可寫出邏輯式：由邏輯式就可畫出邏輯圖，如下圖

9.9（a）和（b）所示，由一個(gè)“異或”門和一個(gè)“與”

門組成。半加器是一種組合邏輯電路，其圖形符號如下圖（c）所示。（二）全加器當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)Ai和Bi

，還有一個(gè)來自前面低位送來的進(jìn)位數(shù)Ci-1。這三個(gè)數(shù)相加，得出本位和數(shù)（全加和數(shù)）Si和進(jìn)位數(shù)Ci這種就是“全加”，下表為全加器的邏輯狀態(tài)表

9.11。表9.11

全加器邏輯狀態(tài)表AiBiCi-1CiSi0000000101010010111010001101101101011111全加器可用兩個(gè)半加器和一個(gè)“或”門組成。見圖

9.10。如上圖（a）所示。

Ai

和Bi在第一個(gè)半加器中相加，得出的結(jié)果再和

Ci-1

在第二個(gè)半加器中相加，即得出全加和Si

。兩個(gè)半加器的進(jìn)位數(shù)通過或門輸出作為本位的進(jìn)位數(shù)Ci

。全加器也是一種組合邏輯電路，其圖形符號如上圖

9.10（b）所示。（三）編碼器在數(shù)字系統(tǒng)中，常常要把某種具有特定意義的輸入信號（如數(shù)字、字符或某種控制信號

等）編成相應(yīng)的若干位二進(jìn)制代碼來處理，這一過程稱為編碼。能夠?qū)崿F(xiàn)編碼的電路稱為編碼器。1.

二-十進(jìn)制（BCD

）編碼器圖9.11是一種常用的二-十進(jìn)制編碼器。它通過十個(gè)按鍵將十進(jìn)制數(shù)信息輸入，從輸出端A、

B

、C、D輸出相應(yīng)的二進(jìn)制代碼，這里輸出的代碼采用8421BCD

碼，故又稱8421編碼器。代表十進(jìn)制數(shù)

0~9

的十個(gè)按鍵未按下時(shí)，四個(gè)與非門的輸入都是高電平，按下后因接地

變?yōu)榈碗娖?。四個(gè)與非門的輸出端

A

、B

、C、D

即為編碼器的輸出端。輸出與輸入之間的編碼關(guān)系如表9.12所示。表9.12

8421

編碼器真值表輸

入輸

出十進(jìn)制數(shù)DCBA0（I0

）00001（I1

）00012（I2

）00103（I3

）00114（I4

）01005（I5

）01016（I6

）01107（I7

）01118（I8

）10009（I9）1001由表

9.12

編碼器真值表及圖

9.11

編碼器邏輯圖都可寫出輸出與輸入之間關(guān)系的邏輯式為：2.

優(yōu)先編碼器表9.13

優(yōu)先編碼器CT1147

的真值表四、譯碼器譯碼器是一種能把二進(jìn)制代碼轉(zhuǎn)換成特定信息的組合電路。譯碼是編碼的逆過程，編碼是將某種信號或十進(jìn)制的十個(gè)數(shù)碼（輸入）編成二進(jìn)制代碼（輸出）；譯碼是將二進(jìn)制代碼（輸入）按其編碼時(shí)的原意翻譯成對應(yīng)的信號或十進(jìn)制數(shù)碼（輸出）。（

一

）二進(jìn)制譯碼器如果譯碼器輸入的信號是兩位二進(jìn)制數(shù)，它就有四種組合，對應(yīng)著四種信息，即

00、01、10

、11，也就是說它有兩個(gè)邏輯變量，共有四種輸出狀態(tài)。變換成信息時(shí)，就需要譯碼器有2根輸入線，4根輸出線，如圖9.12

所示。圖9.12

2

線－4

線譯碼器邏輯電路圖表9.14

2

線－4

線譯碼器邏輯狀態(tài)表

輸

入輸

出SA1A0Y0Y1Y2Y31××11110000111001101101011010111110一般來說，一個(gè)

n位的二進(jìn)制數(shù)，就有n個(gè)邏輯變量，有2n個(gè)輸出狀態(tài)，譯碼器就需要n

根輸入線，2n根輸出線。（二）

顯示譯碼器在數(shù)字電路中，還常常要將需要測量和運(yùn)算的結(jié)果直接用十進(jìn)制數(shù)的形式顯示出來，這

就是要把二—十進(jìn)制代碼，通過顯示譯碼器變換成輸出信號再去驅(qū)動(dòng)數(shù)碼顯示器。譯碼顯示電路由顯示譯碼器、驅(qū)動(dòng)器和顯示器組成。1.

數(shù)碼顯示器數(shù)碼顯示器簡稱數(shù)碼管，是用來顯示數(shù)字、文字或符號的器件。下面以應(yīng)用較多的

LED顯示器為例簡述數(shù)字顯示的原理，如圖

9.13所示。半導(dǎo)體發(fā)光二極管數(shù)碼管的實(shí)質(zhì)是由7個(gè)條狀發(fā)光二極管排成“8

”字形，加上小數(shù)點(diǎn)“.

”構(gòu)成。按驅(qū)動(dòng)方式半導(dǎo)體二極管可分為共陰、共陽兩種，如圖

9.13所示。使用時(shí)，點(diǎn)亮不同段發(fā)光，能顯示0～

9

十個(gè)數(shù)字。（a）

（b）共陰

（

c）共陽圖9.13

七段發(fā)光二極管結(jié)構(gòu)示意圖注意：使用共陰接法時(shí)，“共”段接地，a～

g各端應(yīng)接輸出高電平有效的顯示譯碼器，使用共陽接法時(shí)，“共”段接＋

VCC

，a～g各端應(yīng)接輸出低電平有效的顯示譯碼器，這樣才能

顯示

0～

9

十個(gè)數(shù)字。2.

顯示譯碼器能使數(shù)碼管顯示數(shù)，首先要將代碼“翻譯”出來，然后經(jīng)驅(qū)動(dòng)電路點(diǎn)亮對應(yīng)顯示段。顯

示譯碼器是完成這一任務(wù)的器件。供

LED

數(shù)碼顯示器用的顯示譯碼器有多種型號可供選用。

顯示譯碼器有四個(gè)輸入端，七個(gè)輸出端，它將8421

代碼譯成七個(gè)輸出信號以驅(qū)動(dòng)七段LED

顯示器。下面以74LS48七段譯碼器為例，來說明一下顯示譯碼器的工作原理。七段顯示譯碼器74LS48輸出高電平有效，用以驅(qū)動(dòng)共陰極

LED

數(shù)碼管。下圖

9.14

為其圖形符號與引腳圖。圖9.14

74

LS48

七段譯碼器小

結(jié)（1）十進(jìn)制數(shù)和數(shù)字電路中二進(jìn)制、十六進(jìn)制及BCD碼的相互轉(zhuǎn)化，二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)成十進(jìn)制可利用按權(quán)展開式并將各項(xiàng)相加的方法求值；十進(jìn)制整數(shù)轉(zhuǎn)化成二進(jìn)制、十六進(jìn)制可利用“除2取余法

”。（2）邏輯代數(shù)用來描述邏輯關(guān)系，反映邏輯變量運(yùn)算規(guī)律，其邏輯變量具有二值性，即能取

0和1兩個(gè)值。基本的邏輯關(guān)系有與邏輯、或邏輯、非邏輯。有這三種邏輯關(guān)系的電路分別稱為與門、或門、非門，是三種最基本的邏輯門。它們可組成與非門、或非門、異或門

等復(fù)合門的邏輯功能。（3）邏輯代數(shù)中包含了許多基本定律、基本公式。邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的主要工具，應(yīng)熟練掌握邏輯代數(shù)的運(yùn)算規(guī)則和定律，并能靈活運(yùn)用其化簡。（4）組合邏輯電路的分析步驟可簡化為“圖

→式（簡）

→表→

功能”；組合邏輯電

路的設(shè)計(jì)步驟可簡化為“功能→表→式（簡）

→

圖”。應(yīng)掌握分析和設(shè)計(jì)的過程。（5）編碼器的功能是將信息編成二進(jìn)制代碼。而譯碼器的功能是將二進(jìn)制代碼譯為信息。

應(yīng)了解優(yōu)先編碼器、顯示譯碼器和

LED

數(shù)字顯示器的工作原理。項(xiàng)目十

時(shí)序邏輯電路

校訓(xùn)：志存高遠(yuǎn)

技能報(bào)國【任務(wù)導(dǎo)入】

數(shù)字系統(tǒng)中常用的各種數(shù)字電路，根據(jù)原理分為兩大類：組合邏輯電路和時(shí)序邏輯電路。時(shí)序邏輯電路與組合邏輯電路不同，它的特點(diǎn)是：任何時(shí)刻的輸出狀態(tài)不僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，還與電路原來狀態(tài)有關(guān)。時(shí)序邏輯電路簡稱為時(shí)序電路，它一般由組合邏輯門電路和存儲電路組成，其中常見的存儲電路由觸發(fā)器構(gòu)成?！窘虒W(xué)目標(biāo)】知識目標(biāo)

（1）掌握RS、JK、D、T型幾種常見類型觸發(fā)器的邏輯符號、邏輯功能以及能夠分析和實(shí)現(xiàn)不同功能觸發(fā)器之間相互轉(zhuǎn)換。（2）掌握寄存器的功能及工作原理。（3）掌握二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器的工作原理，理解同步計(jì)數(shù)器和異步計(jì)數(shù)器的區(qū)別。（4）了解計(jì)數(shù)器的應(yīng)用。

能力目標(biāo)

（1）會(huì)利用觸發(fā)器相關(guān)知識分析和實(shí)現(xiàn)不同功能觸發(fā)器之間的相互轉(zhuǎn)換。（2）掌握時(shí)序邏輯電路的分析方法和步驟，能分析簡單的電路。（3）會(huì)利用觸發(fā)器相關(guān)知識設(shè)計(jì)簡單的功能電路。素質(zhì)目標(biāo)

（1）通過本章學(xué)習(xí)培養(yǎng)學(xué)生的邏輯分析能力。（2）通過本章學(xué)習(xí)培養(yǎng)學(xué)生運(yùn)用相關(guān)知識解決實(shí)際問題的能力。思政目標(biāo)

引導(dǎo)學(xué)生關(guān)注時(shí)序邏輯電路在日常生活中的應(yīng)用實(shí)例，如智能手機(jī)中的定時(shí)器、鬧鐘功能，智能家居系統(tǒng)中的自動(dòng)化控制等，讓學(xué)生意識到所學(xué)知識的實(shí)際應(yīng)用價(jià)值。通過分析時(shí)序邏輯電路在智能家居等領(lǐng)域的應(yīng)用，引導(dǎo)學(xué)生認(rèn)識到科技進(jìn)步對于改善人們生活質(zhì)量的重要性。培養(yǎng)學(xué)生的社會(huì)責(zé)任感，鼓勵(lì)他們?yōu)閺?qiáng)國建設(shè)貢獻(xiàn)自己的力量。

重難點(diǎn)

（1）RS、JK、D、T型幾種類型觸發(fā)器的邏輯符號、邏輯功能及工作原理。（2）寄存器的功能和工作原理。（3）計(jì)數(shù)器的功能和工作原理。

任務(wù)一

基本RS觸發(fā)器知識目標(biāo)

（1）掌握觸發(fā)器的重要特征。（2）了解基本RS觸發(fā)器的電路結(jié)構(gòu)、工作原理及應(yīng)用，掌握其邏輯符號、邏輯功能。（3）理解同步RS觸發(fā)器的電路結(jié)構(gòu)、工作原理及邏輯功能。能力目標(biāo)

通過邏輯功能分析，培養(yǎng)學(xué)生采用邏輯思維方法，能夠自主分析觸發(fā)器功能。素質(zhì)目標(biāo)

培養(yǎng)學(xué)生邏輯分析和推理的能力。思政目標(biāo)

通過介紹基本RS觸發(fā)器在數(shù)字電路中的應(yīng)用實(shí)例，如計(jì)數(shù)器、分頻器等，激發(fā)學(xué)生對觸發(fā)器技術(shù)的興趣和探索欲望。鼓勵(lì)他們深入探究觸發(fā)器的更多應(yīng)用場景和可能性。重難點(diǎn)

（1）觸發(fā)器的重要特征。（2）基本RS觸發(fā)器的結(jié)構(gòu)、邏輯符號、工作原理及邏輯功能。一、基本RS觸發(fā)器

（一）與非門組成的基本RS觸發(fā)器1.電路的組成

如圖所示，電路由兩個(gè)與非門交叉連接組成基本RS觸發(fā)器。

、

是兩個(gè)觸發(fā)器的輸入端，

、

表示觸發(fā)信號低電平有效，也就是兩端沒有加觸發(fā)信號時(shí)處于高電平，加觸發(fā)信號時(shí)變?yōu)榈碗娖?。Q、

為觸發(fā)器的兩個(gè)互補(bǔ)輸出端，通常規(guī)定以Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。當(dāng)輸出端Q＝1時(shí)，稱為觸發(fā)態(tài)的1態(tài)，簡稱1態(tài)；Q＝0時(shí)，稱為觸發(fā)器的0態(tài)，簡稱0態(tài)。

輸入端的小圓圈表示觸發(fā)信號為低電平有效2.工作原理根據(jù)“與非”門的邏輯關(guān)系，只要有一個(gè)輸入端為低電平，輸出就是高電平（即見0得1），只有所有輸入端均為高電平時(shí)，輸出才是低電平（即全1得0）。依據(jù)這一邏輯關(guān)系分析基本RS觸發(fā)器的工作原理如下:（1）當(dāng)==1時(shí)，由于基本RS觸發(fā)器輸入低電平有效，即相當(dāng)于無信號輸入，此時(shí)觸發(fā)器保持原輸出狀態(tài)不變。（2）當(dāng)=1、=0(即在S端加有低電平觸發(fā)信號)時(shí)，Q=1,G2門輸入全為1，=0,觸發(fā)器被置成1狀態(tài)。（3）當(dāng)=0、=1(即在R端加有低電平觸發(fā)信號)時(shí)，=1,G1門輸入全為1，Q=0,觸發(fā)器被置成0狀態(tài)。（4）當(dāng)=0、=0(即在R、S端同時(shí)加有低電平觸發(fā)信號)時(shí)，G1和G2門的輸出都為高電平,即Q==1,這不符合Q和

為互補(bǔ)狀態(tài),既不是1狀態(tài),也不是0狀態(tài),在RS觸發(fā)器中是不允許的，這種狀態(tài)是不穩(wěn)定的，我們稱之為不定狀態(tài)。

功能

00010不定不允許1

0100置01

1001置11

11

0

0保持（2）特性方程式中RS=0為約束條件，表示

和

不能同時(shí)為0，即R和S不能同時(shí)為1。3.邏輯功能（1）狀態(tài)轉(zhuǎn)換特性表（3）時(shí)序圖時(shí)序圖可以直觀、形象地顯示觸發(fā)器的輸入與輸出之間關(guān)系。（4）狀態(tài)轉(zhuǎn)換圖（二）或非門組成的基本RS觸發(fā)器RS功能

00010不定不允許1

0100置01

1001置11

11

0

0保持（三）基本RS觸發(fā)器的應(yīng)用舉例

如圖所示為利用基本RS觸發(fā)器消除抖動(dòng)的電路。若用普通的機(jī)械開關(guān)，由于按點(diǎn)金屬片有彈性，在按下時(shí)觸點(diǎn)會(huì)發(fā)生抖動(dòng)，使輸出信號不穩(wěn)定；接上基本RS觸發(fā)器后，當(dāng)開關(guān)SW由

端扳向

端時(shí)，觸發(fā)器輸入端=0,=1，觸發(fā)器狀態(tài)置1。即使Sw多次抖動(dòng)使S在0和1兩種狀態(tài)變化，但==1和=0,=1都能使輸出置1，確保輸出端為1。同理當(dāng)開關(guān)Sw由

端扳向

端時(shí)，觸發(fā)器輸入端

=0，=1，觸發(fā)器狀態(tài)置0。即使Sw多次抖動(dòng)使

在0和1兩種狀態(tài)變化，但==1，=0,=1都能使輸出置0，確保輸出端為0。二、同步RS觸發(fā)器1.電路的組成

圖中G1和G2組成基本RS觸發(fā)器，G3和G4組成輸入控制門電路。CP是時(shí)鐘脈沖信號，高電平有效，即CP為高電平時(shí)，輸出狀態(tài)可以改變，CP為低電平時(shí)，觸發(fā)器保持原狀態(tài)不變。

2.

邏輯功能(1)當(dāng)CP=0時(shí)，G3、G4門被封鎖，輸出均為1，此時(shí)R、S端的輸入不起作用，所以觸發(fā)器保持原狀態(tài)不變。（2）當(dāng)CP=1即同步時(shí)鐘脈沖上升沿到來時(shí)，G3、G4門打開，G3輸出等于,

G4輸出等于,觸發(fā)器按照基本RS觸發(fā)器的規(guī)律變化。3.基本特點(diǎn)

在鐘控同步RS觸發(fā)器中，通常還設(shè)有直接置1或置0端，用

、

表示，只在時(shí)鐘脈沖工作前使用，而在時(shí)鐘脈沖工作過程中是不用的，此時(shí)應(yīng)將其懸空或接高電平。（設(shè)觸發(fā)器的初態(tài)為0）CPQnRSQn+1說明0×××Qn鎖定保持10

000保持Qn+1=Qn10010011置“1”Qn+1=110110100置“0”Qn+1=011000111

不定態(tài)

1

111

同步RS觸發(fā)器特性表

同步RS觸發(fā)器時(shí)序圖

任務(wù)二

常用集成觸發(fā)器知識目標(biāo)

（1）了解常用集成觸發(fā)器的種類；（2）掌握常用集成觸發(fā)器的邏輯符號及邏輯功能；（3）了解觸發(fā)器的相互轉(zhuǎn)換。能力目標(biāo)

通過邏輯功能分析，培養(yǎng)學(xué)生采用邏輯思維方法能夠自主分析電路的能力。素質(zhì)目標(biāo)

通過幾種常用觸發(fā)器的學(xué)習(xí)，培養(yǎng)學(xué)生問題解決的能力。思政目標(biāo)

集成觸發(fā)器的出現(xiàn)是技術(shù)創(chuàng)新的結(jié)果，它解決了傳統(tǒng)觸發(fā)器在集成度、速度、可靠性等方面的不足。強(qiáng)調(diào)創(chuàng)新在科技進(jìn)步中的核心地位，鼓勵(lì)學(xué)生勇于探索、敢于創(chuàng)新。重難點(diǎn)

常用集成觸發(fā)器的邏輯符號及邏輯功能分析。一、JK觸發(fā)器1.邏輯符號2.邏輯功能當(dāng)CP=0時(shí)，觸發(fā)器保持原來狀態(tài)。當(dāng)CP=1時(shí)，觸發(fā)器還是保持原來狀態(tài)。當(dāng)CP為上升沿時(shí)，觸發(fā)器仍保持原來狀態(tài)不變。當(dāng)CP為下降沿時(shí)，觸發(fā)器根據(jù)J、K端的輸入信號變化。當(dāng)J＝K＝0時(shí)，觸發(fā)器的狀態(tài)保持不變，即Qn+1＝Qn，當(dāng)J＝0、K＝1時(shí)，觸發(fā)器置0；當(dāng)J＝1，K＝0時(shí)觸發(fā)器置1；當(dāng)J＝K＝1時(shí)，觸發(fā)器的狀態(tài)和原狀態(tài)相反，即Qn+1＝

，觸發(fā)器的狀態(tài)翻轉(zhuǎn)。3.特性表4.特性方程5.時(shí)序圖

設(shè)觸發(fā)器Q的初態(tài)為06.狀態(tài)轉(zhuǎn)換圖二、D觸發(fā)器1.邏輯符號2.邏輯功能當(dāng)CP=0、1、下降沿時(shí)，觸發(fā)器保持原來狀態(tài)。當(dāng)CP上升沿到來的時(shí)刻，觸發(fā)器的狀態(tài)才會(huì)發(fā)生變化。若D＝0，觸發(fā)器的狀態(tài)將被置0；若D＝1，觸發(fā)器的狀態(tài)將被置1。

3.特性表4.特性方程

5.時(shí)序圖

設(shè)觸發(fā)器Q的初態(tài)為06.狀態(tài)轉(zhuǎn)換圖三、T觸發(fā)器1.邏輯符號

2.功能邏輯當(dāng)控制端T＝0時(shí)，相當(dāng)于J＝K＝0時(shí)情況，每來一個(gè)時(shí)鐘脈沖，觸發(fā)器保持原狀態(tài)不變。當(dāng)控制端T＝1時(shí)，則相當(dāng)于上述J＝K＝1的情況,每來一個(gè)時(shí)鐘脈沖，觸發(fā)器要翻轉(zhuǎn)一次。3.特性表4.時(shí)序圖

設(shè)觸發(fā)器Q的初態(tài)為0四、觸發(fā)器的轉(zhuǎn)換1.JK觸發(fā)器轉(zhuǎn)換成T和T?觸發(fā)器在JK觸發(fā)器中若令J＝K＝T，即轉(zhuǎn)換成T觸發(fā)器；令J＝K＝T＝1即轉(zhuǎn)換成T?

觸發(fā)器。2.D觸發(fā)器轉(zhuǎn)換成T和T＇觸發(fā)器在D觸發(fā)器中若令D＝Tn＋TQn

可轉(zhuǎn)換成T觸發(fā)器；令D＝

n

可轉(zhuǎn)換成圖T?觸發(fā)器。

任務(wù)三寄存器知識目標(biāo)

（1）了解寄存器的作用。

（2）理解寄存器的工作原理。

（3）掌握寄存器的分類和功能。能力目標(biāo)

通過邏輯功能分析，培養(yǎng)學(xué)生采用邏輯思維的方法，能夠自主分析電路。素質(zhì)目標(biāo)

通過寄存器相關(guān)知識學(xué)習(xí)，培養(yǎng)學(xué)生邏輯思維及解決問題的能力。思政目標(biāo)

利用寄存器實(shí)現(xiàn)具有中國古典圖案的LED燈顯示等。通過實(shí)踐操作，讓學(xué)生親身體驗(yàn)傳統(tǒng)文化與現(xiàn)代技術(shù)的結(jié)合之美。增強(qiáng)學(xué)生的動(dòng)手能力和創(chuàng)新思維，同時(shí)加深他們對傳統(tǒng)文化的認(rèn)識和熱愛。重難點(diǎn)

（1）寄存器的分類及工作原理。（2）寄存器的功能分析及應(yīng)用。一、數(shù)碼寄存器1.工作原理

若要將四位二進(jìn)制數(shù)數(shù)碼為D0D1D2D3＝1101存入寄存器中，只要在時(shí)鐘脈沖CP輸入端加時(shí)鐘脈沖。當(dāng)CP上升沿出現(xiàn)時(shí)，四個(gè)觸發(fā)器的輸出端Q0Q1Q2Q3＝D0D1D2D3＝1101，于是這四位二進(jìn)制數(shù)碼便同時(shí)存入四個(gè)觸發(fā)器中，當(dāng)外部電路需要這組數(shù)據(jù)時(shí)，可從Q0Q1Q2Q3端讀出。這種數(shù)碼寄存器稱為并行輸入、并行輸出數(shù)碼寄存器。2.集成數(shù)碼寄存器

將構(gòu)成寄存器的各個(gè)觸發(fā)器及有關(guān)控制邏輯門集成在一個(gè)芯片上，就可以得到集成數(shù)碼寄存器。

下面以八D鎖存器74HC373為例說明寄存器的應(yīng)用，如圖所示為74HC373用于單片機(jī)數(shù)據(jù)總線中的多路數(shù)據(jù)選通電路。由器件手冊可知，74HC373具有使能（LE）和輸出控制（

）功能，當(dāng)輸出控制端

為高電平時(shí)，74HC373輸出呈高阻狀態(tài)；當(dāng)輸出控制端

為低電平且使能端LE為高電平時(shí)，輸入數(shù)據(jù)便能傳輸?shù)綌?shù)據(jù)總線上；當(dāng)輸出控制端

為低電平且使能端LE為低電平時(shí)，74HC373鎖存在這之前已建立的數(shù)據(jù)狀態(tài)。

電路中的8位數(shù)據(jù)總線（D7~D0)上掛接了8個(gè)74HC373，它們的LE端并接在一起，

端接到了三線-八線譯碼器74HC138上。給LE端一個(gè)正的窄脈沖，各組的數(shù)據(jù)被分別寫入各自的寄存器中。但是，如果

端為高電平，所有輸出端均被強(qiáng)制為高阻態(tài)，數(shù)據(jù)不送到8位數(shù)據(jù)總路上。

當(dāng)譯碼器輪流給各寄存器的

端一個(gè)負(fù)脈沖時(shí)，各寄存器的數(shù)據(jù)就按順序傳送到8位數(shù)據(jù)總線上，由CPU讀取。這樣只要使用8根數(shù)據(jù)總線就可以獲得8n（n為寄存器的個(gè)數(shù)）數(shù)據(jù)，大大簡化了電路，因此在單片機(jī)系統(tǒng)中得到了廣泛應(yīng)用。二、移位寄存器1.單向移位寄存器

根據(jù)D觸發(fā)器的邏輯功能Qn+1=D，可知每當(dāng)移位脈沖上升沿到達(dá)時(shí)，輸入數(shù)碼移入觸發(fā)器F，同時(shí)每個(gè)觸發(fā)器的狀態(tài)也右移給相鄰的一位觸發(fā)器，這種輸入方式稱為串行輸入。假設(shè)串行輸入數(shù)碼為“1011”，那么在移位脈沖作用下，移位寄存器中數(shù)碼的右移時(shí)序圖如圖所示。2.雙向移位寄存器

集成移位寄存器74LS194是一種典型的中規(guī)模四位雙向移位寄存器。圖中是74LS194的邏輯符號和引腳排列圖。在其控制端加不同的電平，可實(shí)現(xiàn)左移、右移、并行置數(shù)、保持存數(shù)和清“0”等多種功能。其中A、B、C、D為并行數(shù)據(jù)輸入端；DSL．DSR分別為左移和右移串行數(shù)據(jù)輸入端。CP為移位脈沖輸入端。為異步清“0”端。QA、QB、QC、QD為并行數(shù)據(jù)輸出端，S1、S0為工作方式控制端。三、移位寄存器的應(yīng)用

以移位寄存器為主體可構(gòu)成移位型計(jì)數(shù)器。它是將單同移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個(gè)閉合的環(huán)。環(huán)形計(jì)數(shù)器計(jì)數(shù)時(shí)，必須利用置“1”和清“0”端設(shè)置計(jì)數(shù)器初態(tài)，且每個(gè)觸發(fā)器的初態(tài)不能完全相同。環(huán)形計(jì)數(shù)器的進(jìn)制數(shù)N和移位寄存器內(nèi)觸發(fā)器個(gè)數(shù)n相等。圖中是用74LS194構(gòu)成的四位環(huán)形計(jì)數(shù)器，S1S0＝01表明寄存器工作在右移方式，即在時(shí)鐘脈沖作用下，DSR→QA→QB→QC→QD→DSR循環(huán)移位，該電路稱為移位寄存器型計(jì)數(shù)器，即四位環(huán)形計(jì)數(shù)器。

如圖所示為一個(gè)用74LS194構(gòu)成的四相脈沖序列發(fā)生器，圖中CP端接單負(fù)脈沖，CP端輸入連續(xù)脈沖。

當(dāng)啟動(dòng)信號端CP輸入一個(gè)低電平脈沖時(shí)，使與非門G1輸出為1，此時(shí)S1=S0=1時(shí)，移位寄存器并行輸入數(shù)據(jù)，QAQBQCQD=ABCD=0111。啟動(dòng)信號撤除后，由于寄存器輸出端QA=0，使與非門G2的輸出為1，此時(shí)G1門由于兩個(gè)輸入端同時(shí)為1而輸出為0，則S1=0．S0=1時(shí)，移位寄存器在CP脈沖作用下進(jìn)行右移操作。因?yàn)榇藭r(shí)DSR=QD=1，所以最低位不斷送入1，QD=0時(shí)，最低位送入0。所以，在移位過程中，與非門G2的輸入端總有一個(gè)為0，因而總能保持G2的輸出為1，從而使與非門G1的輸出為0，維持S1=0、S0=1，右移不斷進(jìn)行下去。右移位情況如表所示，由此可見，電路可按固定的時(shí)序輸出低電平脈沖。脈沖序號

右移DSR輸

出

QA

QB

QC

QD

110111211011311101401110510111波形圖如圖所示

任務(wù)四計(jì)數(shù)器知識目標(biāo)

（1）了解計(jì)數(shù)器的作用；（2）理解計(jì)數(shù)器的工作原理；（3）掌握計(jì)數(shù)器的分類和功能。能力目標(biāo)

通過電路原理分析，培養(yǎng)學(xué)生采用邏輯思維方法，能夠自主分析電路。素質(zhì)目標(biāo)

通過計(jì)數(shù)器相關(guān)知識學(xué)習(xí)，培養(yǎng)學(xué)生應(yīng)用相關(guān)知識解決問題的能力。思政目標(biāo)

教師可以通過講解計(jì)數(shù)器在計(jì)時(shí)、提醒等方面的功能，引導(dǎo)學(xué)生認(rèn)識到合理規(guī)劃時(shí)間的重要性；同時(shí)，結(jié)合傳統(tǒng)文化中的“惜時(shí)如金”、“一寸光陰一寸金”等觀念，教育學(xué)生珍惜時(shí)間、勤奮學(xué)習(xí)、自律自強(qiáng)。

重難點(diǎn)

（1）計(jì)數(shù)器的分類及工作原理。

（2）計(jì)數(shù)器的功能分析及應(yīng)用。一、異步計(jì)數(shù)器（1）異步二進(jìn)制加法計(jì)數(shù)器

計(jì)數(shù)脈沖由時(shí)鐘端CP輸入，J、K端置1，由于JK觸發(fā)器屬于脈沖下降沿觸發(fā)，因此由Q端輸出進(jìn)位脈沖。各觸發(fā)器的置“0”端RD

連接在一起，計(jì)數(shù)器在開始工作之前，一般在RD端輸入負(fù)脈沖，使計(jì)數(shù)器置于000狀態(tài)，簡稱為清零。計(jì)數(shù)脈沖由CP端輸入，每輸入一個(gè)計(jì)數(shù)脈沖，最低位觸發(fā)器總是改變一次狀態(tài)，即按Qn+1＝Qn

翻轉(zhuǎn)。

當(dāng)輸入第一個(gè)脈沖時(shí)，觸發(fā)器F0

狀態(tài)由“0”翻轉(zhuǎn)為“1”狀態(tài)，Q0

端輸出正跳變，對F1

觸發(fā)器不起作用，計(jì)數(shù)器處于001狀態(tài)。

當(dāng)輸入第二個(gè)脈沖時(shí)，F(xiàn)0

觸發(fā)器由“1”變?yōu)?，Q端輸出負(fù)跳變，從CP端輸入使F1

翻轉(zhuǎn)，F(xiàn)1

由“0”翻轉(zhuǎn)為“1”，對F2

不起作用，因此計(jì)數(shù)器狀態(tài)為010。

由此可知，當(dāng)任何一位觸發(fā)器從“1”變?yōu)椤?”時(shí)，產(chǎn)生的負(fù)跳變，都使高一位的觸發(fā)器翻轉(zhuǎn)，所以F0翻轉(zhuǎn)兩次F1才翻轉(zhuǎn)一次。同理F1每翻轉(zhuǎn)兩次，F(xiàn)2翻轉(zhuǎn)一次。計(jì)數(shù)電路的Q端狀態(tài)變化，與三位二進(jìn)制數(shù)碼逢二進(jìn)位的遞加情況相符。下圖中（a）圖為計(jì)數(shù)器狀態(tài)圖

，（b）圖為計(jì)數(shù)器時(shí)序圖。2.異步二進(jìn)制減法計(jì)數(shù)器

如圖所示為用JK觸發(fā)器構(gòu)成的異步四位二進(jìn)制減法計(jì)數(shù)器，根據(jù)二進(jìn)制減法計(jì)數(shù)規(guī)則，若低位觸發(fā)器原為0”態(tài)，從這一位減去“1”時(shí)，則本位應(yīng)變?yōu)椤?”，同時(shí)向高一位觸發(fā)器發(fā)出借位信號，并使高位翻轉(zhuǎn)，這樣借位信號總是發(fā)生在每一位觸發(fā)器由“0”變“1”時(shí)。于是，可以把借位信號作為高一位觸發(fā)器的CP信號。

在輸入第一個(gè)脈沖時(shí)，觸發(fā)器F0翻轉(zhuǎn)由“0”變?yōu)椤?”，

0產(chǎn)生由“1”到“0”的負(fù)跳變，借位信號觸發(fā)F1，F(xiàn)1

翻轉(zhuǎn)由“0”變?yōu)椤?”，

1

觸發(fā)F2，F(xiàn)2由“0”變?yōu)椤?”，

2

觸發(fā)F3，F(xiàn)3

由“0”變?yōu)椤?”，所以計(jì)數(shù)電路處于“1111”狀態(tài)。

當(dāng)輸入第二個(gè)脈沖時(shí)，F(xiàn)0翻轉(zhuǎn)由“1”變?yōu)椤?”，

0則由“0”變“1”為正跳變，對F1

不起作用，所以計(jì)數(shù)器狀態(tài)為“1110”。當(dāng)計(jì)數(shù)脈沖繼續(xù)輸入時(shí)，計(jì)數(shù)器各觸發(fā)器的狀態(tài)按二進(jìn)制遞減的方式進(jìn)行，直到第16個(gè)脈沖輸入后，計(jì)數(shù)器的數(shù)全部減完，恢復(fù)為0000狀態(tài)，在第17個(gè)脈沖到來，又開始新的計(jì)數(shù)周期。

3.異步N進(jìn)制計(jì)數(shù)器

計(jì)數(shù)器除了二進(jìn)制外，在實(shí)際工作中，往往還需要十進(jìn)制等其他計(jì)數(shù)器。例如，時(shí)鐘秒、分、小時(shí)之間的關(guān)系或工業(yè)生產(chǎn)線上產(chǎn)品包裝個(gè)數(shù)的控制等，我們把這些計(jì)數(shù)器稱為N進(jìn)制計(jì)數(shù)器。異步N進(jìn)制計(jì)數(shù)器的構(gòu)成方式也是在二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上，利用一定的方法跳過多余的狀態(tài)后實(shí)現(xiàn)的。例如，五進(jìn)制計(jì)數(shù)器可以用三個(gè)觸發(fā)器組成。二、同步計(jì)數(shù)器1、同步十進(jìn)制加法計(jì)數(shù)器

同步十進(jìn)制加法計(jì)數(shù)器電路圖

（3）根據(jù)狀態(tài)方程，作出狀態(tài)轉(zhuǎn)移表

由狀態(tài)轉(zhuǎn)移特性表可看出計(jì)數(shù)器狀態(tài)的轉(zhuǎn)換規(guī)律。在這里計(jì)數(shù)器實(shí)際上只使用了0000～1001十

種狀態(tài)，并且電路是按8421編碼同步遞增的方式進(jìn)行計(jì)數(shù)的。從表中可知，進(jìn)位信號在計(jì)數(shù)狀態(tài)為1001（第9個(gè)脈沖）變成了高電平。而第10個(gè)脈沖下降沿到來時(shí)，C0

從“1”變?yōu)椤?”，即發(fā)出進(jìn)位信號，完成逢十進(jìn)一的功能，使高位計(jì)數(shù)器取得進(jìn)位信號觸發(fā)翻轉(zhuǎn)。2.有效狀態(tài)、無效狀態(tài)和自啟動(dòng)

編碼時(shí)使用了的代碼狀態(tài)叫作有效狀態(tài)，反之，沒有使用的狀態(tài)就稱為無效狀態(tài)。上表中1010～1111是無效的，因?yàn)?421編碼中未使用。

電路因?yàn)槟撤N