9.1概述9.1.1時序邏輯電路的特點及分類1.時序邏輯電路的特點時序邏輯電路簡稱時序電路,它主要由存儲電路和組合邏輯電路兩部分組成。與組合邏輯電路不同,時序電路在任何一個時刻的輸出狀路的原來狀態(tài)。時序電路的現(xiàn)態(tài)和次態(tài)是由組成時序電路的觸發(fā)器的現(xiàn)態(tài)和次態(tài)來表示的,其時序波形也是根據(jù)各個觸發(fā)器的狀態(tài)變化情況來描述的。因此,在時序電路中,觸發(fā)器是必不可少的,而組合邏輯電路在有些時序電路中可以沒有。2.時序邏輯電路的分類下一頁返回9.1概述

(1)按照邏輯功能劃分,時序電路有計數(shù)器、寄存器、移位寄存器等;(2)按照電路中觸發(fā)器的狀態(tài)變化是否同步,時序電路可分為同步時序邏輯電路和異步時序邏輯電路。9.1.2時序邏輯電路的組成時序電路的結(jié)構(gòu)框圖如圖9.1所示。其中,X(X1,X2,…,Xi)是時序電路的輸入信號;Q(Q1,Q2,…,Ql)是存儲電路的輸出信號,它被反饋到組合電路的輸入端,與輸入信號共同決定時序電路的輸出狀態(tài);Z(Z1,Z2,…,Zj)是時序電路的輸出信號;Y(Y1,Y2,…,Yr)是存儲電路的輸入信號。上一頁下一頁返回9.1概述

這些信號之間的邏輯關(guān)系可以表示為其中,式(9.1)稱為輸出方程,式(9.2)稱為驅(qū)動方程,式(9.3)稱為狀態(tài)方程,Qn+1代表次態(tài),Qn代表現(xiàn)態(tài)。上一頁下一頁返回9.1概述

9.1.3時序邏輯電路功能的描述方法1.邏輯方程式根據(jù)時序電路的電路圖,寫出時序電路的各個信號的邏輯表達(dá)式(邏輯方程式),從而全面描述時序電路的邏輯功能。常用的邏輯方程式有以下幾種:上一頁下一頁返回9.1概述

從理論上講,有了上述方程式,時序電路的邏輯功能就被唯一地確定了。但是對許多時序電路而言,這三個邏輯方程式還不能直觀地得出時序電路的邏輯功能。9.1.4時序邏輯電路的分析步驟時序電路的種類很多,它們的邏輯功能各異,只要掌握了它的分析方法,就能比較方便地分析出時序電路的邏輯功能。1.寫方程式仔細(xì)觀察給定的時序電路圖,然后逐一寫出:(1)時鐘方程:各個觸發(fā)器時鐘信號的邏輯表達(dá)式。上一頁下一頁返回9.1概述

(2)驅(qū)動方程:各觸發(fā)器輸入端的邏輯表達(dá)式,如JK觸發(fā)器J和K的邏輯表達(dá)式。(3)輸出方程:時序電路的輸出邏輯表達(dá)式。(4)狀態(tài)方程:把驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程,即可求出各個觸發(fā)器次態(tài)輸出的邏輯表達(dá)式,即時序電路的狀態(tài)方程。注意寫方程式,尤其狀態(tài)方程時,要明確有效時鐘脈沖CP。2.列狀態(tài)轉(zhuǎn)換表把電路輸入初態(tài)代入狀態(tài)方程和輸出方程進行計算,求出相應(yīng)的次態(tài)和輸出,然后將計算結(jié)果作為下次狀態(tài)的現(xiàn)態(tài),再次代入狀態(tài)方程和輸出方程進行計算。上一頁下一頁返回9.1概述

需要注意的是:(1)狀態(tài)方程包含時鐘條件的,凡不具備時鐘條件者,方程式無效,也就是說觸發(fā)器將保持原來的狀態(tài)不變。(2)電路的現(xiàn)態(tài)就是組成該電路各個觸發(fā)器現(xiàn)態(tài)的組合?，F(xiàn)態(tài)的起始值如果給定了,則可以由給定值開始依次進行計算,若未給定,那么就可以依自己設(shè)定的起始值開始依次計算。3.畫狀態(tài)轉(zhuǎn)換圖根據(jù)第2步列出的狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖。上一頁下一頁返回9.1概述

4.畫時序圖根據(jù)狀態(tài)表畫出時序圖。5.邏輯功能說明根據(jù)狀態(tài)圖或時序圖歸納,用文字描述給定的時序電路的邏輯功能。6.檢查電路能否自啟動電路自啟動檢查的方法將在下面具體時序電路分析過程中予以介紹。上一頁返回9.2同步時序邏輯電路的分析9.2.1同步時序邏輯電路1.概念同步時序電路是指各觸發(fā)器的時鐘端全部連接在一起,并接系統(tǒng)時鐘端;只有當(dāng)時鐘脈沖到來時,電路的狀態(tài)才能改變;改變后的狀態(tài)將一直保持到下一個時鐘脈沖的到來,此時無論外部輸入信號有無變化,狀態(tài)表中的每個狀態(tài)都是穩(wěn)定的,即同步時序邏輯電路中存儲電路狀態(tài)的轉(zhuǎn)換是在同一時鐘源的同一脈沖邊沿作用下同步進行的。2.特點同步時序電路中,所有觸發(fā)器狀態(tài)的改變受同一個時鐘脈沖信號CP控制,因此電路狀態(tài)改變時,電路中的觸發(fā)器是同步翻轉(zhuǎn)的。下一頁返回9.2同步時序邏輯電路的分析9.2.2同步時序邏輯電路的一般分析步驟(1)根據(jù)給定的同步時序邏輯電路列出邏輯方程組:①根據(jù)邏輯電路給定的時鐘信號寫出時鐘方程;②對應(yīng)每個輸出變量導(dǎo)出輸出方程,組成輸出方程組;③對每個觸發(fā)器導(dǎo)出驅(qū)動方程,組成驅(qū)動方程組;④將各個觸發(fā)器的激勵方程代入相應(yīng)觸發(fā)器的特性方程,得到各觸發(fā)器的狀態(tài)方程,從而組成狀態(tài)方程組。導(dǎo)出各個觸發(fā)器的驅(qū)動方程,即寫出每個觸發(fā)器輸入端的邏輯函數(shù)表達(dá)式。(2)根據(jù)所給觸發(fā)器,將得到的驅(qū)動方程代入觸發(fā)器特性方程,得到時鐘脈沖作用下的狀態(tài)方程。上一頁下一頁返回9.2同步時序邏輯電路的分析(3)根據(jù)狀態(tài)方程組和輸出方程組,列出電路的狀態(tài)表,畫出狀態(tài)圖或者時序圖。(4)檢查狀態(tài)轉(zhuǎn)換圖(狀態(tài)轉(zhuǎn)移表),如果在時鐘信號和輸入信號的作用下,各個狀態(tài)之間能夠建立聯(lián)系,則說明該時序電路能夠自啟動,否則不能自啟動。(5)確定電路的邏輯功能,若必要,可用文字詳細(xì)描述。上一頁返回9.3異步時序邏輯電路的分析9.3.1異步時序邏輯電路1.概念時序邏輯電路中除使用帶時鐘的觸發(fā)器外,還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件,電路中沒有統(tǒng)一的時鐘,即異步時序的時鐘脈沖信號下同時發(fā)生的,這種電路稱為異步時序邏輯電路。2.特點異步時序電路中,只有部分觸發(fā)器由時鐘脈沖信號CP觸發(fā),而其他觸發(fā)器則由電路內(nèi)部信號觸發(fā),因此異步時序電路的狀態(tài)改變時,電路中要更新狀態(tài)的觸發(fā)器,有的先翻轉(zhuǎn),有的后翻轉(zhuǎn),不同時進行。下一頁返回9.3異步時序邏輯電路的分析

3.分析異步時序電路時注意的問題(1)分析狀態(tài)轉(zhuǎn)換時必須考慮各觸發(fā)器的時鐘信號作用情況;(2)每一次狀態(tài)轉(zhuǎn)換必須從輸入信號所能影響觸發(fā)的每一個觸發(fā)器開始逐級確定;(3)每一次狀態(tài)轉(zhuǎn)換都有一定的時間延遲;(4)異步時序電路的分析步驟與同步時序電路的分析步驟基本相同。上一頁返回9.4計數(shù)器

9.4.1計數(shù)器的類型1.按照計數(shù)進制分二進制計數(shù)器:當(dāng)輸入計數(shù)脈沖到來時,按二進制規(guī)律進行計數(shù)的電路稱為二進制計數(shù)器。十進制計數(shù)器:按十進制規(guī)律進行計數(shù)的電路稱為十進制計數(shù)器。N進制計數(shù)器:除了二進制和十進制計數(shù)器之外的其他進制的計數(shù)器,都稱為N進制計數(shù)器。2.按照計數(shù)趨勢分加法計數(shù)器:當(dāng)輸入計數(shù)脈沖到來時,按遞增規(guī)律進行計數(shù)的電路稱為加法計數(shù)器。下一頁返回9.4計數(shù)器

減法計數(shù)器:當(dāng)輸入計數(shù)脈沖到來時,按遞減規(guī)律進行計數(shù)的電路稱為減法計數(shù)器。可逆計數(shù)器:在加減信號的控制下,既可進行遞增計數(shù),也可進行遞減計數(shù)的電路,稱為可逆計數(shù)器。3.按照觸發(fā)器的翻轉(zhuǎn)特點分同步計數(shù)器:當(dāng)輸入計數(shù)脈沖到來時,要更新狀態(tài)的觸發(fā)器都是同時翻轉(zhuǎn)的計數(shù)器。從電路結(jié)構(gòu)上看,該類計數(shù)器中各個觸發(fā)器的時鐘信號都是輸入計數(shù)脈沖。異步計數(shù)器:當(dāng)輸入計數(shù)脈沖到來時,要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后,不同時進行的計數(shù)器。同步計數(shù)器的計數(shù)速度要比異步計數(shù)器快得多,但異步計數(shù)器的結(jié)構(gòu)要比同步計數(shù)器簡單。上一頁下一頁返回9.4計數(shù)器

9.4.2二進制計數(shù)器根據(jù)計數(shù)器中觸發(fā)器翻轉(zhuǎn)的特點可將二進制計數(shù)器分為同步和異步兩種,而同步和異步二進制計數(shù)器又可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。1.二進制同步計數(shù)器1)二進制同步加法計數(shù)器上一頁下一頁返回9.4計數(shù)器

2.二進制異步計數(shù)器1)二進制異步減法計數(shù)器9.4.3十進制計數(shù)器十進制計數(shù)器也有同步、異步,加法、減法、可逆之分,分析方法同二進制計數(shù)器上一頁返回9.5集成計數(shù)器9.5.1典型集成計數(shù)器集成計數(shù)器分為集成同步計數(shù)器和集成異步計數(shù)器。1.集成同步計數(shù)器圖9.26所示為集成4位二進制同步加法計數(shù)器74LS161和74LS163的邏輯功能示意圖。下一頁返回9.5集成計數(shù)器

2.集成異步計數(shù)器注意:74LS197處于計數(shù)工作狀態(tài)時,當(dāng)計數(shù)脈沖CP由CP0端輸入,從Q0端輸出時,則構(gòu)成1位二進制計數(shù)器;當(dāng)計數(shù)脈沖CP由CP1端輸入,從Q3Q2Q1端輸出時,則構(gòu)成3位異步二進制計數(shù)器;當(dāng)將Q0和CP1端相連,計數(shù)脈沖CP由CP0端輸入,從Q3Q2Q1Q0輸出時,則構(gòu)成4位異步二進制計數(shù)器上一頁下一頁返回9.5集成計數(shù)器

9.5.2常用集成計數(shù)器集成計數(shù)器是廠家生產(chǎn)的定型產(chǎn)品,其函數(shù)關(guān)系已被固化在芯片中,狀態(tài)分配即編碼是不可能更改的。9.5.3任意進制計數(shù)器利用集成計數(shù)器可以構(gòu)成任意進制的計數(shù)器。我們可以利用清零端或置數(shù)端,讓電路跳過某些狀態(tài),從而獲得所需要的N進制計數(shù)器。集成計數(shù)器一般都設(shè)置有清零端和置數(shù)端,而且無論是清零還是置數(shù)都有同步和異步之分。有的集成計數(shù)器采用同步方式,即當(dāng)CP觸發(fā)沿到來才能完成清零或置數(shù)任務(wù)。有的則采用異步方式,即通過時鐘觸發(fā)器的異步輸入端實現(xiàn)清零或置數(shù)任務(wù),與CP信號無關(guān)。上一頁下一頁返回9.5集成計數(shù)器

1.集成二進制和集成十進制的不同若用集成二進制計數(shù)器構(gòu)成任意進制計數(shù)器,當(dāng)計數(shù)器的模小于16時,用一片集成電路即可完成;當(dāng)計數(shù)器的模大于16時,需用多片集成電路完成,多片集成電路之間的進位關(guān)系是逢十六進一。若用集成十進制計數(shù)器構(gòu)成任意進制計數(shù)器,當(dāng)計數(shù)器的模小于10時,用一片集成電路即可完成;當(dāng)計數(shù)器的模大于10時,需用多片集成電路完成,多片集成電路之間的進位關(guān)系是逢十進一。上一頁下一頁返回9.5集成計數(shù)器

2.清零端和置數(shù)端的不同清零端只可用來反饋清零,需將反饋清零信號反饋至清零控制端,同時置數(shù)控制端放在無效狀態(tài)。這樣構(gòu)成的計數(shù)器的初始狀態(tài)一定是0000。置數(shù)端可以用來反饋置數(shù),需將反饋置數(shù)信號反饋至置數(shù)控制端,而置數(shù)輸入端放計數(shù)器的初始值,同時清零控制端放在無效狀態(tài),這樣構(gòu)成的計數(shù)器的初始狀態(tài)可以任意。上一頁下一頁返回9.5集成計數(shù)器

3.清零功能和置數(shù)功能是同步方式或異步方式的不同異步清零功能:構(gòu)成N進制計數(shù)器,要用狀態(tài)N清零。同步清零功能:構(gòu)成N進制計數(shù)器,要用狀態(tài)N-1清零。異步置數(shù)功能:構(gòu)成N進制計數(shù)器,要用狀態(tài)S+N反饋置數(shù)(S指計數(shù)器的初始狀態(tài)的十進制)。同步置數(shù)功能:構(gòu)成N-1進制計數(shù)器,要用狀態(tài)S+N-1反饋置數(shù)。4.用同步清零端或同步置數(shù)端歸零獲得N進制計數(shù)器的方法的主要步驟(1)寫出狀態(tài)N-1的二進制代碼;(2)求歸零邏輯,即同步清零端或置數(shù)端信號的邏輯表達(dá)式;(3)畫出連線圖。上一頁下一頁返回9.5集成計數(shù)器

5.用異步清零端或異步置數(shù)端歸零獲得N進制計數(shù)器的方法的主要步驟(1)寫出狀態(tài)N的二進制代碼;(2)求歸零邏輯,即異步清零端或置數(shù)端信號的邏輯表達(dá)式;(3)畫出連線圖。6.利用計數(shù)器的級聯(lián)獲得大容量的N進制計數(shù)器上一頁下一頁返回9.5集成計數(shù)器

為了擴大計數(shù)器的計數(shù)容量,可將多個集成計數(shù)器級聯(lián)起來。所謂級聯(lián),就是把多個計數(shù)器串聯(lián)起來,從而獲得所需的大容量的N進制計數(shù)器。例如,把一個N1進制計數(shù)器和一個N2進制計數(shù)器串聯(lián)起來,便可構(gòu)成最大容量為N=N1N2進制計數(shù)器。一般集成計數(shù)器都設(shè)有級聯(lián)用的輸出端和輸入端,只要正確地將這些級聯(lián)端進行連接,就可獲得N進制計數(shù)器。上一頁返回9.6寄存器和移位寄存器9.6.1寄存器用以存放二進制代碼數(shù)據(jù)的電路稱為寄存器。圖9.34所示為四邊沿D觸發(fā)器組成的集成寄存器74LS175的邏輯圖,可作4位數(shù)據(jù)寄存器使用。圖9.34中為異步置零控制端,D0~D3為并行數(shù)據(jù)輸入端,Q0~Q3為并行輸出端。74LS175的主要功能:下一頁返回9.6寄存器和移位寄存器

1.清零功能無論寄存器中原來有無數(shù)據(jù),只要CR=0,各個觸發(fā)器就都被置零,即Q3Q2Q1Q0上一頁下一頁返回9.6寄存器和移位寄存器

9.6.2移位寄存器能夠使數(shù)據(jù)逐位左移或右移的寄存器稱為移位寄存器。移位寄存器分為單向移位寄存器和雙向移位寄存器。在單向移位寄存器中,每輸入一個移位脈沖,寄存器中的數(shù)據(jù)可向左或向右移動1位。而雙向移位寄存器則在控制信號的作用下,既可進行左移,又可進行右移操作。1.單向移位寄存器2.雙向移位寄存器3.移位寄存器構(gòu)成順序脈沖發(fā)生器上一頁返回9.7同步時序邏輯電路的設(shè)計9.7.1同步時序邏輯電路的設(shè)計步驟(1)分析邏輯功能。根據(jù)設(shè)計要求,確定輸入、輸出變量的個數(shù),設(shè)定狀態(tài),導(dǎo)出原始的狀態(tài)圖。(2)狀態(tài)化簡。原始狀態(tài)圖往往不是最簡的,有時可以消去一些多余狀態(tài)。這個消去多余狀態(tài)的過程稱為狀態(tài)化簡。(3)狀態(tài)